CN112039521A - 用于小数分频的四模分频器、小数锁相环及芯片 - Google Patents
用于小数分频的四模分频器、小数锁相环及芯片 Download PDFInfo
- Publication number
- CN112039521A CN112039521A CN202010879951.6A CN202010879951A CN112039521A CN 112039521 A CN112039521 A CN 112039521A CN 202010879951 A CN202010879951 A CN 202010879951A CN 112039521 A CN112039521 A CN 112039521A
- Authority
- CN
- China
- Prior art keywords
- divide
- mode
- frequency division
- frequency
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009747 swallowing Effects 0.000 claims abstract description 62
- 230000005540 biological transmission Effects 0.000 claims description 89
- 230000009977 dual effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开用于小数分频的四模分频器、小数锁相环及芯片，该四模分频器包括可编程程序计数器和吞脉冲计数器、除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比的拓展需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展。
Description
技术领域
本发明属于分频技术领域，尤其涉及用于小数分频的四模分频器、小数锁相环及芯片。
背景技术
锁相环（PLL）是一种十分重要的功能系统，如在一个芯片系统中提供一种或多种频率要求的时钟、在接收机中产生本振信号、在通信系统中保持同步等；一般的，锁相环分为整数锁相环和小数锁相环。较常用的小数锁相环，包括鉴频鉴相器（PFD）、电荷泵（CP）、低通滤波器（LPF）、压控振荡器（VCO）、SDM调制器、分频器，其中，分频器需要使用到双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)；小数锁相环通过鉴频鉴相器比较参考频率和输出频率的反馈，输出控制信号，控制电荷泵对低通滤波器进行电流流入和流出，从而调节低通滤波器的输出电压，再通过低通滤波器的输出电压对压控振荡器进行调节，从而控制以及改变压控振荡器的输出频率，通过双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)对压控振荡器的输出信号进行分频，并反馈到鉴频鉴相器，从而调整鉴频鉴相器的输出控制信号，如此循环直到锁相稳定，锁相稳定时参考频率和输出频率相等或者呈倍数N关系。需要说明的是，多模分频器和双模分频器都属于高速可编程分频器，采用数字SDM电路来实现分频变化的功能。
多模分频器结构简单，易于实现，但是相对双模分频器，在分频数较大时使用的级数较多，消耗面积较大，而双模分频器虽然结构精简，面积较小，双模分频器产生的分频范围比多模分频器有一定的提升，但是仍然会受到分频范围的限制。在一些应用场合，比如要求输出时钟的频率可调，则需要分频器具有宽泛的分频范围，一般的多模分频器和双模分频器的分频范围较小难以适用。
发明内容
本发明的目的旨在至少从一定程度上解决上述的技术缺陷之一，为此，本发明公开用于小数分频的四模分频器，该四模分频器包括可编程程序计数器和吞脉冲计数器；该四模分频器还包括除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；分频状态切换模块设置的开关切换端与除N除（N+1）和除M除（M+1）四模预分频电路的对应端口连接，四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比的拓展需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）和除M除（M+1）四模预分频电路在除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展，且第一预设分频比范围与第二预设分频比范围是通过设置部分数值范围的重叠，实现一个连续的整体分频范围；其中，切换控制端输入的控制信号也是根据输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的大小配置的，使得除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围时选择进入除N除（N+1）分频模式，除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围之外的第二预设分频比范围时选择进入除M除（M+1）分频模式；其中，N和M都是四模分频器的分频模数，且N>M。与现有技术相比，本技术方案通过分频状态切换模块切换到较小的分频模数，让除N除（N+1）和除M除（M+1）四模预分频电路执行较小分频比的信号分频处理，从而扩展第一预设分频比范围的下限值，但不需要在保持第一预设分频比范围的上限值不变的基础上去增加可编程程序计数器的计数位数和吞脉冲计数器的计数位数，扩展分频比范围，克服传统双模分频器分频范围受限的问题。
进一步地，所述除N除（N+1）和除M除（M+1）四模预分频电路包括N/2+1个D触发器、第一与非门NA1和第二与非门NA2；存在（N-M）/2个D触发器依次串联连接在第一开关切换端和第二开关切换端之间，这（N-M）/2个依次串联的D触发器中的第一级D触发器的数据输入端与第一开关切换端连接，这（N-M）/2个依次串联的D触发器中的第（N-M）/2级D触发器的正输出端与第二开关切换端连接，这（N-M）/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号；存在另外的M/2个D触发器依次串联连接在第四开关切换端和第二与非门的第一输入端之间，这M/2个依次串联的D触发器中的第一级D触发器的数据输入端与第四开关切换端连接，这M/2个依次串联的D触发器中的第M/2级D触发器的正输出端与第二与非门的第一输入端连接，这M/2个依次串联的D触发器中的第M/2级D触发器的反输出端与第一与非门的第一输入端连接；这M/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号；还存在一个D触发器，这个D触发器的数据输入端与第一与非门的输出端连接，第一与非门的第二输入端接入所述吞脉冲计数器的计满输出信号，这个D触发器的正输出端与第二与非门的第二输入端连接，这个D触发器的时钟输入端都接入所述待分频时钟信号；第三开关切换端与第二与非门的输出端连接。与现有技术相比，本技术方案通过对改变用于分频的D触发器的数目实现对传统的两个双模分频器结构进行组合复用，将原本分频范围较小的双模分频器的分频范围进行扩展，同时，由于在设计四模分频器时采用结构复用，所以所述除N除（N+1）和除M除（M+1）四模预分频电路的整体占用面积相对于传统的N和N+1双模分频器只有少量增加。
进一步地，所述分频状态切换模块包括切换控制端、第一开关切换端、第二开关切换端、第三开关切换端、第四开关切换端、第一反相器、第二反相器、第三反相器、第一传输门、第二传输门和第三传输门；切换控制端与第二反相器的输入端连接，第二反相器的输出端与第二传输门的反相控制端连接，第二传输门的输出端与第四开关切换端连接，第二传输门的正相控制端与切换控制端连接，第三开关切换端与第二传输门的输入端连接，等效于第四开关切换端与第三开关切换端之间的开关通路；切换控制端与第一反相器的输入端连接，第一开关切换端与第一传输门的反相控制端连接，第一开关切换端与第一传输门的输出端连接，第一传输门的输入端与第三开关切换端连接，第一开关切换端与第一反相器的输入端连接，第一反相器的输出端与第一传输门的正相控制端连接，等效于第三开关切换端与第一开关切换端之间的开关通路；切换控制端与第三反相器的输入端连接，第三反相器的输出端与第三传输门的正相控制端连接，切换控制端与第三传输门的反相控制端连接，第二开关切换端与第三传输门的输入端连接，第三传输门的输出端与第四开关切换端连接，等效于第二开关切换端与第四开关切换端之间的开关通路；与现有技术相比，本技术方案公开的电路结构形成一种以切换控制端的输入控制信号为主导的分频模式开关控制逻辑结构。
进一步地，分频状态切换模块的切换控制端输入的控制信号包括第一控制信号和第二控制信号；分频状态切换模块，用于当切换控制端输入第一控制信号时，将除N除（N+1）和除M除（M+1）四模预分频电路内部的等效依次串联的N/2个D触发器接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式；除N除（N+1）和除M除（M+1）四模预分频电路，用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式时，首先执行N+1分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数；当接收到吞脉冲计数器的计满输出信号时将分频模数配置为N，其中，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数；当可编程程序计数器的计满输出信号时将分频模数配置为N+1，可编程程序计数器和吞脉冲计数器计数复位，使得可编程程序计数器输出一个处于第一预设分频比范围的分频信号，并开始进入下一个计数周期；分频状态切换模块，用于当切换控制端输入第二控制信号时，将除N除（N+1）和除M除（M+1）四模预分频电路内部的依次串联的M/2个D触发器接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式；除N除（N+1）和除M除（M+1）四模预分频电路，还用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式时，首先执行M+1分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数；当接收到吞脉冲计数器的计满输出信号时将分频模数配置为M，其中，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数；当可编程程序计数器的计满输出信号时将分频模数重新配置为M+1，并控制可编程程序计数器和吞脉冲计数器复位，使得可编程程序计数器输出一个处于第二预设分频比范围的分频信号，并开始进入下一个计数周期；其中，可编程程序计数器的计数位数、吞脉冲计数器的计数位数和所述四模分频器的分频模式，都是针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的拓展需求设置的。
与现有技术相比，本技术方案将第一预设分频比范围设置为高默认双模的分频范围，将第二预设分频比范围设置为低预设双模的分频范围；根据分频状态切换模块的切换控制端输入的控制信号在除N除（N+1）分频模式下的双模分频器结构和除M除（M+1）分频模式下的双模分频器结构之间切换控制，实现两组双模相配合，由双模变为四模，结构复用，控制信号复用，电路部分仅少量增加，进而实现二种双模分频模式覆盖的分频范围增加。且考虑到待分频时钟信号的预设分频比的拓展需求范围，适用范围广。
进一步地，当所述切换控制端输入第一控制信号时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的N/2个D触发器依次串联接入四模分频器的导通形式为：第一传输门导通第一开关切换端和第三开关切换端；第二传输门阻断第一开关切换端和第四开关切换端；第三传输门导通第二开关切换端和第四开关切换端；当所述切换控制端输入第二控制信号时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的M/2个D触发器依次串联接入四模分频器的导通形式为：第一传输门阻断第一开关切换端和第三开关切换端；第二传输门导通第三开关切换端和第四开关切换端；第三传输门阻断第二开关切换端和第四开关切换端；其中，第一控制信号是低电平信号，第二控制信号是高电平信号。实现根据所述切换控制端输入的控制信号的电平变化导通接入所述四模分频器中支持对应双模分频的D触发器，通过这两种双模分频范围的互补，扩展了分频范围。
进一步地，可编程程序计数器的计数值大于N-2，可编程程序计数器的计数值大于或等于吞脉冲计数器的计数值，吞脉冲计数器的计数值小于N；其中，可编程程序计数器的计数值的最小值是N-1，吞脉冲计数器的计数值的最小值是0。保证所述用于小数分频的四模分频器实现正常的分频功能，且实现该四模分频器可编程连续分频的功能。
进一步地，输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比大于或等于N与（N-1）的乘积时，配置所述切换控制端输入所述第一控制信号；输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比小于N与（N-1）的乘积时，配置所述切换控制端输入所述第二控制信号。从而针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比大小情况，配置所述切换控制端的输入控制信号，进而实现：预设分频比大于或等于N与（N-1）的乘积时，除N除（N+1）和除M除（M+1）四模预分频电路负责分频比较大的分频功能；预设分频比小于N与（N-1）的乘积时，除N除（N+1）和除M除（M+1）四模预分频电路负责分频比较小的分频功能。
一种芯片，该芯片包括所述的用于小数分频的四模分频器。
小数锁相环，包括依次连接的鉴频鉴相器、电荷泵、SDM调制器、滤波器和压控振荡器，该小数锁相环还包括所述的用于小数分频的四模分频器，压控振荡器为所述四模分频器提供所述待分频时钟信号，SDM调制器为所述四模分频器提供所述待分频时钟信号的预设分频比，所述四模分频器按照预设分频比对所述待分频时钟信号分频输出实际的分频信号至鉴频鉴相器；所述四模分频器用于在所述可编程程序计数器的计数位数和所述吞脉冲计数器的计数位数都不变的前提下，实现除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）分频模式下获得的第一预设分频比范围的下限值有所拓展。
一种芯片，该芯片包括所述的小数锁相环。
附图说明
图1是本发明公开的一种用于小数分频的四模分频器的模块框图。
图2是本发明公开的除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块的电路示意图。
图3是可编程程序计数器的位数和吞脉冲计数器的计数位数都是5bit时，除N除（N+1）和除M除（M+1）四模预分频电路与分频状态切换模块连接形成除2除3双模分频模式的电路等效示意图。
图4是可编程程序计数器的位数和吞脉冲计数器的计数位数都是5bit时，除N除（N+1）和除M除（M+1）四模预分频电路与分频状态切换模块连接形成除8除9双模分频模式的电路等效示意图。
图5是本发明公开的一种包括前述四模分频器的小数锁相环的模块框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。
本发明实施例公开用于小数分频的四模分频器，该四模分频器包括可编程程序计数器和吞脉冲计数器；该四模分频器还包括除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；分频状态切换模块设置的开关切换端与除N除（N+1）和除M除（M+1）四模预分频电路的对应端口连接，四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比的拓展需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，这里的所述待分频时钟信号的预设分频比拓展需求可以是运用产品的实际要求拓展的分频比范围，所述四模分频器还用于判断所述待分频时钟信号的预设分频比所处的分频比范围。与现有的双模分频器相比，通过增加一个分频状态切换模块让四模分频器选择工作在另一种双模状态，这样可以在原来默认的双模分频范围的基础上扩展分频比下限，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）和除M除（M+1）四模预分频电路在除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展，且第一预设分频比范围与第二预设分频比范围是通过设置部分数值范围的重叠，实现整体分频范围的连续，从而通过这两种双模分频范围的互补，扩展了分频比范围。其中，切换控制端输入的控制信号J也是根据输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的大小配置的，使得除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围时选择进入除N除（N+1）分频模式，除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围之外的第二预设分频比范围时选择进入除M除（M+1）分频模式；其中，N和M都是四模分频器的分频模数，且N>M，M是大于等于2的分频模数，N是大于M且大于等于4的分频模数。本实施例将除N除（N+1）分频模式设置为优先选择的默认高双模分频模式，同时将除M除（M+1）分频模式设置为预设低双模分频模式；当所述预设分频比小于默认高双模分频模式下允许输出的最小分频比时，选择切换到预设低双模分频模式下；当所述预设分频比大于或等于默认高双模分频模式下允许输出的最小分频比，或者超出预设低双模分频模式下允许输出的最大分频比时，选择切换到默认高双模分频模式下。
与现有技术相比，本实施例通过分频状态切换模块切换到较小的分频模数，让除N除（N+1）和除M除（M+1）四模预分频电路执行较小分频比的信号分频处理，从而扩展第一预设分频比范围的下限值，但不需要在保持第一预设分频比范围的上限值不变的基础上去增加可编程程序计数器的计数位数和吞脉冲计数器的计数位数，扩展分频比范围，克服传统双模分频器分频范围受限的问题。
需要说明的是，本发明实施例中，可编程程序计数器的计数值P大于N-2，可编程程序计数器的计数值P大于或等于吞脉冲计数器的计数值S，吞脉冲计数器的计数值S小于N；其中，可编程程序计数器的计数值P的最小值是N-1，吞脉冲计数器的计数值S的最小值是0。因此可编程程序计数器的计数位数、吞脉冲计数器的计数位数和所述四模分频器的分频模式，都是针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的拓展需求设置的。保证所述用于小数分频的四模分频器实现正常的分频功能，且实现该四模分频器可编程连续分频的功能。可编程程序计数器和吞脉冲计数器是通用的除N除(N+1)双模分频器或除M除(M+1)双模分频器都具备的计数器结构。
在申请日之前所能使用到的小数锁相环需要使用到双模分频器（除N除（N+1）divider）或者多模分频器(MMD divider)的配合使用，以实现分频比的变化，达到小数分频的目的，然而，多模分频器的分频范围较小，且在分频比较大时级数较多，消耗面积较大；双模分频器在面积上具有一定优势，分频范围有了一定扩展，但是仍然会受到限制，如除N除（N+1）双模分频器，由本领域技术人员可知这个除N除（N+1）双模分频器的最小分频比为N（N-1），最大分频比是Pmax*N+(N-1)。
在配置可编程程序计数器的计数位数和吞脉冲计数器的计数位数都是4bit时，选择哪种双模分频器一般考虑到所述预设分频比所处的分频范围，比如，分频比范围要求比较大的时候，不去选择除16除17这样分频模数比较大的双模分频器，因为除16除17双模分频器所能实现的最小分频比为N（N-1）=240，最大分频比是Pmax*N+(N-1)=255，除16除17双模分频器所能实现的分频范围十分有限；反而选择N=8，即除8除9双模分频器的最小分频比为56，或N=5时，即除5除6双模分频器的最小分频比为20，最大分频比则由可编程程序计数器的计数位数和吞脉冲计数器的计数位数决定，当可编程程序计数器的计数值P、吞脉冲计数器的计数值S以及N设置得越大，所能实现的分频比越大，分频比的最小值越大，从而可以解决最大分频比不够大的问题，但会导致增大双模分频器的复杂度，可编程程序计数器的控制位数和吞脉冲计数器的控制位数增加，同时又导致分频范围的最小值很大。又如一般的除N除(N+1)双模分频器，若将该除N除(N+1)双模分频器的分频比调低至小于其最小分频比，则会产生分频比不连续等问题。在保持最大分频比不变的基础上，如果想要扩大分频比下限（让最小分频比减小），则需要减小N的值，同时需要提升配合双模分频器使用的可编程程序计数器的计数位数，导致增大可编程程序计数器和吞脉冲计数器的复杂度和控制位数。
针对上述存在的问题，本发明实施例提出图1和2所示的用于小数分频的四模分频器，支持宽分频范围，在扩展了分频比下限的同时无需增大可编程程序计数器的计数位数和吞脉冲计数器的计数位数，结构复用性强，适用广泛。
所述分频状态切换模块的切换控制端输入的控制信号包括第一控制信号和第二控制信号；结合图1和图4可知，当切换控制端输入第一控制信号J1时，第一控制信号J1在本实施例中优选为低电平，分频状态切换模块用于将除N除（N+1）和除M除（M+1）四模预分频电路内部的等效依次串联的N/2个D触发器接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式，其中，所述分频状态切换模块连接于这N/2个D触发器之间，在切换控制端输入第一控制信号J1后，所述分频状态切换模块满足导通条件使得这N/2个D触发器的连接关系等效于这N/2个D触发器依次串联连接；除N除（N+1）和除M除（M+1）四模预分频电路，用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式时，首先执行N+1分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数，当除N除（N+1）和除M除（M+1）四模预分频电路接收到吞脉冲计数器的计满输出信号，即计数值达到计数模值S时吞脉冲计数器向除N除（N+1）和除M除（M+1）四模预分频电路传输一个控制信号K，除N除（N+1）和除M除（M+1）四模预分频电路的分频模数被配置为N，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数，其中，控制信号K作为除N除（N+1）和除M除（M+1）四模预分频电路的控制信号，决定所述四模分频器对输入的待分频时钟信号Fosc进行N 分频或者(N+1)分频；当可编程程序计数器的计满输出信号时，即计数值达到计数模值P时，输出复位信号Reset给吞脉冲计数器，除N除（N+1）和除M除（M+1）四模预分频电路的分频模数被重新配置为N+1，可编程程序计数器和吞脉冲计数器同步复位并重新开始计数，开始下一个工作周期。在当前的一个工作周期中，输入的待分频时钟信号Fosc经过除N除（N+1）和除M除（M+1）四模预分频电路的分频比可以表示为：Ndiv=（N+1）S+N（P-S）=NP+S，从而，每输入除N除（N+1）和除M除（M+1）四模预分频电路NP+S个时钟信号，则由所述可编程程序计数器输出一个处于第一预设分频比范围的分频信号。
结合图1和图3可知，分频状态切换模块，用于当切换控制端输入第二控制信号J2时，第二控制信号J2在本实施例中优选为高电平，分频状态切换模块用于将除N除（N+1）和除M除（M+1）四模预分频电路内部的M/2个D触发器依次串联接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式，其中，其他的（N-M）/2个D触发器处于待机状态，减小功耗；除N除（N+1）和除M除（M+1）四模预分频电路，还用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式时，首先执行N+1分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数；当除N除（N+1）和除M除（M+1）四模预分频电路接收到吞脉冲计数器的计满输出信号，即计数值达到计数模值S时吞脉冲计数器向除N除（N+1）和除M除（M+1）四模预分频电路传输一个控制信号K，除N除（N+1）和除M除（M+1）四模预分频电路的分频模数被配置为M，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数，其中，控制信号K作为除N除（N+1）和除M除（M+1）四模预分频电路的控制信号，决定所述四模分频器对输入的待分频时钟信号Fosc进行M分频或者(M+1)分频；当可编程程序计数器的计满输出信号时，即计数值达到计数模值P时，输出复位信号Reset给吞脉冲计数器，除N除（N+1）和除M除（M+1）四模预分频电路的分频模数被重新配置为M+1，可编程程序计数器和吞脉冲计数器同步复位并重新开始计数，开始下一个工作周期。在当前的一个工作周期中，输入的待分频时钟信号Fosc经过除N除（N+1）和除M除（M+1）四模预分频电路的分频比可以表示为：Mdiv=（M+1）S+M（P-S）=MP+S，从而，每输入除N除（N+1）和除M除（M+1）四模预分频电路MP+S个时钟信号，则由所述可编程程序计数器输出一个处于第二预设分频比范围的分频信号。需要说明的是，可编程程序计数器的计数位数、吞脉冲计数器的计数位数和所述四模分频器的分频模式，都是针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的拓展需求设置的，为了保证所述第一预设分频比范围与所述第二预设分频比范围是存在数值重叠范围且重合部分较小，本实施例设置除N除（N+1）分频模式下的实现的最小分频比N(N-1)小于（MP+S）的最大值，且N-M的值尽可能的大，充分扩展了分频比范围。
与现有技术相比，前述实施例将第一预设分频比范围设置为高默认双模的分频范围，将第二预设分频比范围设置为低预设双模的分频范围；根据分频状态切换模块的切换控制端输入的控制信号在除N除（N+1）分频模式下的双模分频器结构和除M除（M+1）分频模式下的双模分频器结构之间切换控制，实现两组双模相配合，由双模变为四模，结构复用，控制信号复用，电路部分仅少量增加，进而实现二种双模分频模式覆盖全部分频范围。且考虑到待分频时钟信号的预设分频比的拓展需求范围，适用广泛。
作为一种实施例，如图2所示，所述分频状态切换模块包括切换控制端、第一开关切换端11、第二开关切换端12、第三开关切换端13、第四开关切换端14、第一反相器INV1、第二反相器INV2、第三反相器INV3、第一传输门T1、第二传输门T2和第三传输门T3。需要说明的是，在数字逻辑电路设计中，传输门左端为输入，右端为输出，上端是反相控制端、下端为正相控制端，当反相控制端输入0，正相控制端输入1时传输门开通，此时右端输出out=左端输入in。
切换控制端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与第二传输门T2的反相控制端连接，第二传输门T2的输出端与第四开关切换端14连接，第二传输门T2的正相控制端与切换控制端连接，第三开关切换端13与第二传输门T2的输入端连接。当切换控制端输入高电平信号时，第二传输门T2的正相控制端接高电平，第二传输门T2的反相控制端接低电平，第二传输门T2导通，第二传输门T2导通第三开关切换端13和第四开关切换端14，等效于图3所示：切换控制端接入第二控制信号J2时，第三开关切换端13和第四开关切换端14连接在一起；当切换控制端输入低电平信号时，第二传输门T2的正相控制端接低电平，第二传输门T2的反相控制端接高电平，第二传输门T2不导通，第二传输门T2阻断第三开关切换端13和第四开关切换端14，等效于图4所示：切换控制端接入第一控制信号J1时，第三开关切换端13和第四开关切换端14没有连接在一起。
切换控制端与第一反相器INV1的输入端连接，切换控制端与第一传输门T1的反相控制端连接，第一开关切换端11与第一传输门T1的输出端连接，第一传输门T1的输入端与第三开关切换端13连接，切换控制端与第一反相器INV1的输入端连接，第一反相器INV1的输出端与第一传输门T1的正相控制端连接；当切换控制端输入高电平信号时，第一传输门T1的正相控制端接低电平，第一传输门T1的反相控制端接高电平，第一传输门T1不导通，第一传输门T1没有导通第三开关切换端13和第一开关切换端11，等效于图3所示：切换控制端接入第二控制信号J2时，第三开关切换端13和第一开关切换端11没有连接在一起；当切换控制端输入低电平信号时，第一传输门T1的正相控制端接高电平，第一传输门T1的反相控制端接低电平，第一传输门T1导通，第一传输门T1导通第三开关切换端13和第一开关切换端11，等效于图4所示：切换控制端接入第一控制信号J1时，第三开关切换端13和第一开关切换端11连接在一起。
切换控制端与第三反相器INV3的输入端连接，第三反相器INV3的输出端与第三传输门T3的正相控制端连接，切换控制端与第三传输门T3的反相控制端连接，第二开关切换端12与第三传输门T3的输入端连接，第三传输门T3的输出端与第四开关切换端14连接。当切换控制端输入高电平信号时，第三传输门T3的正相控制端接低电平，第三传输门T3的反相控制端接高电平，第三传输门T3不导通，第三传输门T3没有导通第二开关切换端12和第四开关切换端14，等效于图3所示：切换控制端接入第二控制信号J2时，第二开关切换端12和第四开关切换端14没有连接在一起；当切换控制端输入低电平信号时，第三传输门T3的正相控制端接高电平，第三传输门T3的反相控制端接低电平，第三传输门T3导通，第三传输门T3导通第二开关切换端12和第四开关切换端14，等效于图4所示：切换控制端接入第一控制信号J1时，第二开关切换端12和第四开关切换端14连接在一起。本实施例公开的电路结构形成一种以切换控制端的输入控制信号为主导的分频模式开关控制逻辑结构。
作为一种实施例，如图2所示，所述除N除（N+1）和除M除（M+1）四模预分频电路包括N/2+1个D触发器、第一与非门NA1和第二与非门NA2；存在（N-M）/2个D触发器依次串联连接在第一开关切换端11和第二开关切换端12之间，这（N-M）/2个依次串联的D触发器中的第一级D触发器的数据输入端与第一开关切换端11连接，这（N-M）/2个依次串联的D触发器中的第（N-M）/2级D触发器的正输出端与第二开关切换端12连接，这（N-M）/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号Fosc；这（N-M）/2个依次串联的D触发器中，一个D触发器的正输出端Q与相邻的一个D触发器的数据输入端连接。如图2所示，存在另外的M/2个D触发器依次串联连接在第四开关切换端14和第二与非门NA2的第一输入端之间，这M/2个依次串联的D触发器中的第一级D触发器的数据输入端与第四开关切换端14连接，这M/2个依次串联的D触发器中的第M/2级D触发器的正输出端与第二与非门NA2的第一输入端连接，这M/2个依次串联的D触发器中的第M/2级D触发器的反输出端与第一与非门NA1的第一输入端连接；这M/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号Fosc；这M/2个依次串联的D触发器中，一个D触发器的正输出端Q与相邻的一个D触发器的数据输入端连接。如图2、图3和图4所示，还存在一个D触发器（对应于图3和图4所示的D触发器D5），这个D触发器的数据输入端与第一与非门NA1的输出端连接，第一与非门NA1的第二输入端接入所述吞脉冲计数器的计满输出信号，即前述实施例的控制信号K，这个D触发器的正输出端与第二与非门NA2的第二输入端连接，这个D触发器的时钟输入端接入所述待分频时钟信号Fosc；第三开关切换端13与第二与非门NA2的输出端连接。与现有技术相比，本实施例通过对改变用于分频的D触发器的数目实现对传统的两个双模分频器结构进行组合复用，将原本分频范围较小的双模分频器的分频范围进行扩展，同时，由于在设计四模分频器时采用结构复用，整体面积相对于传统的N和N+1双模分频器，只有分频状态切换模块所占面积提供少量面积增量。
作为一种实施例，当N=8、M=2、可编程程序计数器的计数位数P=5bit、吞脉冲计数器的计数位数S=5bit时，如图3和图4所示，所述除N除（N+1）和除M除（M+1）四模预分频电路是除8除9和除2除3四模预分频电路，用于控制除8除9和除2除3四模预分频电路根据所述待分频时钟信号的预设分频比的拓展需求在除8除9分频模式和除2除3分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除2除3分频模式下获得的第二预设分频比范围相对于除8除9和除2除3四模预分频电路在除8除9分频模式下获得的第一预设分频比范围的下限值拓展，且第一预设分频比范围与第二预设分频比范围是通过存在部分数值范围的重叠，实现整体分频范围的连续；其中，切换控制端输入的控制信号也是根据输入除8除9和除2除3四模预分频电路的待分频时钟信号的预设分频比的大小配置的，使得除8除9和除2除3四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围时选择进入除8除9分频模式，除8除9和除2除3四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围之外的第二预设分频比范围时选择进入除2除3分频模式。
如图4所示，所述切换控制端输入第一控制信号J1时，第一开关切换端11和第三开关切换端13之间的开关通路导通，第二开关切换端12和第四开关切换端14的开关通路导通，第三开关切换端13和第四开关切换端14之间的通路阻断，第一开关切换端11和第四开关切换端14之间的开关通路阻断；第一开关切换端11和第二开关切换端12之间的存在D触发器D1、D触发器D2和D触发器D3依次串联连接，第三开关切换端13和第四开关切换端14之间存在一个D触发器D4，由于所述分频状态切换模块内部的导通关系，所以，D触发器D4与D触发器D3之间的连接关系等效于依次串联连接，等效依次串联的8/2个D触发器接入四模分频器中，所以，D触发器D1、D触发器D2、D触发器D3和D触发器D4依次串联连接在一起，实现所述四模分频器进入除8除9分频模式，从而输出一个处于第一预设分频比范围的分频信号，即这个第一预设分频比范围的最小分频比是8*（8-1）=56，这个第一预设分频比范围的最大分频比是(2^5-1)*8+（8-1）=255。
如图3所示，所述切换控制端输入第二控制信号J2时，第三开关切换端13和第四开关切换端14的开关通路导通，第一开关切换端11和第三开关切换端13之间的开关通路阻断，第二开关切换端12和第四开关切换端14的开关通路阻断；第一开关切换端11和第二开关切换端12之间的存在D触发器D1、D触发器D2和D触发器D3依次串联连接，由于所述分频状态切换模块内部的导通关系，依次串联连接的D触发器D1、D触发器D2和D触发器D3未进入分频模式下工作，处于待机状态，有利于减小功耗；第三开关切换端13和第四开关切换端14之间存在一个D触发器D4，视为等效依次串联的2/2个D触发器接入四模分频器中，使得所述四模分频器进入2/3分频模式，从而输出一个处于第二预设分频比范围的分频信号，即这个第二预设分频比范围的最小分频比是2*（2-1）=2，这个第二预设分频比范围的最大分频比是(2^5-1)*2+（2-1）=63。
因此，在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除2除3分频模式下获得的第二预设分频比范围相对于除8除9和除2除3四模预分频电路在除8除9分频模式下获得的第一预设分频比范围的下限值拓展，其中，第一预设分频比范围的下限值56小于第二预设分频比范围的上限值62，且第一预设分频比范围与第二预设分频比范围是通过存在部分数值范围的重叠，实现整体分频范围的连续，即形成的新的分频比范围为2至255，都相对于第一预设分频比范围与第二预设分频比范围有所拓展。
需要注意的是：当所述切换控制端输入第一控制信号J1时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的等效依次串联的N/2个D触发器接入四模分频器的导通形式为：第一传输门T1连通第一开关切换端11和第三开关切换端13；第二传输门T2阻断第一开关切换端11和第四开关切换端14之间的通路；第三传输门T3连通第二开关切换端12和第四开关切换端14；当所述切换控制端输入第二控制信号J2时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的依次串联的M/2个D触发器接入四模分频器的导通形式为：第一传输门T1阻断第一开关切换端11和第三开关切换端13之间的通路；第二传输门T2连通第三开关切换端13和第四开关切换端14；第三传输门T3阻断第二开关切换端12和第四开关切换端14之间的通路；其中，第一控制信号是低电平信号，第二控制信号是高电平信号。从而实现根据所述切换控制端输入的控制信号的电平变化导通接入所述四模分频器中支持对应双模分频的D触发器，通过这两种双模分频范围的互补，扩展了分频范围。
在前述实施例中，输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比大于或等于N与（N-1）的乘积时，配置所述切换控制端输入所述第一控制信号，即输入低电平，其中，可编程程序计数器的计数值P大于N-2；输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比小于N与（N-1）的乘积时，配置所述切换控制端输入所述第二控制信号，即输入高电平，其中，可编程程序计数器的计数值P可以大于N-2。从而针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比大小情况，配置所述切换控制端的输入控制信号，进而实现：预设分频比大于或等于N与（N-1）的乘积时，除N除（N+1）和除M除（M+1）四模预分频电路负责分频比较大的分频功能；预设分频比小于N与（N-1）的乘积时，除N除（N+1）和除M除（M+1）四模预分频电路负责分频比较小的分频功能。
经过试验，获得的第一预设分频比范围与第二预设分频比范围的重合部分较少的不同四模分频器包括：
包括计数位数为4bits的可编程程序计数器、计数位数为4bits的吞脉冲计数器、除6除7和除2除3四模预分频电路和分频状态切换模块的四模分频器，实现的分频比范围为2至95，在该除6除7和除2除3四模预分频电路中，除6除7分频模式下产生的第一预设分频范围为30至95，除2除3分频模式下产生的第一预设分频范围为2至31。
包括计数位数为4bits的可编程程序计数器、计数位数为4bits的吞脉冲计数器、除8除9和除4除5四模预分频电路和分频状态切换模块的四模分频器，实现的分频比范围为12至127，在该除8除9和除4除5四模预分频电路中，除8除9分频模式下产生的第一预设分频范围为56至127，除4除5分频模式下产生的第二预设分频范围为12至63。
包括计数位数为5bits的可编程程序计数器、计数位数为5bits的吞脉冲计数器、除12除13和除6除7四模预分频电路和分频状态切换模块的四模分频器，实现的分频比范围为30至351，在该除12除13和除6除7四模预分频电路中，除12除13分频模式下产生的第一预设分频范围为132至351，除6除7分频模式下产生的第二预设分频范围为30至191。
上述试验结果中，两种分频模式下四模分频器获得的分频比范围连续，且分频比的重合范围相对小，能够覆盖实际需要拓展的全部分频比范围。
本发明一实施例公开一种芯片，该芯片包括前述实施例中的用于小数分频的四模分频器。
本发明一实施例公开的小数锁相环，如图5所示，包括鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、压控振荡器VCO和N.F分频器，其中，N.F分频器是由四模分频器和SDM调制器实现。N.F分频器的功能是将压控振荡器输出的待分频时钟信号Fosc进行N.F分频（N为分频器的整数部分，F为分频器的小数部分），输出经过分频的反馈信号Fdiv给鉴频鉴相器PFD，再通过电荷泵CP和低通滤波器LPF转换成压控振荡器VCO的控制电压，并通过这个控制电压调节压控振荡器VCO的输出频率形成环路，使得输入鉴频鉴相器PFD的参考时钟Fref的频率和经过分频的反馈信号Fdiv的频率和相位相等。具体地，该四模分频器包括可编程程序计数器和吞脉冲计数器；该四模分频器还包括除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；所述四模分频器包括的吞脉冲计数器，对来自于除N除（N+1）和除M除（M+1）四模预分频电路的输出信号进行计数，计到来自于SDM调制器提供的预设分频比的第一设定值时，停止计数，并通过吞脉冲计数器输出控制信号送给除N除（N+1）和除M除（M+1）四模预分频电路，将其由N+1分频模式切换为N分频模式；可编程程序计数器，与吞脉冲计数器同时对来自于除N除（N+1）和除M除（M+1）四模预分频电路的输出信号进行计数，计到来自于SDM调制器提供的预设分频比的第二设定值时停止计数，并通过可编程程序计数器输出控制信号使吞脉冲计数器复位，可编程程序计数器复位，除N除（N+1）和除M除（M+1）四模预分频电路重新恢复N+1分频模式。
所述四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）和除M除（M+1）四模预分频电路在除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展，且第一预设分频比范围与第二预设分频比范围是通过存在部分数值范围的重叠，实现整体分频范围的连续；其中，切换控制端输入的控制信号也是根据输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的大小配置的，使得除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比范围时选择进入除N除（N+1）分频模式，除N除（N+1）和除M除（M+1）四模预分频电路在待分频时钟信号的分频比落入第一预设分频比之外的第二预设分频比范围时选择进入除M除（M+1）分频模式；其中，N和M都是四模分频器的分频模数，N、M均是偶数，且N>M。
需要说明的是，本发明实施例中，可编程程序计数器的计数值P大于N-2，可编程程序计数器的计数值P大于或等于吞脉冲计数器的计数值S，吞脉冲计数器的计数值S小于N；其中，可编程程序计数器的计数值P的最小值是N-1，吞脉冲计数器的计数值S的最小值是0。因此可编程程序计数器的计数位数P、吞脉冲计数器的计数位数S和所述四模分频器的分频模式，都是针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的拓展需求设置的。保证所述用于小数分频的四模分频器实现正常的分频功能，且实现该四模分频器可编程连续分频的功能。可编程程序计数器和吞脉冲计数器是通用的除N除(N+1)双模分频器或除M除(M+1)双模分频器都具备的计数器结构。
前述实施例中的四模分频器可应用于小数锁相环和展频锁相环等场合，但需要考虑实际要求的预设分频比的范围，这里的预设分频比是一个可以改变的数，要求所述吞脉冲计数器输出频率要可变，并允许在一个范围内变化，若控制这个范围要大一些，就可以可编程配置使用本实施例中的四模分频器结构。
本发明一实施例公开一种芯片，该芯片包括前述实施例中的小数锁相环。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
Claims (10)
1.用于小数分频的四模分频器，该四模分频器包括可编程程序计数器和吞脉冲计数器；其特征在于，该四模分频器还包括除N除（N+1）和除M除（M+1）四模预分频电路和分频状态切换模块；
分频状态切换模块设置的开关切换端与除N除（N+1）和除M除（M+1）四模预分频电路的对应端口连接，四模分频器用于根据分频状态切换模块的切换控制端输入的控制信号，控制除N除（N+1）和除M除（M+1）四模预分频电路在满足所述待分频时钟信号的预设分频比的拓展需求的除N除（N+1）分频模式和除M除（M+1）分频模式之间切换，使得在可编程程序计数器的计数位数和吞脉冲计数器的计数位数都不变的前提下，四模分频器在除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）和除M除（M+1）四模预分频电路在除N除（N+1）分频模式下获得的第一预设分频比范围的下限值拓展，且第一预设分频比范围与第二预设分频比范围是通过设置部分数值范围的重叠以实现一个连续的整体分频范围；
其中，N和M都是四模分频器的分频模数，且N>M。
2.根据权利要求1所述的用于小数分频的四模分频器，其特征在于，所述除N除（N+1）和除M除（M+1）四模预分频电路包括N/2+1个D触发器、第一与非门（NA1）和第二与非门（NA2）；所述分频状态切换模块包括第一开关切换端（11）、第二开关切换端（12）、第三开关切换端（13）和第四开关切换端（14）；
存在（N-M）/2个D触发器依次串联连接在第一开关切换端（11）和第二开关切换端（12）之间，这（N-M）/2个依次串联的D触发器中的第一级D触发器的数据输入端与第一开关切换端（11）连接，这（N-M）/2个依次串联的D触发器中的第（N-M）/2级D触发器的正输出端与第二开关切换端（12）连接，这（N-M）/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号；
存在另外的M/2个D触发器依次串联连接在第四开关切换端（14）和第二与非门（NA2）的第一输入端之间，这M/2个依次串联的D触发器中的第一级D触发器的数据输入端与第四开关切换端（14）连接，这M/2个依次串联的D触发器中的第M/2级D触发器的正输出端与第二与非门（NA2）的第一输入端连接，这M/2个依次串联的D触发器中的第M/2级D触发器的反输出端与第一与非门（NA1）的第一输入端连接；这M/2个依次串联的D触发器的时钟输入端都接入所述待分频时钟信号；
还存在一个D触发器，这个D触发器的数据输入端与第一与非门（NA1）的输出端连接，第一与非门（NA1）的第二输入端接入所述吞脉冲计数器的计满输出信号，这个D触发器的正输出端与第二与非门（NA2）的第二输入端连接，这个D触发器的时钟输入端都接入所述待分频时钟信号；
第三开关切换端（13）与第二与非门（NA2）的输出端连接。
3.根据权利要求2所述的用于小数分频的四模分频器，其特征在于，所述分频状态切换模块还包括切换控制端、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第一传输门(T1)、第二传输门(T2)和第三传输门(T3)；
切换控制端与第二反相器(INV2)的输入端连接，第二反相器(INV2)的输出端与第二传输门(T2)的反相控制端连接，第二传输门(T2)的输出端与第四开关切换端（14）连接，第二传输门(T2)的正相控制端与切换控制端连接，第三开关切换端（13）与第二传输门(T2)的输入端连接；
切换控制端与第一反相器(INV1)的输入端连接，切换控制端与第一传输门(T1)的反相控制端连接，第一开关切换端（11）与第一传输门(T1)的输出端连接，第一传输门(T1)的输入端与第三开关切换端（13）连接，切换控制端与第一反相器（INV1）的输入端连接，第一反相器（INV1）的输出端与第一传输门(T1)的正相控制端连接；
切换控制端与第三反相器(INV3)的输入端连接，第三反相器（INV3）的输出端与第三传输门(T3)的正相控制端连接，切换控制端与第三传输门(T3)的反相控制端连接，第二开关切换端（12）与第三传输门(T3)的输入端连接，第三传输门(T3)的输出端与第四开关切换端（14）连接。
4.根据权利要求3所述的用于小数分频的四模分频器，其特征在于，分频状态切换模块的切换控制端输入的控制信号包括第一控制信号和第二控制信号；
分频状态切换模块，用于当切换控制端输入第一控制信号时，将除N除（N+1）和除M除（M+1）四模预分频电路内部的等效依次串联的N/2个D触发器接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式；除N除（N+1）和除M除（M+1）四模预分频电路，用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除N除（N+1）分频模式时，首先执行（N+1）分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数；当接收到吞脉冲计数器的计满输出信号时配置分频模数为N，其中，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数；当可编程程序计数器的计满输出信号时将分频模数重新配置为N+1，并控制可编程程序计数器和吞脉冲计数器计数复位，使得可编程程序计数器输出一个处于第一预设分频比范围的分频信号，并开始进入下一个计数周期；
分频状态切换模块，用于当切换控制端输入第二控制信号时，将除N除（N+1）和除M除（M+1）四模预分频电路内部的依次串联的M/2个D触发器接入四模分频器中，使得除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式；除N除（N+1）和除M除（M+1）四模预分频电路，还用于在除N除（N+1）和除M除（M+1）四模预分频电路的分频模式为除M除（M+1）分频模式时，首先执行（M+1）分频模式，并触发可编程程序计数器和吞脉冲计数器同时计数；当接收到吞脉冲计数器的计满输出信号时配置分频模数为M，其中，吞脉冲计数器计满时停止计数，可编程程序计数器继续计数；当可编程程序计数器的计满输出信号时将分频模数重新配置为M+1，并控制可编程程序计数器和吞脉冲计数器复位，使得可编程程序计数器输出一个处于第二预设分频比范围的分频信号，并开始进入下一个计数周期；
其中，可编程程序计数器的计数位数、吞脉冲计数器的计数位数和所述四模分频器的分频模式，都是针对输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比的拓展需求设置的。
5.根据权利要求4所述的用于小数分频的四模分频器，其特征在于，当所述切换控制端输入第一控制信号时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的等效依次串联的N/2个D触发器接入四模分频器的导通形式为：
第一传输门(T1)连通第一开关切换端（11）和第三开关切换端（13）；第二传输门(T2)阻断第一开关切换端（11）和第四开关切换端（14）之间的通路；第三传输门(T3)连通第二开关切换端（12）和第四开关切换端（14）；
当所述切换控制端输入第二控制信号时，所述分频状态切换模块将除N除（N+1）和除M除（M+1）四模预分频电路内部的依次串联的M/2个D触发器接入四模分频器的导通形式为：
第一传输门(T1)阻断第一开关切换端（11）和第三开关切换端（13）之间的通路；第二传输门(T2)连通第三开关切换端（13）和第四开关切换端（14）；第三传输门(T3)阻断第二开关切换端（12）和第四开关切换端（14）之间的通路；
其中，第一控制信号是低电平信号，第二控制信号是高电平信号。
6.根据权利要求1或4所述的用于小数分频的四模分频器，其特征在于，可编程程序计数器的计数值大于N-2，可编程程序计数器的计数值大于或等于吞脉冲计数器的计数值，吞脉冲计数器的计数值小于N；
其中，可编程程序计数器的计数值的最小值是N-1，吞脉冲计数器的计数值的最小值是0。
7.根据权利要求6所述的用于小数分频的四模分频器，其特征在于，输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比大于或等于N与（N-1）的乘积时，配置所述切换控制端输入所述第一控制信号；
输入除N除（N+1）和除M除（M+1）四模预分频电路的待分频时钟信号的预设分频比小于N与（N-1）的乘积时，配置所述切换控制端输入所述第二控制信号。
8.一种芯片，其特征在于，该芯片包括权利要求1至7任一项所述的用于小数分频的四模分频器。
9.小数锁相环，包括依次连接的鉴频鉴相器、电荷泵、SDM调制器、滤波器和压控振荡器，其特征在于，该小数锁相环还包括权利要求1至7任一项所述的用于小数分频的四模分频器，压控振荡器为所述四模分频器提供所述待分频时钟信号，SDM调制器为所述四模分频器提供所述待分频时钟信号的预设分频比，所述四模分频器按照预设分频比对所述待分频时钟信号分频输出经过分频的反馈信号至鉴频鉴相器；
所述四模分频器用于在所述可编程程序计数器的计数位数和所述吞脉冲计数器的计数位数都不变的前提下，实现除M除（M+1）分频模式下获得的第二预设分频比范围相对于除N除（N+1）分频模式下获得的第一预设分频比范围的下限值有所拓展。
10.一种芯片，其特征在于，该芯片包括权利要求8所述的小数锁相环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879951.6A CN112039521A (zh) | 2020-08-27 | 2020-08-27 | 用于小数分频的四模分频器、小数锁相环及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879951.6A CN112039521A (zh) | 2020-08-27 | 2020-08-27 | 用于小数分频的四模分频器、小数锁相环及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112039521A true CN112039521A (zh) | 2020-12-04 |
Family
ID=73585834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010879951.6A Pending CN112039521A (zh) | 2020-08-27 | 2020-08-27 | 用于小数分频的四模分频器、小数锁相环及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112039521A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113872596A (zh) * | 2021-09-17 | 2021-12-31 | 苏州聚元微电子股份有限公司 | 用于含多相振荡器的锁相环的小数预分频器 |
| CN116647233A (zh) * | 2023-05-18 | 2023-08-25 | 成都电科星拓科技有限公司 | 一种降低不同分频比相位差的多模分频器、锁相环及芯片 |
| CN117254805A (zh) * | 2023-11-20 | 2023-12-19 | 深圳市华普微电子股份有限公司 | 一种sub-1g全频覆盖频率综合电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080285704A1 (en) * | 2007-05-16 | 2008-11-20 | Industrial Technology Research Institute | Programmable integer and fractional frequency divider |
| CN102710279A (zh) * | 2012-06-21 | 2012-10-03 | 电子科技大学 | 60GHz接收机 |
| CN106100637A (zh) * | 2016-06-14 | 2016-11-09 | 东南大学 | 一种计数器直接控制相位切换的多模可编程分频器结构 |
| CN212588320U (zh) * | 2020-08-27 | 2021-02-23 | 珠海市一微半导体有限公司 | 一种用于小数分频的四模分频器、小数锁相环及芯片 |
-
2020
- 2020-08-27 CN CN202010879951.6A patent/CN112039521A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080285704A1 (en) * | 2007-05-16 | 2008-11-20 | Industrial Technology Research Institute | Programmable integer and fractional frequency divider |
| CN102710279A (zh) * | 2012-06-21 | 2012-10-03 | 电子科技大学 | 60GHz接收机 |
| CN106100637A (zh) * | 2016-06-14 | 2016-11-09 | 东南大学 | 一种计数器直接控制相位切换的多模可编程分频器结构 |
| CN212588320U (zh) * | 2020-08-27 | 2021-02-23 | 珠海市一微半导体有限公司 | 一种用于小数分频的四模分频器、小数锁相环及芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 金晶;周健军;莫亭亭;: "低功耗可编程吞脉冲计数器设计", 信息技术, no. 04, 25 April 2008 (2008-04-25), pages 74 - 76 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113872596A (zh) * | 2021-09-17 | 2021-12-31 | 苏州聚元微电子股份有限公司 | 用于含多相振荡器的锁相环的小数预分频器 |
| CN116647233A (zh) * | 2023-05-18 | 2023-08-25 | 成都电科星拓科技有限公司 | 一种降低不同分频比相位差的多模分频器、锁相环及芯片 |
| CN116647233B (zh) * | 2023-05-18 | 2024-04-02 | 成都电科星拓科技有限公司 | 一种降低不同分频比相位差的多模分频器、锁相环及芯片 |
| CN117254805A (zh) * | 2023-11-20 | 2023-12-19 | 深圳市华普微电子股份有限公司 | 一种sub-1g全频覆盖频率综合电路 |
| CN117254805B (zh) * | 2023-11-20 | 2024-05-28 | 深圳市华普微电子股份有限公司 | 一种sub-1g全频覆盖频率综合电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112039521A (zh) | 用于小数分频的四模分频器、小数锁相环及芯片 | |
| US6845139B2 (en) | Co-prime division prescaler and frequency synthesizer | |
| EP0402736B1 (en) | Phase-difference detecting circuit | |
| EP0907252B1 (en) | Phase-locked loop with improved trade-off between lock-up time and power dissipation | |
| KR101664634B1 (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
| US8093930B2 (en) | High frequency fractional-N divider | |
| CN100594679C (zh) | 一种双模分频器 | |
| CN110612667B (zh) | 频率产生器以及频率产生方法 | |
| KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기 | |
| CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| US6009139A (en) | Asynchronously programmable frequency divider circuit with a symmetrical output | |
| CN212588321U (zh) | 双模预分频电路、双模分频器、锁相环及芯片 | |
| CN212588320U (zh) | 一种用于小数分频的四模分频器、小数锁相环及芯片 | |
| CN115378425A (zh) | 半整数步长分频器和包括半整数步长分频器的分频器 | |
| EP1889366A2 (en) | Prescaler for a fractional-n synthesizer | |
| CN212367253U (zh) | 支持端口切换的开关电路及芯片 | |
| CN112073057B (zh) | 一种支持端口切换的开关电路及芯片 | |
| CN112003616B (zh) | 一种双模预分频电路、双模分频器、锁相环及芯片 | |
| JPH09312567A (ja) | Ｐｌｌ周波数シンセサイザの制御回路 | |
| US7558361B2 (en) | Phase-switching dual modulus prescaler | |
| CN107565964B (zh) | 一种扩展分频比的可编程分频器 | |
| Zheng et al. | A Low-Power RF Programmable Frequency Divider | |
| CN112600554A (zh) | 分频电路、锁相环电路以及分频电路的控制方法 | |
| CN110504961B (zh) | 一种多模预分频器及其分频方法 | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information |