CN212588321U - 双模预分频电路、双模分频器、锁相环及芯片 - Google Patents

Abstract

本实用新型公开双模预分频电路、双模分频器、锁相环及芯片，所述双模预分频电路包括最大分频模数/2个依次串联连接的D触发器，所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元设置的输入控制端用于接收基于当前选择的分频模式的模式选通信号，每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接，使得模式选通信号选通分频切换开关单元后，所述双模预分频电路复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器；其中，最大分频模数与2的比值大于或等于预设可选双模的数量。

Description

双模预分频电路、双模分频器、锁相环及芯片

技术领域

本实用新型属于信号分频的技术领域，尤其涉及双模预分频电路、双模分频器、锁相环及芯片。

背景技术

锁相环（PLL）是一种十分重要的功能系统，如在一个芯片系统中提供一种或多种频率要求的时钟、在接收机中产生本振信号、在通信系统中保持同步等；一般的，锁相环分为整数锁相环和小数锁相环。较常用的小数锁相环，包括鉴频鉴相器（PFD）、电荷泵（CP）、低通滤波器（LPF）、压控振荡器（VCO）、SDM调制器、分频器，其中，分频器需要使用到双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)；小数锁相环通过鉴频鉴相器比较参考频率和输出频率的反馈，输出控制信号，控制电荷泵对低通滤波器进行电流流入和流出，从而调节低通滤波器的输出电压，再通过低通滤波器的输出电压对压控振荡器进行调节，从而控制以及改变压控振荡器的输出频率，通过双模分频器（(除N除（N+1））divider）或者多模分频器(MMD divider)对压控振荡器的输出信号进行分频，并反馈到鉴频鉴相器，从而调整鉴频鉴相器的输出控制信号，如此循环直到参考频率和输出频率相等或者呈倍数N关系。需要说明的是，多模分频器和双模分频器都属于高速可编程分频器，采用数字电路来实现分频可变的功能。多模分频器结构简单，易于实现，但是相对双模分频器，在分频数较大时使用的级数较多，占用面积较大，所能实现的分频比范围较小；而双模分频器虽然结构精简，占用面积较小，但双模分频器实现的分频比范围仍然受限。

在一些应用场合，常常会根据输出频率的要求对双模分频器进行选择，在各个双模分频器中取舍难定，如想要较宽的分频比的范围时需要设置较小的分频模数N，但是在保证分频比的范围的上限值不变的情况下需要将可编程程序计数器的计数位数和吞脉冲计数器的计数位数设置得较大，这时，如果将可编程程序计数器的计数位数和吞脉冲计数器的计数位数设置得较小，则需要为这个双模分频器设置较大的分频模数N，为这个双模分频器设置较大的分频模数N后，却难以实现较宽的分频比的范围，因此常常达不到最佳性能，而且，采用不同的双模分频器的仿真验证时，也会因为需要手动更换不同的模块变得麻烦，模块调用不便捷，降低设计开发的效率，且额外匹配使用的控制结构的占用面积会增大。

实用新型内容

本实用新型旨在至少从一定程度上解决上述相关技术缺陷，为此，本实用新型的主要目的在于提供一种双模预分频电路、双模分频器、锁相环及芯片，本实用新型通过多个的结构复用和控制位选择，极大的提高双模分频器的适应性，控制结构的占用面积较小，同时可应用于锁相环等场合，为锁相环的设计仿真提供了较大的便利，可以根据性能效果进行分频器模数的调整，根据不同的需求选择最适合的双模分频器，以达到最佳效果。具体的技术方案如下：

双模预分频电路，所述双模预分频电路包括最大分频模数/2个依次串联连接的D触发器，所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元设置的输入控制端用于接收基于当前选择的分频模式的模式选通信号，每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接，使得模式选通信号选通分频切换开关单元后，所述双模预分频电路复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器；其中，最大分频模数是在预先配置的预设可选双模的数量的分频模式中的分频模数最大值，当前选择的分频模数是在当前选择的分频模式下对应的分频模数值，当前选择的分频模式是预先配置的预设可选双模的数量的分频模式的其中一种；最大分频模数与2的比值大于或等于预设可选双模的数量。

与现有技术相比，本技术方案根据分频工作的需求复用双模预分频电路结构来实现选择使用合适的双模分频器，提高双模预分频电路的适应性，也将同一传统的双模分频器的结构复用为多种分频模式下的双模分频器，使得额外电路的占用面积减小。

进一步地，所述每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接的结构形式为：依次串联连接的第当前选择的分频模数/2个D触发器的数据输入端与当前选择的分频模式所对应的分频切换开关单元设置的第四开关切换端连接，其中，当前选择的分频模数是预先配置的预设可选双模的数量的分频模式中的任一分频模数；当前选择的分频模式所对应的分频切换开关单元设置的第二开关切换端与依次串联连接的第当前选择的分频模数/2+1个D触发器的正输出端连接，其中，当前选择的分频模数不是最大分频模数；其中，所述双模预分频电路包括所述预设可选双模的数量+1个D触发器；最大分频模数是在预先配置的预设可选双模的数量的分频模式中的分频模数最大值，当前选择的分频模数是在当前选择的分频模式下对应的分频模数值。本技术方案可以根据设计需求进行分频模式的扩展，达到：需要多少个分频模式，就配置多少个开关的效果，实现根据所述双模预分频电路的分频切换开关单元的数量配置输入端的信号，减少开关结构空闲端口。

进一步地，所述预设可选双模的数量的分频切换开关单元设置的输入控制端中只有一个模式选通信号是有效的，使得这个有效的模式选通信号所选通的分频切换开关单元断开第二开关切换端连接的D触发器和第四开关切换端连接的D触发器的串联连接关系，连接第三开关切换端和第四开关切换端，但其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来。其中，最大分频模数所对应的分频切换开关单元设置的第二开关切换端接地。该技术方案能够在一般双模分频器的基础上进行分频模式的扩展和通过双模分频器结构的复用，使整体面积与传统N和N+1双模结构相比，只有少量增加。

进一步地，所述双模预分频电路具体包括N/2个用于分频的依次串联连接的D触发器、一个用于锁存的D触发器、第一与非门和第二与非门； N是所述最大分频模数；用于锁存的D触发器的数据输入端与第一与非门的输出端连接，第一与非门的第二输入端用于接入外部计数器计数产生的分频模式切换控制信号，用于锁存的D触发器的正输出端与第二与非门的第二输入端连接，用于锁存的D触发器的时钟输入端都接入待分频时钟信号；在这N/2个用于分频的依次串联连接的D触发器中，第一个D触发器的正输出端与第二与非门的第一输入端连接，第一个D触发器的反输出端与第一与非门的第一输入端连接，第N/2个D触发器的数据输入端与所述最大分频模数对应的分频切换开关单元设置的第四开关切换端连接；其中，这N/2个用于分频的D触发器的时钟输入端都接入待分频时钟信号。从D触发器的连接结构上支持所述双模预分频电路从预先配置的预设可选双模的数量的分频模式中稳定地选择出的一种满足输入控制信号需求的分频模式。

进一步地，所述分频切换开关单元还包括第一开关切换端、第一反相器、第二反相器、第三反相器、第一传输门、第二传输门和第三传输门；所述输入控制端与第二反相器的输入端连接，第二反相器的输出端与第二传输门的反相控制端连接，第二传输门的输出端与第四开关切换端连接，第二传输门的正相控制端与所述输入控制端连接，第三开关切换端与第二传输门的输入端连接；所述输入控制端与第一反相器的输入端连接，第一反相器的输出端与第一传输门的正相控制端连接，切换控制端与第一传输门的反相控制端连接，第一开关切换端与第一传输门的输出端连接，第一传输门的输入端与第三开关切换端连接，；所述输入控制端与第三反相器的输入端连接，第三反相器的输出端与第三传输门的正相控制端连接，切换控制端与第三传输门的反相控制端连接，第二开关切换端与第三传输门的输入端连接，第三传输门的输出端与第四开关切换端连接。与现有技术相比，本技术方案公开的分频切换开关单元实现一种多端口同时切换的分频模式开关控制逻辑单元结构。

进一步地，所述分频切换开关单元还包括第一开关切换端（11）、第三开关切换端（13）、第二反相器(INV2)、第三反相器(INV3)、第二传输门(T2)和第三传输门(T3)；所述输入控制端与第二反相器(INV2)的输入端连接，第二反相器(INV2)的输出端与第二传输门(T2)的反相控制端连接，第二传输门(T2)的输出端与第四开关切换端（14）连接，第二传输门(T2)的正相控制端与所述输入控制端连接，第三开关切换端（13）与第二传输门(T2)的输入端连接；第一开关切换端（11）与第三开关切换端（13）连接；所述输入控制端与第三反相器(INV3)的输入端连接，第三反相器（INV3）的输出端与第三传输门(T3) 的正相控制端连接，切换控制端与第三传输门(T3) 的反相控制端连接，第二开关切换端（12）与第三传输门(T3) 的输入端连接，第三传输门(T3) 的输出端与第四开关切换端（14）连接。相对于上述分频切换开关单元的技术方案，省去第一反相器和第一传输门的连接结构，减小电路占用面积。

一种双模分频器，该双模分频器包括可编程程序计数器和可编程吞脉冲计数器；该分频模数可选的双模分频器还包括译码器和所述的双模预分频电路；译码器的输入端用于输入控制信号，所述双模预分频电路设置的模数选择输入端与译码器设置的译码输出端对应连接，双模预分频电路，用于根据译码器对输入控制信号的分频模数译码结果，通过模数选择输入端选通进入当前选择的分频模式中；其中，所述双模预分频电路内部的分频切换开关单元设置的输入控制端作为所述双模预分频电路设置的模数选择输入端。

本技术方案公开的双模分频器通过结构复用的方式将多种分频模式的双模分频电路结构组合在同一双模分频器中，实现将原本分频范围受限且性能折衷的双模分频器复用为多种分频模式的双模分频器，使得电路增加量较少，节约较大的面积；同时，为锁相环的设计仿真提供了较大的便利，可以根据性能效果进行分频器模数的调整，根据不同的需求选择最适合的双模分频器，以达到最佳效果。由于预设可选模足够多，因此也使得常规的可编程程序计数器的计数位数和常规的可编程吞脉冲计数器的计数位数较为节省。

进一步地，当所述译码器设置有预设可选双模的数量的译码输出端时，所述双模预分频电路设置有预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端分别与译码器中预设可选双模的数量的译码输出端一一对应连接，使得这些分频切换开关单元的输入控制端分别对应匹配上预设可选双模的数量的不同分频模式。从而能够根据不同的仿真设计需求译码组合出最适合的双模分频器，并让同一双模分频结构复用为译码结果选通的多种分频模式下的双模分频器结构。

进一步地，所述双模分频器，用于根据译码器对输入控制信号的分频模数译码结果选通一个匹配当前选择的分频模式的分频切换开关单元时，这个匹配当前选择的分频模式的分频切换开关单元断开第二开关切换端连接的D触发器和第四开关切换端连接的D触发器的串联连接关系，同时根据译码器对输入控制信号的分频模数译码结果控制其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来，使得这个匹配当前选择的分频模式的分频切换开关单元的第四开关切换端一侧存在当前选择的分频模数/2个D触发器依次串联连接，以复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器。与现有技术相比，该技术方案先根据译码结果去控制相匹配的多个分频切换开关单元，再通过不同的分频切换开关单元去控制D触发器实际串联连接的数目，从而能够根据不同的仿真设计需求译码组合出最适合的双模分频器，以达到最佳调试效果，并让同一双模分频结构复用为译码结果匹配的多种分频模式下的双模分频器结构，同时，可编程程序计数器和可编程吞脉冲计数器的控制信号得到复用。

锁相环，包括依次连接的鉴频鉴相器、电荷泵、SDM调制器、滤波器和压控振荡器，该锁相环还包括所述的分频模数可选的双模分频器，压控振荡器为所述双模分频器提供待分频时钟信号，SDM调制器为所述双模分频器提供待分频时钟信号的预设目标分频比，所述双模分频器按照预设目标分频比匹配的分频模式对所述待分频时钟信号进行分频处理，再输出反馈信号至鉴频鉴相器。所述的分频模数可选的双模分频器中的所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端作为所述双模预分频电路的模数选择输入端，分别与译码器中相匹配的译码输出端连接；每一个分频切换开关单元连接在相邻的两个匹配的D触发器之间，使得与输入控制信号相对应的分频模数译码结果选通分频切换开关单元后，所述双模预分频电路进入当前选择的分频模式中并等效形成当前选择的分频模数/(当前选择的分频模数+1)双模分频器，进而实现根据译码结果完成分频模式的切换扩展，复用了同一传统的双模分频器的结构为多种分频模式下的双模分频器。

一种芯片，该芯片包括所述的锁相环。实现根据译码结果完成分频模式的切换扩展，复用了同一传统的双模分频器的结构为多种分频模式下的双模分频器。

附图说明

图1是本实用新型实施例公开的分频模数可选的双模分频器的模块框图。

图2是本实用新型一实施例公开的模数可选的双模预分频电路的电路示意图，其中，分频模数是N，N>M,M大于或等于4。

图3是分频模式是4/5的实施例中的模数可选的双模预分频电路（存在8个分频切换开关单元）与译码器（三八译码器）的电路连接示意图。

图4是分频模式是16/17的实施例中的模数可选的双模预分频电路（存在8个分频切换开关单元）与译码器（三八译码器）的电路连接示意图。

图5是前述分频切换开关单元的电路等效示意图。

图6是本实用新型公开的一种包括前述双模分频器的锁相环的模块框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行详细描述。

在一些分频器的设计中，常常要考虑分频范围进行折衷选择双模分频器，本实用新型实施例提出一种双模预分频电路，通过多个的结构复用和控制位选择，提高该双模预分频电路适用的双模分频器的适应性，为选择分频模数提供更大的自由度，控制结构的占用面积较小，同时可应用于锁相环等场合，为锁相环的设计仿真提供了较大的便利，可以根据性能效果进行分频器模数的调整，根据不同的需求选择最适合的双模分频器，以达到最佳效果。

作为一种实施例，本实用新型公开一种双模预分频电路，所述双模预分频电路包括最大分频模数/2个依次串联连接的D触发器，最大分频模数/2个依次串联连接的D触发器是最大分频模数与2的比值个依次串联连接的D触发器，所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元设置的输入控制端用于接收基于当前选择的分频模式的模式选通信号，每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接，使得模式选通信号选通分频切换开关单元后，所述双模预分频电路复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器，每一个分频切换开关单元与其相匹配的D触发器构成一个开关切换控制单元，在分频切换开关单元的数目等于最大分频模数/2时，形成最大分频模数/2个开关切换控制单元依次串联的结构，即最大分频模数与2的比值个开关切换控制单元依次串联的结构，其中，最大分频模数是在预先配置的预设可选双模的数量的分频模式中的分频模数最大值，当前选择的分频模数是在当前选择的分频模式下对应的分频模数值，当前选择的分频模式是预先配置的预设可选双模的数量的分频模式的其中一种；最大分频模数与2的比值大于或等于预设可选双模的数量。

具体地，所述双模预分频电路包括的D触发器的数目是所述最大分频模数/2+1，所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端作为所述双模预分频电路的模数选择输入端，分别接收基于当前选择的分频模式的模式选通信号；当一个分频切换开关单元的开关切换端存在与相连接的D触发器时，组成一级的开关切换控制单元，每一级的开关切换控制单元都是相同的电路结构单元；最大分频模数与2的比值等于预设可选双模的数量时，所述双模预分频电路内部的最大分频模数/2个开关切换控制单元依次串联连接在一起，即每一个分频切换开关单元连接在相邻的两个匹配的D触发器之间，使得当前选择的分频模式的模式选通信号选通分频切换开关单元后，所述双模预分频电路进入当前选择的分频模式中并等效形成当前选择的分频模数/(当前选择的分频模数+1)双模分频器。当最大分频模数与2的比值大于预设可选双模的数量时，这些分频切换开关单元的输入控制端分别对应匹配上预设可选双模的数量的不同分频模式，但所述分频切换开关单元的数目小于所述双模预分频电路中依次串联的D触发器的数目，在本实施例中，只要分频切换开关单元的输入控制端接收的模式选通信号能够控制所述双模预分频电路切换工作在预先配置的预设可选双模的数量的分频模式中即可。因此，预先配置的预设可选双模的数量的分频模式中的最大分频模数与2的比值大于或等于预设可选双模的数量，其中，本实施例实际参与分频的D触发器的最大数目是最大分频模数与2的比值。所以，所述双模预分频电路的分频切换开关单元的数目可以根据实际的设计需求进行调整，可以减小所述分频切换开关单元的使用量。

与现有技术相比，本实施例中公开的分频模数可选的双模分频器通过结构复用的方式将多种分频模式的双模分频电路结构组合在同一双模分频器中，从而根据分频工作的需求选择使用合适的预设双模分频器，提高双模分频器的适应性，也将原本分频范围受限且性能折衷的双模分频器复用为多种分频模式的双模分频器，支持自适应调节分频模式，使得电路增加量较少，节约较大的面积；由于预设可选模数较多，所以常规设计过程自由度较大提高。

作为一种实施例，所述每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接的结构形式为：依次串联连接的第当前选择的分频模数/2个D触发器的数据输入端与当前选择的分频模式所对应的分频切换开关单元设置的第四开关切换端连接，视为第当前选择的分频模数/2级的开关切换控制单元的内部连接结构，其中，当前选择的分频模数是预先配置的预设可选双模的数量的分频模式中的任一分频模数；当前选择的分频模式所对应的分频切换开关单元设置的第二开关切换端与依次串联连接的第当前选择的分频模数/2+1个D触发器的正输出端，其中，当前选择的分频模数不是最大分频模数，视为第当前选择的分频模数/2级的开关切换控制单元与第当前选择的分频模数/2+1个D触发器的连接关系，若第当前选择的分频模数/2+1个D触发器连接有用于接收并选通进入匹配分频模式的分频切换开关单元，则视为第当前选择的分频模数/2级的开关切换控制单元与第当前选择的分频模数/2+1级的开关切换控制单元的连接关系。前述的双模预分频电路包括所述预设可选双模的数量+1个D触发器；最大分频模数是在预先配置的预设可选双模的数量的分频模式中的分频模数最大值，当前选择的分频模数是在当前选择的分频模式下对应的分频模数值。如图2所示，本实施例公开一种模数可选的双模预分频电路的电路示意图，其中，分频模数是N，N>M,M大于或等于4，N和M都是偶数；本实施例中，实际设计要求设置的最大分频模数是N，且要求设置预设可选双模的数量个可供选择的分频模式，则预设可选双模的数量是N/2；图2所示的双模预分频电路设置N/2+1个D触发器，包括D触发器D_0、D触发器D_1、D触发器D_2、…、D触发器D_M/2、…、D触发器D_N/2；D触发器D_1、D触发器D_2、…、D触发器D_M/2、…、D触发器D_N/2这些D触发器的数据输入端分别连接一个匹配的分频切换开关单元，其中，D触发器D_1连接的所述分频切换开关单元的输入控制端，用于接收匹配2/3分频模式的模式选通信号Mode_2/3；D触发器D_2连接的所述分频切换开关单元的输入控制端用于接收匹配4/5分频模式的模式选通信号Mode_4/5；D触发器D_N连接的所述分频切换开关单元的输入控制端用于接收匹配N/(N+1)分频模式的模式选通信号Mode_N/(N+1)。本实施例可以根据设计需求进行分频模式的扩展，达到：需要多少个分频模式，就配置多少个开关的效果，实现根据所述双模预分频电路的分频切换开关单元的数量选择输入端的控制信号的类型（包括信号的控制比特位）。

需要说明的是，前述的第当前选择的分频模数/2级是第（当前选择的分频模数的2比值）级，第当前选择的分频模数/2个是第（当前选择的分频模数的2比值）个，第当前选择的分频模数/2+1级是第（当前选择的分频模数的2比值与1的和值）级，第当前选择的分频模数/2+1个第（当前选择的分频模数的2比值与1的和值）个。

作为一种实施例，M是按照设计需求配置的一个相匹配的分频模数，图2中，依次串联连接的第M/2个D触发器D_M的数据输入端与相匹配的分频模式（M/(M+1)分频模式）所对应的分频切换开关单元设置的第二开关切换端连接，且D触发器D_M连接的所述分频切换开关单元的输入控制端用于接收匹配M/(M+1)分频模式的模式选通信号Mode_M/(M+1)；依次串联连接的第M/2+1个D触发器的正输出端与相匹配的分频模式(（M+2）/(M+3)分频模式)所对应的分频切换开关单元设置的第四开关切换端连接，但匹配的分频模数M+2不是所述最大分频模数；其中，匹配的分频模数是基于分频切换开关单元的输入控制端对应匹配的分频模式下的分频模数；所述最大分频模数与2的比值等于所述预设可选双模的数量，图2中的最大分频模数是N，所述预设可选双模的数量是N/2，所述双模预分频电路包括N/2+1个D触发器。这样在进行仿真验证时，保证调试最佳性能时十分方便。

前述的分频切换开关单元设置的输入控制端中只有一个模式选通信号是有效的，使得这个有效的模式选通信号所选通的分频切换开关单元断开第二开关切换端连接的D触发器和第四开关切换端连接的D触发器的串联连接关系，但其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来。如图2所示，在模式选通信号Mode_M/(M+1)的控制作用下，这个匹配M/(M+1)分频模式的分频切换开关单元断开第二开关切换端连接的D触发器D_M/2+1和第四开关切换端连接的D触发器D_M/2的串联连接关系，但其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来，使得这个匹配M/(M+1)分频模式的分频切换开关单元的第四开关切换端一侧存在M/2个D触发器依次串联连接，以形成M/(M+1)双模分频器；其中，当前选择的分频模数M是当前选择的(M/(M+1))分频模式下对应的分频模数。本实施例能够在一般双模分频器的基础上进行分频模式的扩展和利用所述分频切换开关单元实现结构的复用控制。

如图2所示，所述双模预分频电路具体包括N/2个用于分频的依次串联连接的D触发器、一个用于锁存的D触发器D_0、第一与非门NA1和第二与非门NA2；N是所述最大分频模数；用于锁存的D触发器D_0的数据输入端与第一与非门NA1的输出端连接，第一与非门NA1的第二输入端用于接入外部计数器计数产生的分频模式切换控制信号，比如接收常规双模分频器内部的可编程吞脉冲计数器的计满输出信号或者其他起相同分频模数切换作用的计数器；用于锁存的D触发器D_0的正输出端与第二与非门NA2的第二输入端连接，用于锁存的D触发器D_0的时钟输入端都接入待分频时钟信号Fosc；在这N/2个用于分频的依次串联连接的D触发器中，第一个D触发器D_1的正输出端与第二与非门NA2的第一输入端连接，第一个D触发器D_1的反输出端与第一与非门NA1的第一输入端连接，第N/2个D触发器D_N/2的数据输入端与所述最大分频模数对应的分频切换开关单元设置的第四开关切换端连接；其中，这N/2个用于分频的D触发器D_N/2的时钟输入端都接入待分频时钟信号Fosc。本实施例从D触发器的连接结构上支持所述双模预分频电路从预先配置的预设可选双模的数量的分频模式中稳定地选择出的一种满足输入控制信号需求的分频模式。

作为一种实施例，如图5所示，所述分频切换开关单元还包括第一开关切换端11、第二开关切换端12、第三开关切换端13、第四开关切换端14、第一反相器INV1、第二反相器INV2、第三反相器INV3、第一传输门T1、第二传输门T2和第三传输门T3；输入控制端用于输入模式选通信号Mode；输入控制端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与第二传输门T2的反相控制端连接，第二传输门T2的输出端与第四开关切换端14连接，第二传输门T2的正相控制端与所述输入控制端连接，第三开关切换端13与第二传输门T2的输入端连接；输入控制端与第一反相器INV1的输入端连接，第一开关切换端11与第一传输门T1)的反相控制端连接，第一开关切换端11与第一传输门T1的输出端连接，第一传输门T1的输入端与第三开关切换端13连接，第一开关切换端11与第一反相器INV1的输入端连接，第一反相器INV1的输出端与第一传输门T1的正相控制端连接；输入控制端与第三反相器INV3的输入端连接，第三反相器INV3的输出端与第三传输门T3的正相控制端连接，切换控制端与第三传输门T3的反相控制端连接，第二开关切换端12与第三传输门T3的输入端连接，第三传输门T3的输出端与第四开关切换端14连接。与现有技术相比，本技术方案公开的分频切换开关单元实现一种多端口同时切换的分频模式开关控制逻辑单元结构。结合图5可知，当所述分频切换开关单元的输入控制端输入第一控制信号，即输入控制端输入低电平（Mode=0）时，第一传输门T1连通第一开关切换端11和第三开关切换端13；第二传输门T2阻断第一开关切换端11和第四开关切换端14之间的通路；第三传输门T3连通第二开关切换端12和第四开关切换端14，表示正输出端与第二开关切换端12连接的D触发器、数据输入端与第四开关切换端14连接的D触发器是串联连接，则所述分频切换开关单元当前没有被输入控制端的模式选通信号选择以进入相匹配的分频模式。当所述分频切换开关单元的输入控制端输入第二控制信号，即输入控制端输入高电平（Mode=1）时，第一传输门T1阻断第一开关切换端11和第三开关切换端13之间的通路；第二传输门T2连通第三开关切换端13和第四开关切换端14；第三传输门T3阻断第二开关切换端12和第四开关切换端14之间的通路，表示正输出端与第二开关切换端12连接的D触发器、数据输入端与第四开关切换端14连接的D触发器是没有连通的，则所述分频切换开关单元当前被输入的模式选通信号选择以进入相匹配的分频模式，并让第二开关切换端12所连接的等效依次串联的D触发器都停止工作，而第四开关切换端14连接的D触发器所连接的等效依次串联的D触发器工作于相匹配的分频模式下。本实施例通过改变不同的分频切换开关单元的输入控制端的电平完成双模预分频电路所处的分频模式的切换控制。

作为另一种实施例，所述分频切换开关单元可以包括第一开关切换端11、第二开关切换端12、第三开关切换端13、第四开关切换端14、第二反相器INV2、第三反相器INV3、第二传输门T2和第三传输门T3，但不包括第一反相器INV1和第一传输门T1，因为第一反相器INV1和第一传输门T1的存在与否不会影响所述分频切换开关单元的切换分频模式的功能，值得注意的是，本实施例中的分频切换开关单元的内部电路结构不是图5所示的电路结构。输入控制端用于输入模式选通信号Mode；输入控制端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与第二传输门T2的反相控制端连接，第二传输门T2的输出端与第四开关切换端14连接，第二传输门T2的正相控制端与所述输入控制端连接，第三开关切换端13与第二传输门T2的输入端连接；输入控制端与第三反相器INV3的输入端连接，第三反相器INV3的输出端与第三传输门T3的正相控制端连接，切换控制端与第三传输门T3的反相控制端连接，第二开关切换端12与第三传输门T3的输入端连接，第三传输门T3的输出端与第四开关切换端14连接。与现有技术相比，本技术方案公开的分频切换开关单元实现一种多端口同时切换的分频模式开关控制逻辑单元结构。结合图5可知，当所述分频切换开关单元的输入控制端输入第一控制信号，即输入控制端输入低电平（Mode=0）时，第一开关切换端11和第三开关切换端13已经直接连通；第二传输门T2阻断第一开关切换端11和第四开关切换端14之间的通路；第三传输门T3连通第二开关切换端12和第四开关切换端14，表示正输出端与第二开关切换端12连接的D触发器和数据输入端与第四开关切换端14连接的D触发器是串联连接，则所述分频切换开关单元当前没有被输入控制端的模式选通信号选择以进入相匹配的分频模式。当所述分频切换开关单元的输入控制端输入第二控制信号，即输入控制端输入高电平（Mode=1）时，第一开关切换端11和第三开关切换端13还是连通；第二传输门T2连通第三开关切换端13和第四开关切换端14；第三传输门T3阻断第二开关切换端12和第四开关切换端14之间的通路，表示正输出端Q与第二开关切换端12连接的D触发器、数据输入端与第四开关切换端14连接的D触发器是没有连通的，则所述分频切换开关单元当前被输入的模式选通信号选择以进入相匹配的分频模式，并让第二开关切换端12所连接的等效依次串联的D触发器都停止工作，而第四开关切换端14连接的D触发器所连接的等效依次串联的D触发器工作于相匹配的分频模式下。本实施例相对于前述实施例中的分频切换开关单元减少由一个反相器和一个传输门组成的开关控制电路支路，在不影响所述分频切换开关单元的切换分频模式的功能的前提下，从整个双模预分频电路来看，节省最大分频模数个器件，从而减小电路占用面积。

如图1所示，本实用新型实施例公开一种分频模数可选的双模分频器，该分频模数可选的双模分频器包括可编程程序计数器和可编程吞脉冲计数器；该分频模数可选的双模分频器还包括前述实施例中的双模预分频电路和译码器；模数可选的双模预分频电路设置的模数选择输入端与译码器设置的译码输出端对应连接；模数可选的双模预分频电路，用于在可编程程序计数器的计数位数和可编程吞脉冲计数器的计数位数不变的前提下，根据译码器对输入控制信号的分频模数译码结果，通过模数选择输入端选通进入当前选择的分频模式中，分频模数译码结果对应于图1的模式选通信号；本实施例预先配置有预设可选双模的数量的分频模式，译码器至少设置有预设可选双模的数量的译码输出端，使得译码输出端存在冗余的端口，以方便后续的双模预分频电路进行分频模式拓展，但根据预先配置的分频模式的数目对应设置的模数选择输入端的数目，可以小于双模预分频电路设置的用于分频的依次串联连接的D触发器的数目，等于前述实施例的D触发器和对应匹配的分频切换单元能够组成的开关切换控制单元的数目。分频模数译码结果是从预先配置的预设可选双模的数量的分频模式中选择出的一种满足输入控制信号需求的分频模式；其中，可编程程序计数器的计数位数和可编程吞脉冲计数器的计数位数是由预先配置的预设可选双模的数量的分频模式中对应的最大分频模数决定的，当最大分频模数越大时，则所述计数位数越大。与现有技术相比，本实施例根据分频工作的需求选择使用合适的预设双模分频器，提高双模分频器的适应性，也将原本分频范围受限且性能折衷的双模分频器复用为多种分频模式的双模分频器，使得额外的控制电路的占用面积减小，节约较大的面积，支持自适应调节分频模式；由于预设可选模数较多，因此也使得常规的可编程程序计数器的计数位数和常规的可编程吞脉冲计数器的计数位数较为节省。进而为锁相环的设计仿真提供了较大的便利，可以根据性能效果进行分频器模数的自适应调整，根据不同的需求选择最适合的双模分频器，以达到最佳效果。

优选地，分频切换开关单元的输入控制端需要与译码器中相匹配的译码输出端连接，但分频切换开关单元的输入控制端的数目一定不大于译码器中所有的译码输出端的数目，分频切换开关单元的输入控制端不一定连接上译码器中所有的译码输出端，由于本实施例根据分频切换开关单元的数量选择译码器的类型，且译码器的译码输出端的数目与译码器的输入端的数目存在对数关系，所以，在对分频切换开关单元的输入控制端的数目取对数的结果存在小数，则译码器的输入端可以是这个取对数的结果取整加一，使得译码器的译码输出端的数目大于分频切换开关单元的输入控制端的数目。分频切换开关单元的输入控制端需要与译码器中相匹配的译码输出端连接，实现多路分频模式信号转换为少位的信号来控制，为锁相环的设计仿真提供了较大的便利。

需要说明的是，本实用新型实施例中，可编程程序计数器的计数值P大于a-2，可编程程序计数器的计数值P大于或等于可编程吞脉冲计数器的计数值S，可编程吞脉冲计数器的计数值S小于a；其中，可编程程序计数器的计数值P的最小值是a-1，可编程吞脉冲计数器的计数值S的最小值是0。因此可编程程序计数器的计数值P和可编程吞脉冲计数器的计数值S都是针对输入所述分频模数可选的双模分频器的待分频时钟信号的最大目标分频模数和可供选择的最大分频模数设置的。由于本实施例中可编程程序计数器和可编程吞脉冲计数器的控制信号在被所述双模预分频电路复用，因此可编程程序计数器的计数位数P和可编程吞脉冲计数器的计数位数S无需改变，与现有技术相比，减小额外匹配使用的控制结构的占用面积。

为了保证所述分频模数可选的双模分频器实现正常的分频功能，且实现该双模分频器可编程连续分频的功能。可编程程序计数器和可编程吞脉冲计数器是通用的双模分频器都具备的计数器结构。

在申请日之前所能使用到的锁相环需要使用到双模分频器或者多模分频器(MMDdivider)的配合使用，以实现分频比的变化，达到小数分频的目的，然而，多模分频器的分频范围较小，且在分频比较大时级数较多，消耗面积较大；双模分频器在面积上具有一定优势，分频范围有了一定扩展，但是仍然会受到限制，如除a除（a+1）双模分频器，由本领域技术人员可知这个除a除（a+1）双模分频器的最小分频比为a（a-1），最大分频比是Pmax*a+(a-1)。

在配置可编程程序计数器的计数位数P和可编程吞脉冲计数器的计数位数S都是4bit时，选择哪种双模分频器一般考虑到所述预设目标分频比所处的分频范围，比如，分频比范围要求比较大的时候，不去选择除30除31这样分频模数比较大的双模分频器，因为除30除31双模分频器所能实现的最小分频比为a（a-1）=870，最大分频比是Pmax*a+(a-1)=479，除30除31双模分频器所能实现的最小分频比极大；反而选择a=8，即除8除9双模分频器的最小分频比为56，或a=5时，即除5除6双模分频器的最小分频比为20，最大分频比则由可编程程序计数器的计数位数P和吞脉冲计数器的计数位数S决定，当P的数值、S的数值以及a设置得越大，所能实现的分频比越大，分频比的最小值越大，从而可以解决最大分频比不够大的问题，但会导致增大功耗和面积。又如一般的除a除(a+1)双模分频器，若将该除a除(a+1)双模分频器的分频比调低至小于其最小分频比，则会产生分频比不连续等问题。在保持最大分频比不变的基础上，如果想要扩大分频比下限（让最小分频比减小），则需要减小a的值，同时需要同时提升配合双模分频器使用的可编程程序计数器的计数位数P和吞脉冲计数器的计数位数S，导致增大功耗和面积。

在图1中，所述分频模数可选的双模分频器，用于在该双模分频器的分频模式为除a除（a+1）分频模式时，先触发可编程程序计数器和可编程吞脉冲计数器同时计数，并且双模预设分频电路设置在（a+1）分频状态，当所述双模预分频电路接收到可编程吞脉冲计数器的计满输出信号，即计数值达到计数模值S时，可编程吞脉冲计数器向所述双模预分频电路传输一个控制信号K，所述双模预分频电路的分频模数被配置为a，可编程吞脉冲计数器计满时停止计数，可编程程序计数器继续计数，其中，控制信号K作为所述双模预分频电路的控制信号，决定所述双模分频器对输入的待分频时钟信号Fosc进行a分频或者(a+1)分频；当可编程程序计数器的计满输出信号时，即计数值达到计数模值P时，输出复位信号Reset给可编程吞脉冲计数器，所述双模预分频电路的分频模数被重新配置为a+1，可编程程序计数器和可编程吞脉冲计数器同步复位并重新开始计数，开始下一个工作周期。在当前的一个工作周期中，输入的待分频时钟信号Fosc经过所述双模预分频电路的分频比可以表示为：Ndiv=（a+1）S+a（P-S）=aP+S，从而，每输入所述双模预分频电路aP+S个时钟信号，则由所述可编程程序计数器输出一个分频信号Fdiv。

作为一种实施例，当所述译码器设置有预设可选双模的数量的译码输出端时，这些译码输出端输出的译码结果分别对应上预先配置的预设可选双模的数量的不同分频模式，所述双模预分频电路设置有预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端分别与译码器中预设可选双模的数量的译码输出端一一对应连接，使得这些分频切换开关单元的输入控制端分别对应匹配上预设可选双模的数量的不同分频模式；所述双模预分频电路包括所述预设可选双模的数量+1个D触发器。具体的双模分频器结构包括如下：

图3是分频模式是4/5的实施例中的模数可选的双模预分频电路（存在8个分频切换开关单元）与译码器（三八译码器）的电路连接示意图，图4是分频模式是16/17的实施例中的模数可选的双模预分频电路（存在8个分频切换开关单元）与译码器（三八译码器）的电路连接示意图，三八译码器设置有三个输入端A0、A1和A2，这个三个输入控制端接受3bit的输入控制信号，然后输出八比特位的模式选通信号，具体包括：三八译码器的译码输出端Y0用于输出匹配2/3分频模式的模式选通信号Mode_2/3，三八译码器的译码输出端Y1用于输出匹配4/5分频模式的模式选通信号Mode_4/5，三八译码器的译码输出端Y2用于输出匹配6/7分频模式的模式选通信号Mode_6/7，三八译码器的译码输出端Y3用于输出匹配8/9分频模式的模式选通信号Mode_8/9，三八译码器的译码输出端Y4用于输出匹配10/11分频模式的模式选通信号Mode_10/11，三八译码器的译码输出端Y5用于输出匹配12/13分频模式的模式选通信号Mode_12/13，三八译码器的译码输出端Y6用于输出匹配14/15分频模式的模式选通信号Mode_14/15，三八译码器的译码输出端Y7用于输出匹配16/17分频模式的模式选通信号Mode_16/17，其中，这个三八译码器的输入端每接受到一次3bit的输入控制信号，则只是在其中一个译码输出端输出高电平的模式选通信号，即匹配当前选择的分频模式的译码输出端输出高电平信号“1”，其余的译码输出端为低电平信号“0”，其中三八译码器为现有技术的三八译码器结构，因此不再叙述。其中，前述的8个用于分频的D触发器的时钟输入端都接入待分频时钟信号。

结合图3和图6，所述模数可选的双模预分频电路包括16/2个用于分频的D触发器、一个用于锁存的D触发器D_0、第一与非门NA1和第二与非门NA2；16是所述最大分频模数，4是所述译码器当前选择的分频模数，用于锁存的D触发器D_0的数据输入端与第一与非门NA1的输出端连接，第一与非门NA1的第二输入端接入所述可编程吞脉冲计数器输出的计满信号K，用于锁存的D触发器D_0的正输出端与第二与非门NA2的第二输入端连接，用于锁存的D触发器D_0的时钟输入端都接入待分频时钟信号Fosc，D触发器D_0用于在分频模数变化之前锁存当前的分频模数。当所述译码器对输入控制信号的分频模数4译码结果选通一个匹配4/5分频模式的分频切换开关单元时，即模式选通信号Mode_4/5为高电平“1”时，选择2个用于分频的D触发器以依次串联的方式连接在所述匹配4/5分频模式的分频切换开关单元(用于接受模式选通信号Mode_4/5的选通控制作用)的第四开关切换端14和第二与非门NA2的第一输入端之间，这2个用于分频的D触发器通过其数据输入端、正输出端以及所述分频切换开关单元依次串联连接起来，其中，第一个D触发器D_1的正输出端与第二与非门NA2的第一输入端连接，第一个D触发器D_1的反输出端与第一与非门NA1的第一输入端连接，第2个D触发器D_2的数据输入端与所述匹配当前选择的4/5分频模式的分频切换开关单元的第四开关切换端14连接，这2个用于分频的D触发器之间连接的分频切换开关单元是导通的，使得相邻的两个D触发器(比如相邻设置的触发器D_1和触发器D_2)的正输出端和数据输入端连通,且匹配当前选择的分频模式（4/5分频模式）的分频切换开关单元设置的第三开关切换端13与第二与非门NA2的输出端连接，从而让所述模数可选的双模预分频电路进入当前选择的分频模式（4/5分频模式）下工作。

如图3所示，还存在（16-4）/2个D触发器以依次串联的方式连接在所述匹配当前选择的4/5分频模式的分频切换开关单元的第二开关切换端12和地端之间，这6个用于分频的D触发器通过其数据输入端、正输出端以及所述分频切换开关单元依次串联连接起来，但是模式选通信号Mode_4/5处于高电平“1”时，这6个D触发器（包括图3的D触发器D_3、D触发器D_4、D触发器D_5、D触发器D_6、D触发器D_7、D触发器D_8）处于停止工作状态，其中，D触发器D_3的正输出端与所述匹配当前选择的4/5分频模式的分频切换开关单元的第二开关切换端12连接，D触发器D_8的数据输入端与地端连接；这（16-4）/2个用于分频的D触发器之间连接的分频切换开关单元是导通的，使得相邻的两个D触发器的正输出端和数据输入端连通，所述匹配当前选择的4/5分频模式的分频切换开关单元的第一开关切换端与用于接受模式选通信号Mode_16/17的分频切换开关单元的第一开关切换端是等效连通，但这（16-4）/2个用于分频的D触发器处于停止工作状态，节约功耗。结合图4和图6，所述模数可选的双模预分频电路包括16/2个用于分频的D触发器、一个用于锁存的D触发器D_0、第一与非门NA1和第二与非门NA2；16是所述最大分频模数，16是所述译码器当前选择的分频模数，用于锁存的D触发器D_0的数据输入端与第一与非门NA1的输出端连接，第一与非门NA1的第二输入端接入所述可编程吞脉冲计数器输出的计满信号K，用于锁存的D触发器D_0的正输出端与第二与非门NA2的第二输入端连接，用于锁存的D触发器D_0的时钟输入端都接入待分频时钟信号Fosc，D触发器D_0用于在分频模数变化之前保持当前的分频模式的工作状态稳定。当所述译码器对输入控制信号的分频模数16译码结果选通一个匹配16/17分频模式的分频切换开关单元时，即模式选通信号Mode_16/17为高电平“1”时，选择8个用于分频的D触发器以依次串联的方式连接在所述匹配16/17分频模式的分频切换开关单元(用于接受模式选通信号Mode_16/17的选通控制作用)的第四开关切换端14和第二与非门NA2的第一输入端之间，这8个用于分频的D触发器通过其数据输入端、正输出端以及所述分频切换开关单元依次串联连接起来，其中，第一个D触发器D_1的正输出端与第二与非门NA2的第一输入端连接，第一个D触发器D_1的反输出端与第一与非门NA1的第一输入端连接，第8个D触发器D_8的数据输入端与所述匹配当前选择的16/17分频模式的分频切换开关单元的第四开关切换端14连接，这8个用于分频的D触发器之间连接的分频切换开关单元是导通的，使得相邻的两个D触发器(比如相邻设置的触发器D_2和触发器D_3)的正输出端和数据输入端连通,且匹配当前选择的分频模式（16/17分频模式）的分频切换开关单元设置的第三开关切换端13与第二与非门NA2的输出端连接，从而让所述有的D触发器都进入当前选择的分频模式（16/17分频模式）下工作。

前述实施例先根据译码结果去控制相匹配的多个分频切换开关单元，再通过不同的分频切换开关单元去控制D触发器实际串联连接的数目，从而能够根据不同的仿真设计需求译码组合出最适合的双模分频器，以达到最佳调试效果，并让同一双模分频结构复用为译码结果匹配的多种分频模式下的双模分频器结构，同时，可编程程序计数器和可编程吞脉冲计数器的控制信号得到复用。

本实用新型一实施例公开的锁相环，如图6所示，包括依次连接的鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、压控振荡器VCO和SDM调制器，该锁相环还包括所述的分频模数可选的双模分频器，压控振荡器为所述双模分频器提供待分频时钟信号Fosc，SDM调制器为所述双模分频器提供待分频时钟信号的预设目标分频比，所述双模分频器按照预设目标分频比匹配的分频模式对所述待分频时钟信号进行分频处理，再输出反馈信号Fdiv至鉴频鉴相器,然后通过电荷泵和低通滤波器转换成压控振荡器VCO的控制电压，并通过这个控制电压控制压控振荡器VCO提供待分频时钟信号以形成锁相环的环路。具体地，所述的分频模数可选的双模分频器中的所述双模预分频电路至少包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端作为所述双模预分频电路的模数选择输入端，分别与译码器中相匹配的译码输出端连接；每一个分频切换开关单元连接在相邻的两个匹配的D触发器之间，使得与输入控制信号相对应的分频模数译码结果选通分频切换开关单元后，所述双模预分频电路进入当前选择的分频模式中并等效形成当前选择的分频模数/(当前选择的分频模数+1)双模分频器，进而实现根据译码结果完成分频模式的切换扩展，复用了同一传统的双模分频器的结构为多种分频模式下的双模分频器，支持自适应调节分频模式。

一种芯片，该芯片包括所述的锁相环。实现根据译码结果完成分频模式的切换扩展，复用了同一传统的双模分频器的结构为多种分频模式下的双模分频器，实现将原本分频范围受限且性能折衷的双模分频器复用为预先配置的多种分频模式的双模分频器，满足产品的分频需求。

最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。

Claims (11)

1.双模预分频电路，其特征在于，所述双模预分频电路包括最大分频模数/2个依次串联连接的D触发器，所述双模预分频电路包括预设可选双模的数量的分频切换开关单元，这些分频切换开关单元设置的输入控制端用于接收基于当前选择的分频模式的模式选通信号；每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接，使得模式选通信号选通分频切换开关单元后，所述双模预分频电路复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器；

其中，最大分频模数与2的比值大于或等于预设可选双模的数量，最大分频模数是在预先配置的预设可选双模的数量的分频模式中的分频模数最大值，当前选择的分频模数是在当前选择的分频模式下对应的分频模数值。

2.根据权利要求1所述双模预分频电路，其特征在于，所述每一个分频切换开关单元的一个开关切换端与相匹配的D触发器的数据输入端连接的结构形式为：

依次串联连接的第当前选择的分频模数/2个D触发器的数据输入端与当前选择的分频模式所对应的分频切换开关单元设置的第四开关切换端连接，其中，当前选择的分频模数是预先配置的预设可选双模的数量的分频模式中的任一分频模数；

当前选择的分频模式所对应的分频切换开关单元设置的第二开关切换端与依次串联连接的第当前选择的分频模数/2+1个D触发器的正输出端连接，其中，当前选择的分频模数不是最大分频模数。

3.根据权利要求2所述双模预分频电路，其特征在于，所述预设可选双模的数量的分频切换开关单元设置的输入控制端中只有一个模式选通信号是有效的，使得这个有效的模式选通信号所选通的分频切换开关单元断开第二开关切换端连接的D触发器和第四开关切换端连接的D触发器的串联连接关系，但其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来；

其中，最大分频模数所对应的分频切换开关单元设置的第二开关切换端接地。

4.根据权利要求3所述双模预分频电路，其特征在于，所述双模预分频电路还包括一个用于锁存的D触发器、第一与非门(NA1)和第二与非门(NA2)；

用于锁存的D触发器的数据输入端与第一与非门(NA1)的输出端连接，第一与非门(NA1)的第二输入端用于接入外部计数器计数产生的分频模式切换控制信号，用于锁存的D触发器的正输出端与第二与非门(NA2)的第二输入端连接，用于锁存的D触发器的时钟输入端接入待分频时钟信号；

在这所述最大分频模数/2个用于分频的依次串联连接的D触发器中，第一个D触发器的正输出端与第二与非门(NA2)的第一输入端连接，第一个D触发器的反输出端与第一与非门(NA1) 的第一输入端连接，第所述最大分频模数/2个D触发器的数据输入端与所述最大分频模数对应的分频切换开关单元设置的第四开关切换端连接；

其中，这所述最大分频模数/2个用于分频的D触发器的时钟输入端都接入待分频时钟信号。

5.根据权利要求4所述双模预分频电路，其特征在于，所述分频切换开关单元还包括第一开关切换端(11)、第三开关切换端(13)、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第一传输门(T1)、第二传输门(T2)和第三传输门(T3)；

所述输入控制端与第二反相器(INV2)的输入端连接，第二反相器(INV2)的输出端与第二传输门(T2)的反相控制端连接，第二传输门(T2)的输出端与第四开关切换端(14)连接，第二传输门(T2)的正相控制端与所述输入控制端连接，第三开关切换端(13)与第二传输门(T2)的输入端连接；

所述输入控制端与第一反相器(INV1)的输入端连接，第一开关切换端(11)与第一传输门(T1)的反相控制端连接，第一开关切换端(11)与第一传输门(T1)的输出端连接，第一传输门(T1)的输入端与第三开关切换端(13)连接，第一开关切换端(11)与第一反相器(INV1)的输入端连接，第一反相器(INV1)的输出端与第一传输门(T1)的正相控制端连接；

所述输入控制端与第三反相器(INV3)的输入端连接，第三反相器(INV3)的输出端与第三传输门(T3)的正相控制端连接，切换控制端与第三传输门(T3)的反相控制端连接，第二开关切换端(12)与第三传输门(T3)的输入端连接，第三传输门(T3)的输出端与第四开关切换端(14)连接。

6.根据权利要求4所述双模预分频电路，其特征在于，所述分频切换开关单元还包括第一开关切换端(11)、第三开关切换端(13)、第二反相器(INV2)、第三反相器(INV3)、第二传输门(T2)和第三传输门(T3)；

所述输入控制端与第二反相器(INV2)的输入端连接，第二反相器(INV2)的输出端与第二传输门(T2)的反相控制端连接，第二传输门(T2)的输出端与第四开关切换端(14)连接，第二传输门(T2)的正相控制端与所述输入控制端连接，第三开关切换端(13)与第二传输门(T2)的输入端连接；

第一开关切换端(11)与第三开关切换端(13)连接；

所述输入控制端与第三反相器(INV3)的输入端连接，第三反相器(INV3)的输出端与第三传输门(T3)的正相控制端连接，切换控制端与第三传输门(T3)的反相控制端连接，第二开关切换端(12)与第三传输门(T3)的输入端连接，第三传输门(T3)的输出端与第四开关切换端(14)连接。

7.一种双模分频器，该双模分频器包括可编程程序计数器和可编程吞脉冲计数器；其特征在于，该分频模数可选的双模分频器还包括译码器和权利要求1至6任一项所述的双模预分频电路；

译码器的输入端用于输入控制信号，所述双模预分频电路设置的模数选择输入端与译码器设置的译码输出端对应连接，双模预分频电路，用于在可编程程序计数器的计数位数和可编程吞脉冲计数器的计数位数不变的前提下，根据译码器对输入控制信号的分频模数译码结果，通过模数选择输入端选通进入当前选择的分频模式中；其中，所述双模预分频电路内部的分频切换开关单元设置的输入控制端作为所述双模预分频电路设置的模数选择输入端。

8.根据权利要求7所述双模分频器，其特征在于，当所述译码器设置有预设可选双模的数量的译码输出端时，所述双模预分频电路设置有预设可选双模的数量的分频切换开关单元，这些分频切换开关单元的输入控制端分别与译码器中预设可选双模的数量的译码输出端一一对应连接，使得这些分频切换开关单元的输入控制端分别对应匹配上预设可选双模的数量的不同分频模式。

9.根据权利要求8所述双模分频器，其特征在于，所述双模分频器，用于根据译码器对输入控制信号的分频模数译码结果选通一个匹配当前选择的分频模式的分频切换开关单元时，这个匹配当前选择的分频模式的分频切换开关单元断开第二开关切换端连接的D触发器和第四开关切换端连接的D触发器的串联连接关系，这个匹配当前选择的分频模式的分频切换开关单元连接第三开关切换端和第四开关切换端，同时根据译码器对输入控制信号的分频模数译码结果控制其他的分频切换开关单元将第二开关切换端连接的D触发器和第四开关切换端连接的D触发器串联连接起来，使得这个匹配当前选择的分频模式的分频切换开关单元的第四开关切换端一侧存在当前选择的分频模数/2个D触发器依次串联连接，以复用为当前选择的分频模数/(当前选择的分频模数+1)双模分频器。

10.锁相环，包括依次连接的鉴频鉴相器、电荷泵、SDM调制器、滤波器和压控振荡器，其特征在于，该锁相环还包括权利要求7至9任一项所述的双模分频器，压控振荡器为所述双模分频器提供待分频时钟信号，SDM调制器为所述双模分频器提供待分频时钟信号的预设目标分频比，所述双模分频器按照预设目标分频比匹配的分频模式对所述待分频时钟信号进行分频处理，再输出反馈信号至鉴频鉴相器。

11.一种芯片，其特征在于，该芯片包括权利要求10所述的锁相环。

Images