CN102035537A - 一种低功耗可编程分频器 - Google Patents

Abstract

本发明涉及一种低功耗可编程分频器，其特征在于：该可编程分频器电路包括N/N+1双模前置分频器电路(1)和与N/N+1双模前置分频器电路(1)通讯的可编程计数器电路(2)，N自然数，其中可编程计数器电路(2)包括异步计数器主体电路(21)、可编程计数控制电路(22)、吞咽计数控制电路(23)、复位脉冲产生电路(24)和计数器输出产生电路(25)；可编程计数器电路(2)的频率输入由N/N+1双模前置分频器(1)输入。本发明将P位可编程计数器和S位吞咽计数器合而为一，共用一个D触发器链，有效的降低了功耗和延时，提高了可编程分频器的性能。

Description

一种低功耗可编程分频器

技术领域

本发明涉及一种毛刺消除可编程计数器，主要应用于射频锁相环中的可编程分频器电路。具有毛刺消除能力强，功耗低，可编程范围广，结构简单，思路新颖等特点。

背景技术

在射频收发机前端电路中，频率综合器为信号的上混频、下混频提供稳定，低噪声的本振信号，并且信号的传输提供频带的切换。射频锁相环是实现频率综合器的一种有效结构。在射频锁相环电路中，可编程分频器是其中的主要模块，通过控制其自身的分频比，实现信号频带的切换。

可编程分频器的实现方法有多种，包括二分频级联可编程分频器、基于双模前置预分频的可编程分频器以及基于可编程除N计数器的可编程分频器。二分频级联可编程分频器实现的分频比范围较窄，只能是2的整数倍。基于双模前置预分频的可编程分频器和基于可编程除N计数器的可编程分频器，实现的分频比较宽；然而基于可编程除N计数器结构的可编程分频器，由于可编程负载较大，使得电路内部有较大的延时，影响了可编程分频器的速度。基于双模前置预分频的可编程分频器结构速度较快，可编程范围较宽，在这三种结构中应用最为广泛。

传统的基于双模前置预分频的可编程分频器结构框图如图7所示。该可编程分频器由三部分构成：N/N+1双模前置分频器，P位可编程计数器和S位吞咽计数器。N/N+1双模前置分频器的分频输出作为P位可编程计数器和S位吞咽计数器的参考频率。在电路工作之初，P位可编程计数器和S位吞咽计数器同时开始计数，S位吞咽计数器输出的模控制信号控制N/N+1双模前置分频器实现N+1分频，当S位吞咽计数器计数了S个脉冲时，计数结束，使得输出模控制信号发生翻转，控制N/N+1双模前置分频器实现N分频，此时P位可编程计数器继续计数，指导计数结束，输出复位脉冲，可编程分频器开始下一阶段的分频工作。可编程分频器最终可以实现的分频比为PN+S(P≥N，N＞S)，对于一个确定的设计，N定值，P和S为可编程变量。为实现连续的分频，对一个确定的N值，若P也固定，S的取值需从0～P-1连续取值，那么总的分频比就能实现从PN～PN+(P-1)连续；对一个确定的N值，P每变化一次，S从0～P-1连续取值，就可实现连续的分频要求。这种结构的连续最小分频比为P²，最大的分频比为NP_max+S_max。此种可编程分频器最大的缺点是，P位可编程计数器和S位吞咽计数器分别需要一个D触发器级联构成的计数器主体电路，为电路带来了大量的延时，功耗也相对较大。本发明中涉及的一种可编程范围较宽的可编程分频器，巧妙的将P位可编程计数器和S位吞咽计数器合而为一，共用一个D触发器链，有效的降低了功耗和延时，提高了可编程分频器的性能。

发明内容

技术问题：本发明的目的是：设计一种低功耗可编程分频器，其可以将可编程计数器和吞咽计数器合而为一，共用一个D触发器链构成的计数器主体电路，有效的降低了功耗和延时，同时采用合理的设计可编程计数控制电路和吞咽计数控制电路，消除了组合逻辑内部的潜在毛刺，进一步优化了噪声性能。

技术方案：为解决上述技术问题，本发明提供的技术方案为：一种低功耗可编程分频器，该可编程分频器电路包括N/N+1双模前置分频器电路和与N/N+1双模前置分频器电路通讯的可编程计数器电路，N自然数，其中可编程计数器电路包括异步计数器主体电路、可编程计数控制电路、吞咽计数控制电路、复位脉冲产生电路和计数器输出产生电路；

可编程计数器电路的频率输入由N/N+1双模前置分频器输入，N/N+1双模前置分频器电路分频以后的输出作为可编程计数器电路的计数时钟，模控制信号由可编程计数器电路的计数器输出产生电路产生，控制N/N+1双模前置分频器实现N分频或N+1分频；

计数时钟通过异步计数器主体电路产生6位分频输出信号，该6位分频输出信号分别输入可编程计数控制电路和吞咽计数控制电路；可编程计数控制字和6位分频输出信号同时输入可编程计数控制电路产生可编程计数输出；吞咽计数控制字和6位分频输出信号同时输入吞咽计数控制电路产生吞咽计数输出；可编程计数输出和吞咽计数输出分别输入复位脉冲产生电路，产生的第一输出信号和第二输出信号分别输入计数器输出产生电路后产生模控制信号；复位脉冲产生电路的复位信号输出连接异步计数器主体电路的复位端；

可编程控制字由可编程计数控制字和吞咽计数控制字两部分组成，可编程计数输出和吞咽计数输出均可以被改变，使得可编程计数器电路的可编程范围展宽。

优选的，异步计数器主体电路由6个D触发器级联产生，每个D触发器的输入端和输出端连接，构成二分频器，所述6个D触发器的6位分频输出端与6位的可编程计数控制字分别输入可编程计数控制电路；6位分频输出端与6位的吞咽计数控制字分别输入吞咽计数控制电路；异步计数器主体电路中的参考时钟由N/N+1双模前置分频器产生，从第一个级联D触发器的D端输入，所述可编程分频器的频率输出由异步计数器主体电路的最后一个D触发器的输出端端输出。

优选的，异步计数器主体电路的6个D触发器的6位分频输出端与6位的可编程技术控制字分别输入可编程计数控制电路；

可编程计数控制电路由6个可编程计数控制电路异或门和5个可编程计数控制电路与门构成；异步计数器主体电路的6个D触发器的6位分频输出端与6位的可编程计数控制字分别输入6个可编程计数控制电路异或门；可编程计数控制电路第六个异或门和可编程计数控制电路第五个异或门的输出端连接可编程计数控制电路第五个与门，可编程计数控制电路第五个与门和可编程计数控制电路第四个异或门的输出端连接可编程计数控制电路第四个与门，可编程计数控制电路第四个与门和可编程计数控制电路异第三个或门的输出端连接可编程计数控制电路第三个与门，以此类推，可编程计数控制电路第二个与门的和可编程计数控制电路第一个异或门的输出端连接可编程计数控制电路第一个与门，可编程计数控制电路第一个与门的输出连接复位脉冲产生电路的输入端，6个D触发器的6位分频输出端分别输入吞咽计数控制电路；

吞咽计数控制电路与可编程计数控制电路结构相同，由6个吞咽计数控制电路异或门和5个吞咽计数控制电路与门构成，6个吞咽计数控制电路D触发器的6位分频输出端与6位的吞咽计数控制字分别输入6个吞咽计数控制电路异或门，吞咽计数控制电路第六个异或门和吞咽计数控制电路第五个异或门的输出端连接吞咽计数控制电路第五个与门，吞咽计数控制电路第五个异或门和吞咽计数控制电路第四个异或门的输出端连接吞咽计数控制电路第四个与门，吞咽计数控制电路第四个异或门和吞咽计数控制电路第三个异或门的输出端连接吞咽计数控制电路第三个与门，以此类推，吞咽计数控制电路第二个与门的和吞咽计数控制电路第一个异或门的输出端连接吞咽计数控制电路第一个与门，吞咽计数控制电路与门的输出连接复位脉冲产生电路的输入端。

优选的，复位脉冲产生电路由两个复位脉冲产生电路D触发器和四个复位脉冲产生电路反相器构成，两个复位脉冲产生电路D触发器的时钟与异步计数器主体电路的计数时钟信号连接，吞咽计数控制电路连接复位脉冲产生电路第一个D触发器的输入端，可编程计数控制电路连接接复位脉冲产生电路第二个D触发器的输入端；复位脉冲产生电路第一个D触发器的输出通过两个级联反相器与计数器输出产生电路的输入端端连接，复位脉冲产生电路第二个D触发器的输出通过两个级联反相器与计数器输出产生电路的输入端端连接；复位信号由第二个反相器的输出产生，连接异步计数器主体电路中所有D触发器的复位端。

优选的，计数器输出产生电路由一个RS触发器构成；RS触发器的输入端连接复位信号产生电路中第一个反相器的输出端，RS触发器的输入端连接复位信号产生电路中第三个反相器的输出端；RS触发器RS0的输出端产生模控制信号。

优选的，N/N+1双模前置分频器电路由同步计数器主体电路和模控制电路两部分构成；

同步计数器主体电路包括三个同步计数器主体电路D触发器和一个同步计数器主体电路与门；频率输入连接三个同步计数器主体电路D触发器的时钟，构成同步计数结构；同步计数器主体电路或门的输出端连接同步计数器主体电路第三个D触发器的输入端，构成初始输入；同步计数器主体电路第三个D触发器的输出端与同步计数器主体电路与门的一个输入端连接；同步计数器主体电路与门的输出与同步计数器主体电路第二个D触发器的输入端连接；同步计数器主体电路第二个D触发器的输出端与同步计数器主体电路第一个D触发器的输入端连接；同步计数器主体电路第一个D触发器的输出端分别与同步计数器主体电路与门和同步计数器主体电路或门的另外一个输入端连接；

模控制电路由两个模控制电路D触发器和三个模控制电路或门构成；模控制电路D触发器的输入端分别和各自的输出端连接，构成二分频电路；参考时钟由同步计数器主体电路的第一个D触发器输出端提供，输入模控制电路第一个D触发器的时钟端；模控制电路第一个D触发器的输出端和模控制电路第二个D触发器的输入时钟连接；模控制电路的两个D触发器的输出端分别输入模控制电路第二个或门，而后与模控制信号分别输入模控制电路第三个或门；模控制电路第三个或门的输出与模控制电路第一个或门的另外一个输入连接，输入同步计数器主体电路；模控制信号可以控制N/N+1双模前置分频器电路的分频比，当模控制为0时N/N+1双模前置分频器电路产生N+1分频；当模控制为1时，N/N+1双模前置分频器电路产生N分频；计数时钟由模控制电路的第二个D触发器的输出端产生，连接可编程计数器电路的计数时钟输入端。

有益效果：本发明中所述的一种可编程范围较宽的低功耗可编程分频器，通过设计可编程计数器和吞咽计数器，将两部分合而为一，共用一个D触发器链构成的计数器主体电路，使得整个可编程分频器的功耗显著降低。同时通过设计可编程计数控制电路和吞咽计数控制电路，两部分均采用与门逻辑，消除了组合逻辑内部由于竞争-冒险产生的毛刺，在功耗和噪声方面均有所贡献。与传统的可编程分频器结构相比，该结构具有可编程范围宽，功耗低，毛刺消除能力强，易于实现等特点。

附图说明

图1为本发明的可编程分频器电路结构框图；

图2为本发明的可编程计数器电路电路原理图；

图3为本发明的16/17双模前置分频器电路电路原理图；

图4为本发明的可编程分频器中的RS触发器的S输入端、R输入端，模控制以及复位信号的波形图；

图5为本发明的16/17双模前置分频器电路的频率输入，模控制以及计数时钟输出的波形图(模控制信号为低电平时)；

图6为本发明的16/17双模前置分频器电路的频率输入，模控制以及计数时钟输出的波形图(模控制信号为高电平时)；

图7为传统的可编程分频器电路结构框图；

其中，N/N+1双模前置分频器电路1，可编程计数器电路2，异步计数器主体电路21、可编程计数控制电路22、吞咽计数控制电路23、复位脉冲产生电路24和计数器输出产生电路25。

具体实施方式

下面结合附图对本发明做进一步说明。

本发明中所述的一种可编程范围较宽的低功耗可编程分频器，在传统的可编程分频器结构基础上，将可编程计数器和吞咽计数器合而为一，共用一个D触发器链构成的计数器主体电路，图1所示为本设计的可编程分频器结构框图。

本发明中所述的一种可编程范围较宽的低功耗可编程分频器主要由N/N+1双模前置分频器电路1和可编程计数电路2组成。可编程计数器电路2由异步计数器主体电路21、可编程计数控制电路22、吞咽计数控制电路23、复位脉冲产生电路和计数器输出产生电路25五部分组成。N自然数。

可编程计数器电路2的频率输入由N/N+1双模前置分频器1输入，N/N+1双模前置分频器电路1分频以后的输出作为可编程计数器电路2的计数时钟，模控制信号由可编程计数器电路2的计数器输出产生电路25产生，控制N/N+1双模前置分频器1实现N分频或N+1分频；

计数时钟通过异步计数器主体电路21产生6位分频输出信号Q0…Q5，该6位分频输出信号Q0…Q5分别输入可编程计数控制电路22和吞咽计数控制电路23；可编程计数控制字P0…P5和6位分频输出信号Q0…Q5同时输入可编程计数控制电路22产生可编程计数输出P；吞咽计数控制字S0…S5和6位分频输出信号Q0…Q5同时输入吞咽计数控制电路23产生吞咽计数输出S；可编程计数输出P和吞咽计数输出S分别输入复位脉冲产生电路24，产生的第一输出信号PP和第二输出信号SS分别输入计数器输出产生电路25后产生模控制信号；复位脉冲产生电路24的复位信号输出连接异步计数器主体电路21的复位端；

可编程控制字由可编程计数控制字P0…P5和吞咽计数控制字S0…S5两部分组成，可编程计数输出P和吞咽计数输出S均可以被改变，使得可编程计数器电路2的可编程范围展宽。

异步计数器主体电路21由6个D触发器D0…D5级联产生，每个D触发器的输入端D和输出端Q连接，构成二分频器，所述6个D触发器D0…D5的6位分频输出端Q0…Q5与6位的可编程计数控制字P0…P5分别输入可编程计数控制电路22；6位分频输出端Q0…Q5与6位的吞咽计数控制字S0…S5分别输入吞咽计数控制电路23；异步计数器主体电路21中的参考时钟由N/N+1双模前置分频器产生，从第一个级联D触发器的D端输入，所述可编程分频器的频率输出由异步计数器主体电路21的最后一个D触发器D5的输出端Q端输出。

异步计数器主体电路21的6个D触发器D0…D5的6位分频输出端Q0…Q5与6位的可编程技术控制字P0…P5分别输入可编程计数控制电路22；

可编程计数控制电路22由6个可编程计数控制电路异或门PX0…PX5和5个可编程计数控制电路与门PA0…PA4构成；异步计数器主体电路21的6个D触发器的6位分频输出端Q0…Q5与6位的可编程计数控制字P0…S5分别输入6个可编程计数控制电路异或门PX0…PX5；可编程计数控制电路第六个异或门PX5和可编程计数控制电路第五个异或门PX4的输出端连接可编程计数控制电路第五个与门PA4，可编程计数控制电路第五个与门PA4和可编程计数控制电路第四个异或门PX3的输出端连接可编程计数控制电路第四个与门PA3，可编程计数控制电路第四个与门PA3和可编程计数控制电路异第三个或门PX2的输出端连接可编程计数控制电路第三个与门PA2，以此类推，可编程计数控制电路第二个与门PA1的和可编程计数控制电路第一个异或门PX0的输出端连接可编程计数控制电路第一个与门PA0，可编程计数控制电路第一个与门PA0的输出连接复位脉冲产生电路24的输入端P，6个D触发器的6位分频输出端Q0…Q5分别输入吞咽计数控制电路23。

吞咽计数控制电路23与可编程计数控制电路22结构相同，由6个吞咽计数控制电路异或门SX0…SX5和5个吞咽计数控制电路与门SA0…SA4构成，6个吞咽计数控制电路D触发器的6位分频输出端Q0…Q5与6位的吞咽计数控制字S0…S5分别输入6个吞咽计数控制电路异或门SX0…SX5，吞咽计数控制电路第六个异或门SX5和吞咽计数控制电路第五个异或门SX4的输出端连接吞咽计数控制电路第五个与门SA4，吞咽计数控制电路第五个异或门SX4和吞咽计数控制电路第四个异或门SX3的输出端连接吞咽计数控制电路第四个与门SA3，吞咽计数控制电路第四个异或门SX3和吞咽计数控制电路第三个异或门SX2的输出端连接吞咽计数控制电路第三个与门SA2，以此类推，吞咽计数控制电路第二个与门SA1的和吞咽计数控制电路第一个异或门SX0的输出端连接吞咽计数控制电路第一个与门SA0，吞咽计数控制电路与门SA0的输出连接复位脉冲产生电路24的输入端S。

复位脉冲产生电路24由两个复位脉冲产生电路D触发器D6、D7和四个复位脉冲产生电路反相器N0，N1，N2，N3构成，两个复位脉冲产生电路D触发器D6、D7的时钟与异步计数器主体电路21的计数时钟信号连接，吞咽计数控制电路23连接复位脉冲产生电路第一个D触发器D6的输入端D，可编程计数控制电路22连接接复位脉冲产生电路第二个D触发器D7的输入端D；复位脉冲产生电路第一个D触发器D6的输出通过两个级联反相器N0，N1与计数器输出产生电路25的输入端R端连接，复位脉冲产生电路第二个D触发器D7的输出通过两个级联反相器N2，N3与计数器输出产生电路25的输入端S端连接；复位信号由第二个反相器N2的输出产生，连接异步计数器主体电路21中所有D触发器D0…D5的复位端。

计数器输出产生电路25由一个RS触发器RS0构成；RS触发器RS0的输入端R连接复位信号产生电路24中第一个反相器N1的输出端，RS触发器RS0的输入端S连接复位信号产生电路24中第三个反相器N3的输出端；RS触发器RS0的输出端Q产生模控制信号。

N/N+1双模前置分频器电路1由同步计数器主体电路和模控制电路两部分构成；

同步计数器主体电路包括三个同步计数器主体电路D触发器DFF0…DFF2和一个同步计数器主体电路与门AND0；频率输入连接三个同步计数器主体电路D触发器DFF0…DFF2的时钟，构成同步计数结构；同步计数器主体电路或门OR0的输出端连接同步计数器主体电路第三个D触发器DFF2的输入端D，构成初始输入；同步计数器主体电路第三个D触发器DFF2的输出端Q与同步计数器主体电路与门AND0的一个输入端连接；同步计数器主体电路与门AND0的输出与同步计数器主体电路第二个D触发器DFF1的输入端D连接；同步计数器主体电路第二个D触发器DFF1的输出端Q与同步计数器主体电路第一个D触发器DFF0的输入端D连接；同步计数器主体电路第一个D触发器DFF0的输出端Q分别与同步计数器主体电路与门AND0和同步计数器主体电路或门OR0的另外一个输入端连接。

模控制电路由两个模控制电路D触发器DFF3，DFF4和三个模控制电路或门OR0…OR2构成；模控制电路D触发器DFF3，DFF4的输入端D分别和各自的输出端Q连接，构成二分频电路；参考时钟由同步计数器主体电路的第一个D触发器DFF0输出端Q提供，输入模控制电路第一个D触发器DFF3的时钟端；模控制电路第一个D触发器DFF3的输出端Q和模控制电路第二个D触发器DFF4的输入时钟连接；模控制电路的两个D触发器DFF3，DFF4的输出端Q分别输入模控制电路第二个或门OR1，而后与模控制信号分别输入模控制电路第三个或门OR2；模控制电路第三个或门OR2的输出与模控制电路第一个或门OR0的另外一个输入连接，输入同步计数器主体电路；模控制信号可以控制N/N+1双模前置分频器电路1的分频比，当模控制为0时N/N+1双模前置分频器电路1产生N+1分频；当模控制为1时，N/N+1双模前置分频器电路1产生N分频；计数时钟由模控制电路的第二个D触发器DFF4的输出端(Q)产生，连接可编程计数器电路2的计数时钟输入端。

具体的，可编程计数器电路2仅采用一个异步计数器主体电路21便可同时对可编程计数控制电路22和吞咽计数控制电路23进行控制。传统的可编程分频器，可编程计数器和吞咽计数器需要分别设计，分别需要一个计数器主体电路，而此种可编程分频器将可编程计数器和吞咽计数器合而为一，共用一个异步计数器主体电路，简化了设计。可编程分频器的频率输入由N/N+1双模前置分频器1输入，分频以后的输出作为可编程计数器电路22的计数时钟，模控制信号由可编程计数器电路22产生，控制16/17双模前置分频器1实现N分频或N+1分频。计数时钟通过异步计数器主体电路1产生6位分频输出Q0…Q5，分别输入可编程计数控制电路22和吞咽计数控制电路23。可编程计数控制字P0…P5和6位分频输出信号Q0…Q5同时输入可编程计数控制电路22产生可编程计数输出P；吞咽计数控制字S0…S5和6位分频输出信号Q0…Q5同时输入吞咽计数控制电路23产生吞咽计数输出S。可编程控制字分别由P0…P5和S0…S5两部分输入，可编程计数和吞咽计数均可以被改变，使得可编程分频器的可编程范围展宽。可编程计数输出P和吞咽计数输出S分别输入复位脉冲产生电路24，产生的输出信号PP和SS分别输入技术器输出产生电路25产生模控制信号。复位脉冲产生电路4的复位信号输出连接异步计数器主体电路1的复位端，使得异步计数器主体电路1在适当的时候复位。

如图2所示为可编程计数器电路2的电路结构图。可编程计数器2由异步计数器主体电路21、可编程计数控制电路22、吞咽计数控制电路23、复位脉冲产生电路24和计数器输出产生电路25五部分组成。异步计数器主体电路21由6位D触发器级联产生，每个D触发器的输入D端和输出Q端连接，构成二分频器。6个D触发器的6位分频输出端Q0…Q5与6位的可编程计数控制字P0…P5分别输入可编程计数控制电路22；6位分频输出端Q0…Q5与6位的吞咽计数控制字S0…S5分别输入吞咽计数控制电路23。异步计数器主体电路21中的参考时钟由16/17双模前置分频器1产生，从第一个级联D触发器的D端输入。可编程分频器的频率输出由异步计数器主体电路21的最后一个D触发器D5的Q端输出。

可编程计数控制电路22和吞咽计数控制电路23是本发明的设计要点。6个D触发器的6位分频输出端Q0…Q5与6位的可编程技术控制字P0…P5分别输入可编程计数控制电路22。可编程计数控制电路22由6个异或门PX0…PX5和5个与门PA0…PA4构成。6个D触发器的6位分频输出端Q0…Q5与6位的可编程计数控制字P0…S5分别输入6个异或门PX0…PX5。PX5和PX4的输出端连接PA4，PA4和PX3的输出端连接PA3，PA3和PX2的输出端连接PA2…以此类推，PA1的和PX0的输出端连接PA0，PA0的输出连接复位脉冲产生电路24的P输入端。6个D触发器的6位分频输出端Q0…Q5分别输入吞咽计数控制电路3。吞咽计数控制电路23与可编程计数控制电路22结构相同，由6个异或门SX0…SX5和5个与门SA0…SA4构成。6个D触发器的6位分频输出端Q0…Q5与6位的吞咽计数控制字S0…S5分别输入6个异或门SX0…SX5。SX5和SX4的输出端连接SA4，SA4和SX3的输出端连接SA3，SA3和SX2的输出端连接SA2…以此类推，SA1的和SX0的输出端连接SA0，SA0的输出连接复位脉冲产生电路24的S输入端。

复位脉冲产生电路24由两个D触发器D6、D7和四个反相器N0，N1，N2，N3构成。两个D触发器的时钟与异步计数器主体电路21的计数时钟信号连接。吞咽计数控制电路23连接D6的D输入端，可编程计数控制电路22连接D7的D输入端。D6的输出通过两个级联反相器N0，N1与计数器输出产生电路25的R端连接，D7的输出通过两个级联反相器N2，N3与计数器输出产生电路25的S端连接。复位信号，由反相器N2的输出产生，连接异步计数器主体电路21中所有D触发器的复位端。

计数器输出产生电路25由一个RS触发器RS0构成。RS0的R输入端连接复位信号产生电路24中N1的输出端，S输入端连接复位信号产生电路24中N3的输出端。RS0的Q输出端产生模控制信号。

本发明中的N/N+1双模前置分频器1由同步计数器主体电路和模控制电路两部分构成。同步计数器主体电路包括三个D触发器DFF0…DFF2和一个与非门AND0。频率输入连接三个D触发器DFF0…DFF2的时钟，构成同步计数结构。或门OR0的输出端连接DFF2的D输入端，构成初始输入。DFF2的输出Q端与与门AND0的一个输入端连接。AND0的输出与DFF1的D输入端连接。DFF1的输出Q端与DFF0的输入D端连接。DFF0的输出Q端反馈回去，分别与AND0和OR0的另外一个输入端连接。模控制电路由两个D触发器DFF3…DFF4和三个或门OR0…OR2构成。DFF3和DFF4的D端分别和各自的Q端连接，构成二分频电路。参考时钟由同步计数器主体电路的DFF0输出Q端提供，输入DFF3的时钟端。DFF3的输出Q端和DFF4的输入时钟连接。DFF3和DFF4的输出Q端分别输入或门OR1，而后与模控制信号分别输入或门OR2。OR2的输出与OR0的另外一个输入连接，输入同步计数器主体电路。模控制信号可以控制双模前置分频器的分频比，当模控制为0时，双模前置分频器产生17分频；当模控制为1时，双模前置分频器产生16分频。计数时钟由DFF4的输出Q端产生，连接可编程计数器电路(2)的计数时钟输入端。

本发明中所述的一种可编程范围较宽的可编程分频器，假设N/N+1双模前置分频器的N＝16，图3为可编程分频器的16/17双模前置分频器1。最小分频比为N²＝16²＝256，最大的分频比为NPmax+Smax＝16×63+63＝1071，可获得的分频比范围为256至1071。

可编程分频器输入2.5GHz频率信号时，对其性能进行仿真，输入可编程计数控制字P5…P0＝000111、吞咽计数控制字S5…S0＝000011。如图4所示为该可编程分频器中的RS触发器的S输入端、R输入端，模控制以及复位信号的波形图。可编程计数器电路2开始工作时，模控制信号为低电平，复位信号为高电平，当计数了4个计数时钟周期时，模控制信号翻转为高电平，又计数了4个脉冲周期后，复位信号翻转为低电平，异步计数器主体电路(21)的各D触发器复位，本次计数周期结束，进入下一次计数周期。图5和图6分别为16/17双模前置分频器电路1的频率输入，模控制以及计数时钟输出的对应关系图。如图5所示，当模控制信号为低电平时，双模前置分频器的分频比为17；如图6所示，当模控制信号为高电平时，双模前置分频器的分频比为16。通过对本发明中所述的可编程范围较宽的可编程分频器进行功耗仿真可得，在1.8V的工作电压下，该可编程分频器在一个周期内消耗的电流平均值为0.75mA，而对如图7所示传统的可编程分频器进行功耗仿真，其在一个周期内消耗的电流平均值为1.078mA。可以明显的看出，相对于传统的可编程分频器结构，本发明中所述的可编程分频器节省了25％的电流。如果将工作频率较高的16/17双模前置分频器电路1去除，本设计中的可编程计数器电路2在一个周期内消耗的电流平均值仅为209.2uA，相同工作条件下，传统的可编程计数器在一个周期内消耗的电流平均值为374.5uA。相对于传统的可编程计数器，本发明中的可编程计数器节省了44％以上的电流。因此，本发明中所述的可编程范围较宽的低功耗可编程分频器电路结构简单，可编程范围较宽，相对于传统的可编程分频器，功耗得到了明显的降低。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (6)

1.一种低功耗可编程分频器，其特征在于：该可编程分频器电路包括N/N+1双模前置分频器电路(1)和与N/N+1双模前置分频器电路(1)通讯的可编程计数器电路(2)，N为自然数，其中可编程计数器电路(2)包括异步计数器主体电路(21)、可编程计数控制电路(22)、吞咽计数控制电路(23)、复位脉冲产生电路(24)和计数器输出产生电路(25)；

可编程计数器电路(2)的频率输入由N/N+1双模前置分频器(1)输入，N/N+1双模前置分频器电路(1)分频以后的输出作为可编程计数器电路(2)的计数时钟，模控制信号由可编程计数器电路(2)的计数器输出产生电路(25)产生，控制N/N+1双模前置分频器(1)实现N分频或N+1分频；

计数时钟通过异步计数器主体电路(21)产生6位分频输出信号(Q0…Q5)，该6位分频输出信号(Q0…Q5)分别输入可编程计数控制电路(22)和吞咽计数控制电路(23)；可编程计数控制字(P0…P5)和6位分频输出信号(Q0…Q5)同时输入可编程计数控制电路(22)产生可编程计数输出(P)；吞咽计数控制字(S0…S5)和6位分频输出信号(Q0…Q5)同时输入吞咽计数控制电路(23)产生吞咽计数输出(S)；可编程计数输出(P)和吞咽计数输出(S)分别输入复位脉冲产生电路(24)，产生的第一输出信号(PP)和第二输出信号(SS)分别输入计数器输出产生电路(25)后产生模控制信号；复位脉冲产生电路(24)的复位信号输出连接异步计数器主体电路(21)的复位端；

可编程控制字由可编程计数控制字(P0…P5)和吞咽计数控制字(S0…S5)两部分组成，可编程计数输出(P)和吞咽计数输出(S)均可以被改变，使得可编程计数器电路(2)的可编程范围展宽。

2.根据权利要求1所述的低功耗可编程分频器，其特征在于：异步计数器主体电路(21)由6个D触发器(D0…D5)级联产生，每个D触发器的输入端(D)和输出端(Q)连接，构成二分频器，所述6个D触发器(D0…D5)的6位分频输出端(Q0…Q5)与6位的可编程计数控制字(P0…P5)分别输入可编程计数控制电路(22)；6位分频输出端(Q0…Q5)与6位的吞咽计数控制字(S0…S5)分别输入吞咽计数控制电路(23)；异步计数器主体电路(21)中的参考时钟由N/N+1双模前置分频器产生，从第一个级联D触发器的D端输入，所述可编程分频器的频率输出由异步计数器主体电路(21)的最后一个D触发器(D5)的输出端(Q)端输出。

3.根据权利要求2所述的低功耗可编程分频器，其特征在于：异步计数器主体电路(21)的6个D触发器(D0…D5)的6位分频输出端(Q0…Q5)与6位的可编程技术控制字(P0…P5)分别输入可编程计数控制电路(22)；

可编程计数控制电路(22)由6个可编程计数控制电路异或门(PX0…PX5)和5个可编程计数控制电路与门(PA0…PA4)构成；异步计数器主体电路(21)的6个D触发器的6位分频输出端(Q0…Q5)与6位的可编程计数控制字(P0…S5)分别输入6个可编程计数控制电路异或门(PX0…PX5)；可编程计数控制电路第六个异或门(PX5)和可编程计数控制电路第五个异或门(PX4)的输出端连接可编程计数控制电路第五个与门(PA4)，可编程计数控制电路第五个与门(PA4)和可编程计数控制电路第四个异或门(PX3)的输出端连接可编程计数控制电路第四个与门(PA3)，可编程计数控制电路第四个与门(PA3)和可编程计数控制电路异第三个或门(PX2)的输出端连接可编程计数控制电路第三个与门(PA2)，以此类推，可编程计数控制电路第二个与门(PA1)的和可编程计数控制电路第一个异或门(PX0)的输出端连接可编程计数控制电路第一个与门(PA0)，可编程计数控制电路第一个与门(PA0)的输出连接复位脉冲产生电路(24)的输入端(P)，6个D触发器的6位分频输出端(Q0…Q5)分别输入吞咽计数控制电路(23)；

吞咽计数控制电路(23)与可编程计数控制电路(22)结构相同，由6个吞咽计数控制电路异或门(SX0…SX5)和5个吞咽计数控制电路与门(SA0…SA4)构成，6个吞咽计数控制电路D触发器的6位分频输出端(Q0…Q5)与6位的吞咽计数控制字(S0…S5)分别输入6个吞咽计数控制电路异或门(SX0…SX5)，吞咽计数控制电路第六个异或门(SX5)和吞咽计数控制电路第五个异或门(SX4)的输出端连接吞咽计数控制电路第五个与门(SA4)，吞咽计数控制电路第五个异或门(SX4)和吞咽计数控制电路第四个异或门(SX3)的输出端连接吞咽计数控制电路第四个与门(SA3)，吞咽计数控制电路第四个异或门(SX3)和吞咽计数控制电路第三个异或门(SX2)的输出端连接吞咽计数控制电路第三个与门(SA2)，以此类推，吞咽计数控制电路第二个与门(SA1)的和吞咽计数控制电路第一个异或门(SX0)的输出端连接吞咽计数控制电路第一个与门(SA0)，吞咽计数控制电路与门(SA0)的输出连接复位脉冲产生电路(24)的输入端(S)。

4.根据权利要求3所述的低功耗可编程分频器，其特征在于：复位脉冲产生电路(24)由两个复位脉冲产生电路D触发器(D6、D7)和四个复位脉冲产生电路反相器(N0，N1，N2，N3)构成，两个复位脉冲产生电路D触发器(D6、D7)的时钟与异步计数器主体电路(21)的计数时钟信号连接，吞咽计数控制电路(23)连接复位脉冲产生电路第一个D触发器(D6)的输入端(D)，可编程计数控制电路(22)连接接复位脉冲产生电路第二个D触发器(D7)的输入端(D)；复位脉冲产生电路第一个D触发器(D6)的输出通过两个级联反相器(N0，N1)与计数器输出产生电路(25)的输入端(R)端连接，复位脉冲产生电路第二个D触发器(D7)的输出通过两个级联反相器(N2，N3)与计数器输出产生电路(25)的输入端(S)端连接；复位信号由第二个反相器(N2)的输出产生，连接异步计数器主体电路(21)中所有D触发器(D0…D5)的复位端。

5.根据权利要求4所述的低功耗可编程分频器，其特征在于：计数器输出产生电路(25)由一个RS触发器(RS0)构成；RS触发器(RS0)的输入端(R)连接复位信号产生电路(24)中第一个反相器(N1)的输出端，RS触发器(RS0)的输入端(S)连接复位信号产生电路(24)中第三个反相器(N3)的输出端；RS触发器RS0的输出端(Q)产生模控制信号。

6.根据权利要求5所述的低功耗可编程分频器，其特征在于：N/N+1双模前置分频器电路(1)由同步计数器主体电路和模控制电路两部分构成；

同步计数器主体电路包括三个同步计数器主体电路D触发器(DFF0…DFF2)和一个同步计数器主体电路与门(AND0)；频率输入连接三个同步计数器主体电路D触发器(DFF0…DFF2)的时钟，构成同步计数结构；同步计数器主体电路或门(OR0)的输出端连接同步计数器主体电路第三个D触发器(DFF2)的输入端(D)，构成初始输入；同步计数器主体电路第三个D触发器(DFF2)的输出端(Q)与同步计数器主体电路与门(AND0)的一个输入端连接；同步计数器主体电路与门(AND0)的输出与同步计数器主体电路第二个D触发器(DFF1)的输入端(D)连接；同步计数器主体电路第二个D触发器(DFF1)的输出端(Q)与同步计数器主体电路第一个D触发器(DFF0)的输入端(D)连接；同步计数器主体电路第一个D触发器(DFF0)的输出端(Q)分别与同步计数器主体电路与门(AND0)和同步计数器主体电路或门(OR0)的另外一个输入端连接；

模控制电路由两个模控制电路D触发器(DFF3，DFF4)和三个模控制电路或门(OR0…OR2)构成；模控制电路D触发器(DFF3，DFF4)的输入端(D)分别和各自的输出端(Q)连接，构成二分频电路；参考时钟由同步计数器主体电路的第一个D触发器(DFF0)输出端(Q)提供，输入模控制电路第一个D触发器(DFF3)的时钟端；模控制电路第一个D触发器(DFF3)的输出端(Q)和模控制电路第二个D触发器(DFF4)的输入时钟连接；模控制电路的两个D触发器(DFF3，DFF4)的输出端(Q)分别输入模控制电路第二个或门(OR1)，而后与模控制信号分别输入模控制电路第三个或门(OR2)；模控制电路第三个或门(OR2)的输出与模控制电路第一个或门(OR0)的另外一个输入连接，输入同步计数器主体电路；模控制信号可以控制N/N+1双模前置分频器电路(1)的分频比，当模控制为0时N/N+1双模前置分频器电路(1)产生N+1分频；当模控制为1时，N/N+1双模前置分频器电路(1)产生N分频；计数时钟由模控制电路的第二个D触发器(DFF4)的输出端(Q)产生，连接可编程计数器电路(2)的计数时钟输入端。

Images