CN109995346B - 一种基于时钟吞咽电路的高频时钟同步电路 - Google Patents
一种基于时钟吞咽电路的高频时钟同步电路 Download PDFInfo
- Publication number
- CN109995346B CN109995346B CN201910165997.9A CN201910165997A CN109995346B CN 109995346 B CN109995346 B CN 109995346B CN 201910165997 A CN201910165997 A CN 201910165997A CN 109995346 B CN109995346 B CN 109995346B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- circuit
- frequency
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 28
- 230000001360 synchronised effect Effects 0.000 claims description 41
- 230000009747 swallowing Effects 0.000 claims description 24
- 241000167880 Hirundinidae Species 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于时钟吞咽电路的高频时钟同步电路，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号，分频时钟信号经过鉴相器处理后输出第一采样信号和第二采样信号，第一采样信号和第二采样信号经过数字电路处理后输出用于控制时钟吞咽电路的指示信号，结合同步信号，实现分频时钟信号和时钟同步信号的同步。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种基于时钟吞咽电路的高频时钟同步电路。
背景技术
当下，包括通信、雷达、数据传输等应用都需要满足时钟同步的要求。随着需要同步的信号的频率越来越高，同步电路的设计难度越来越大。当传统的同步方案已经无法满足要求时，迫切需要一种新型的同步方案来解决高频时钟同步的需求。
现有技术主要是采用异步复位的方式实现时钟同步。但随着时钟频率越来越高，异步复位所需要的时序限制越来越苛刻，设计带有高速异步复位功能的时钟电路需要付出较大电路功耗和芯片面积的代价，在特定工艺条件下甚至根本无法满足设计时序要求。
发明内容
本发明用于提供一种基于时钟吞咽电路的高频时钟同步电路，用于通过一个全新的时钟吞咽电路实现对高频时钟的相位移动，根据鉴相器判断时钟是否同步，并将同步的信息反馈到数字电路，通过算法控制时钟吞咽电路不断改变高频时钟的相位，直到实现时钟同步。
为解决上述技术问题，本发明采用如下的技术方案：
一种基于时钟吞咽电路的高频时钟同步电路，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号，分频时钟信号经过鉴相器处理后输出第一采样信号和第二采样信号，第一采样信号和第二采样信号经过数字电路处理后输出用于控制时钟吞咽电路的指示信号，结合同步信号，实现分频时钟信号和时钟同步信号的同步。
优选地，所述时钟吞咽电路包括触发器和逻辑电路，当吞咽指示信号为高时，时钟吞咽电路随着同步时钟信号的上升沿，产生一个脉冲信号，控制开关吞咽一个高频时钟周期的信号，每个上升沿信号吞咽一个高频时钟周期，实现对高频时钟相位移动的功能。
优选地，所述鉴相器包括多个触发器，通过输入高频时钟信号、被同步信号和同步信号，用于鉴别两个输入信号高频时钟信号和同步信号是否处于同步状态。
优选地，所述数字电路的具体工作过程如下：
在算法使能信号拉高之前，脉冲吞咽电路和数字电路不工作；
当算法使能信号拉高之后，数字电路开始工作，初始状态下，吞咽指示信号为低电平；
数字电路以同步时钟信号为时钟信号对鉴相器的两个输出信号data1和data2进行采样；当采样结果为10时，表示目标信号和同步时钟信号处于同步状态，吞咽指示信号保持低电平，数字电路给出同步指示信号，数字电路停止工作；当采样结果不为10时，表示目标信号和同步时钟信号处于非同步状态，吞咽指示信号拉高；下一周期同样进行上述的采样和判断，直到出现采样结果10时，吞咽指示信号拉低，数字电路给出同步指示信号，数字电路停止工作。
采用本发明具有如下的有益效果：相比于现有的同步方案，该方案的电路结构简单，电路功耗和芯片面积的代价较低，可以应用于超高速时钟的同步电路中，具有很高的实用价值。
附图说明
图1为本发明实施例的基于时钟吞咽电路的高频时钟同步电路的原理框图；
图2为本发明实施例的基于时钟吞咽电路的高频时钟同步电路中时钟吞咽电路的工作时序图；
图3为本发明实施例的基于时钟吞咽电路的高频时钟同步电路中鉴相器的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1至图3，本发明公开了一种基于时钟吞咽电路的高频时钟同步电路，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号clk_in经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号clk_out，分频时钟信号clk_out经过鉴相器处理后输出第一采样信号data1和第二采样信号data2，第一采样信号data1和第二采样信号data2经过数字电路处理后输出用于控制时钟吞咽电路的指示信号swallow_en，结合同步信号，实现分频时钟信号clk_out和时钟同步信号的同步sync_in。
参见图2，时钟吞咽电路的工作时序如下：其中的时钟吞咽电路主要由触发器和逻辑电路组成，当吞咽指示信号swallow_en为高时，同步信号sync_in经过以clk_in为时钟的触发器，相当于延后一个clk_in周期，sync_in分别经过两级触发器和一个反相器电路，得到s2和s3信号，s2和s3信号经过与门电路即可得到吞咽脉冲信号sw_en，sw_en控制开关吞咽一个高频时钟周期的信号。每个同步时钟信号sync_in经过一个周期，吞咽电路会吞咽clk_in的一个周期，得到output信号，由此实现对输入高频时钟clk_in的相位移动的功能。
参见图3，鉴相器包括多个触发器，通过输入高频时钟信号、被同步信号和同步信号，用于鉴别两个输入信号高频时钟信号和同步信号是否处于同步状态。其中的鉴相器主要由触发器组成，电路如下所示，其中的clk_in是高频时钟信号，clk_out是输入的被同步信号，sync_in是输入的同步信号。该电路可以鉴别两个输入信号(clk_out和sync_in)是否处于同步状态。当clk_out和sync_in恰好同步情况下的时序详见下图右侧时序关系图，clk_d1和clk_d3分别是clk_out信号经过一级和三级触发器之后的信号，相比输入的clk_out信号分别延后了一个和三个clk_in周期，另外的sync_d2是输入信号sync_in信号经过两级触发器之后的信号，相比于sync_in延后了两个clk_in周期，此时sync_d2对clk_d1和clk_d3采样的结果(data1和data2)恰好为10。需要说明的是，该图的时序情况是唯一的，其他情况下结果都不为10，由此可以辨别clk_out和sync_in是否处于同步状态。
其中的数字电路主要是高频时钟同步算法的逻辑电路，可以通过编写代码并通过数字电路综合工具和自动布局布线工具实现。数字电路的具体工作过程如下：
在算法使能信号拉高之前，脉冲吞咽电路和数字电路不工作；
当算法使能信号拉高之后，数字电路开始工作，初始状态下，吞咽指示信号为低电平；
数字电路以同步时钟信号为时钟信号对鉴相器的两个输出信号进行采样；当采样结果为10时，表示目标信号和同步时钟信号处于同步状态，吞咽指示信号保持低电平，数字电路给出同步指示信号，数字电路停止工作；当采样结果不为10时，表示目标信号和同步时钟信号处于非同步状态，吞咽指示信号拉高；下一周期同样进行上述的采样和判断，直到出现采样结果10时，吞咽指示信号拉低，数字电路给出同步指示信号，数字电路停止工作。
以上通过一种全新的基于时钟吞咽电路的高频时钟同步电路及算法，实现对高频时钟的相位移动，根据鉴相器判断时钟是否同步，并将同步的信息反馈到数字电路，通过算法控制时钟吞咽电路不断改变高频时钟的相位，直到实现时钟同步。相比于传统的同步方案，该方案的电路结构简单，电路功耗和芯片面积的代价较低，可以应用于超高速时钟的同步电路中，具有很高的实用价值。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。
Claims (1)
1.一种基于时钟吞咽电路的高频时钟同步电路，其特征在于，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号，分频时钟信号经过鉴相器处理后输出第一采样信号和第二采样信号，第一采样信号和第二采样信号经过数字电路处理后输出用于控制时钟吞咽电路的指示信号，结合同步信号，实现分频时钟信号和时钟同步信号的同步；
所述时钟吞咽电路包括触发器和逻辑电路，当吞咽指示信号为高时，时钟吞咽电路随着同步时钟信号的上升沿，产生一个脉冲信号，控制开关吞咽一个高频时钟周期的信号，每个上升沿信号吞咽一个高频时钟周期，实现对高频时钟相位移动的功能；
所述鉴相器包括多个触发器，通过输入高频时钟信号、被同步信号和同步信号，用于鉴别两个输入信号高频时钟信号和同步信号是否处于同步状态；
所述数字电路的工作过程如下：在算法使能信号拉高之前，脉冲吞咽电路和数字电路不工作；当算法使能信号拉高之后，数字电路开始工作，初始状态下，吞咽指示信号为低电平；数字电路以同步时钟信号为时钟信号对鉴相器的两个输出信号data1和data2进行采样；当采样结果为10时，表示目标信号和同步时钟信号处于同步状态，吞咽指示信号保持低电平，数字电路给出同步指示信号，数字电路停止工作；当采样结果不为10时，表示目标信号和同步时钟信号处于非同步状态，吞咽指示信号拉高；下一周期同样进行上述的采样和判断，直到出现采样结果10时，吞咽指示信号拉低，数字电路给出同步指示信号，数字电路停止工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910165997.9A CN109995346B (zh) | 2019-03-06 | 2019-03-06 | 一种基于时钟吞咽电路的高频时钟同步电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910165997.9A CN109995346B (zh) | 2019-03-06 | 2019-03-06 | 一种基于时钟吞咽电路的高频时钟同步电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109995346A CN109995346A (zh) | 2019-07-09 |
| CN109995346B true CN109995346B (zh) | 2020-08-04 |
Family
ID=67130219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910165997.9A Active CN109995346B (zh) | 2019-03-06 | 2019-03-06 | 一种基于时钟吞咽电路的高频时钟同步电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109995346B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113687686B (zh) * | 2021-08-10 | 2024-05-14 | 北京小米移动软件有限公司 | 时钟同步方法、装置、电子设备和存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102035537A (zh) * | 2010-12-09 | 2011-04-27 | 东南大学 | 一种低功耗可编程分频器 |
| CN103152155A (zh) * | 2012-10-22 | 2013-06-12 | 杭州开鼎科技有限公司 | 一种快速时钟数据恢复的方法 |
| CN106559061A (zh) * | 2016-11-25 | 2017-04-05 | 北京兆芯电子科技有限公司 | 占空比校正器 |
| CN107682013A (zh) * | 2017-10-25 | 2018-02-09 | 江南大学 | 数字脉冲统计过滤电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9610801D0 (en) * | 1996-05-23 | 1996-07-31 | Philips Electronics Nv | Frequency generating circuit |
| JP3070485B2 (ja) * | 1996-06-28 | 2000-07-31 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| CN102624382B (zh) * | 2012-03-29 | 2015-06-03 | 广州市广晟微电子有限公司 | 时钟同步方法、装置及具有该装置的射频芯片电路 |
| US9490826B1 (en) * | 2015-08-19 | 2016-11-08 | Qualcomm Incorporated | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
-
2019
- 2019-03-06 CN CN201910165997.9A patent/CN109995346B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102035537A (zh) * | 2010-12-09 | 2011-04-27 | 东南大学 | 一种低功耗可编程分频器 |
| CN103152155A (zh) * | 2012-10-22 | 2013-06-12 | 杭州开鼎科技有限公司 | 一种快速时钟数据恢复的方法 |
| CN106559061A (zh) * | 2016-11-25 | 2017-04-05 | 北京兆芯电子科技有限公司 | 占空比校正器 |
| CN107682013A (zh) * | 2017-10-25 | 2018-02-09 | 江南大学 | 数字脉冲统计过滤电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109995346A (zh) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7457323B2 (en) | Demultiplexer circuit | |
| CN102447477B (zh) | 跨异步时钟域的并串数据流实时转换传输方法和装置 | |
| CN101592975B (zh) | 一种时钟切换电路 | |
| CN100495918C (zh) | 一种同步信号检测装置 | |
| CN2922277Y (zh) | 一种时钟毛刺检测电路 | |
| JP2001320280A (ja) | 並列−直列変換回路 | |
| CN102707766B (zh) | 信号同步装置 | |
| CN100521540C (zh) | 通用时钟同步器及通用时钟同步方法 | |
| CN101509943B (zh) | 一种相位检测的方法及装置 | |
| CN109995346B (zh) | 一种基于时钟吞咽电路的高频时钟同步电路 | |
| CN104779935A (zh) | 一种时钟无毛刺动态切换电路 | |
| CN1697325B (zh) | 用于锁相环的数字锁定检测器 | |
| WO2008008297A2 (en) | Glitch-free clock switcher | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| JP5451309B2 (ja) | 雑音除去回路及び雑音除去回路を備えた半導体装置 | |
| CN104954014B (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN206164502U (zh) | 一种数字延迟锁定环 | |
| CN202444477U (zh) | 一种高速低功耗的真单相时钟2/3双模预分频器 | |
| CN101546207B (zh) | 时钟信号切换电路 | |
| CN103412615B (zh) | 一种用于uart接口芯片的无毛刺自适应时钟切换方法 | |
| CN102035538B (zh) | 一种高速的可编程分频器 | |
| WO2022110235A1 (zh) | 芯片及时钟检测方法 | |
| CN103780257B (zh) | 环型振荡器电路 | |
| CN103236839B (zh) | 一种任意倍数时钟域同步装置及方法 | |
| CN203376748U (zh) | 单总线接收逻辑结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Haoming Inventor after: Li Guoru Inventor after: Wang Tengjia Inventor before: Li Haoming Inventor before: Yu Faxin Inventor before: Li Guoru Inventor before: Liu Jiarui Inventor before: Wang Tengjia Inventor before: Chen Jiahao |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |