CN103152155A - 一种快速时钟数据恢复的方法 - Google Patents

一种快速时钟数据恢复的方法 Download PDF

Info

Publication number
CN103152155A
CN103152155A CN2013100600877A CN201310060087A CN103152155A CN 103152155 A CN103152155 A CN 103152155A CN 2013100600877 A CN2013100600877 A CN 2013100600877A CN 201310060087 A CN201310060087 A CN 201310060087A CN 103152155 A CN103152155 A CN 103152155A
Authority
CN
China
Prior art keywords
phase
clock
signal
datain
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100600877A
Other languages
English (en)
Inventor
刘晓露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU KANDIT SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
HANGZHOU KANDIT SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU KANDIT SCIENCE AND TECHNOLOGY Co Ltd filed Critical HANGZHOU KANDIT SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN2013100600877A priority Critical patent/CN103152155A/zh
Publication of CN103152155A publication Critical patent/CN103152155A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种快速时钟数据恢复的方法，它基于锁相环的位同步提取方法，包括由分频器分模块，鉴相器分模块，滤波器分模块和选相器分模块组成的小型同步模块，其中：1）分频器分模块负责将系统时钟分频至串行输入数据的同频时钟，分频参数N可配值为整数4至10；2）鉴相器分模块负责检测本地时钟与输入数据的相位超前滞后关系，产生鉴相有效信号valid和相位超前滞后信号up_down；3）滤波器分模块负责累计超前滞后信号有效时的次数，可以设置一个基数M，当valid信号为高，up_down信号为高时，累加器每次在基数M上加1，当累加到2M时，输出相位向前调整信号early；当valid信号为高，up_down信号为低时，累加器每次在基数M上减1；4）选相器分模块根据early和later调整当前恢复时钟的相位；最后用恢复时钟的上升沿采样串行输入数据，得到恢复的串行数据。

Description

一种快速时钟数据恢复的方法
技术领域
本发明涉及的是一种串行输入数据的快速时钟数据恢复的方法。
背景技术
同步技术在数字通信系统中，是非常重要的技术；位同步是最基本的同步技术，位同步时钟信号不仅用于对输入码元信号的监测保证收发同步，而且在对获取祯同步，群同步及对接收的数字码元进行各种处理过程中也为系统提供了一个基准的同步时钟。
随着现代电子技术的发展，数字系统趋于模块化，小型化，芯片化，因此如何实现同步系统的模块化和芯片化是急需解决的问题。
在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法，其中锁相法是指利用锁相环来提取位同步信号的方法。
发明内容
本发明的目的在于克服现有技术存在的不足，而提供一种基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数的快速时钟数据恢复的方法。
本发明的目的是通过如下技术方案来完成的，所述的快速时钟数据恢复的方法是：它基于锁相环的位同步提取方法，包括由分频器分模块，鉴相器分模块，滤波器分模块和选相器分模块组成的可以快速同步的小型同步模块，其中：
1）分频器分模块负责将系统时钟分频至串行输入数据的同频时钟，分频参数N可配，值为整数4至10，即要得到相同的同频时钟，可由不同的系统时钟通过参数N配置得到；
2）鉴相器分模块负责检测本地时钟与输入数据的相位超前滞后关系，产生鉴相有效信号valid和相位超前滞后信号up_down；
3）滤波器分模块负责累计超前滞后信号有效时的次数，可以设置一个基数M，当valid信号为高，up_down信号为高时，累加器每次在基数M上加1，当累加到2M时，输出相位向前调整信号early；当valid信号为高，up_down信号为低时，累加器每次在基数M上减1，当累计到0时，输出相位向后调整信号later；当valid为低时，累加器保持原值；
4）选相器分模块根据early和later调整当前恢复时钟的相位，最终结果是将恢复时钟r_clk的下降沿和采样数据的边沿对齐，能解决上升沿采样边沿会造成亚稳态的问题；
最后用恢复时钟的上升沿采样串行输入数据，得到恢复的串行数据。
本发明所述鉴相器模块使用可以识别输入信号连0和连1的超前滞后鉴相器，利用四个D触发器用恢复时钟r_clk对输入信号datain采样产生datain_reg1、datain_reg2、datain_reg3三个信号，如果datain_reg2=datain_reg3≠datain_reg1，则表示时钟超前，up-down为高电平；如果datain_reg1=datain_reg2≠datain_reg3，则表示时钟滞后，up_down为低电平；当输入信号连0或连1时datain_reg1=datain_reg2=datain_reg3，valid为低电平，此时up_down无效。
本发明所述调整相位精度可由参数N可配，值为整数4至10；相位精度为360度除以参数N，即当选择N为4时，相位调整精度为90度，每调整一次的相位变化为90度；当参数N为10时，相位精度为36度，每调整一次的相位变化为36度。
本发明可以满足不同设计对调整幅度和调整精度的不同需求；它同步时钟锁定时间较短，速度比较快，由设计时钟选择决定，精度较高，并具有可调整性，时钟抖噪参数可以通过改变分频器分频参数N和计数器参数M调整，并可以实现频率很宽范围的码流的位同步时钟提取，因而本发明可以生成元件符号在各种FPGA芯片和部分CPLD芯片设计中调用，节省用户设计时间，缩短设计周期，具有很高的商用价值。
附图说明
图1是本发明所述小型同步模块的构成示意框图。
图2是本发明所述鉴相器模块的具体电路原理图。
具体实施方式
下面将结合附图对本发明作详细的介绍：快速时钟数据恢复的方法。
本发明的目的是通过如下技术方案来完成的，所述的快速时钟数据恢复的方法是：它基于锁相环的位同步提取方法，包括由分频器分模块，鉴相器分模块，滤波器分模块和选相器分模块组成的可以快速同步的小型同步模块，其中：
1）分频器分模块负责将系统时钟分频至串行输入数据的同频时钟，分频参数N可配，值为整数4至10，即要得到相同的同频时钟，可由不同的系统时钟通过参数N配置得到；
2）鉴相器分模块负责检测本地时钟与输入数据的相位超前滞后关系，产生鉴相有效信号valid和相位超前滞后信号up_down；
3）滤波器分模块负责累计超前滞后信号有效时的次数，可以设置一个基数M，当valid信号为高，up_down信号为高时，累加器每次在基数M上加1，当累加到2M时，输出相位向前调整信号early；当valid信号为高，up_down信号为低时，累加器每次在基数M上减1，当累计到0时，输出相位向后调整信号later；当valid为低时，累加器保持原值；
4）选相器分模块根据early和later调整当前恢复时钟的相位，最终结果是将恢复时钟r_clk的下降沿和采样数据的边沿对齐，能解决上升沿采样边沿会造成亚稳态的问题；
最后用恢复时钟的上升沿采样串行输入数据，得到恢复的串行数据。
本发明所述鉴相器模块使用可以识别输入信号连0和连1的超前滞后鉴相器，利用四个D触发器用恢复时钟r_clk对输入信号datain采样产生datain_reg1、datain_reg2、datain_reg3三个信号，如果datain_reg2=datain_reg3≠datain_reg1，则表示时钟超前，up-down为高电平；如果datain_reg1=datain_reg2≠datain_reg3，则表示时钟滞后，up_down为低电平；当输入信号连0或连1时datain_reg1=datain_reg2=datain_reg3，valid为低电平，此时up_down无效。
本发明所述调整相位精度可由参数N可配，值为整数4至10；相位精度为360度除以参数N，即当选择N为4时，相位调整精度为90度，每调整一次的相位变化为90度；当参数N为10时，相位精度为36度，每调整一次的相位变化为36度。
本发明可以满足不同设计对调整幅度和调整精度的不同需求；它同步时钟锁定时间较短，速度比较快，由设计时钟选择决定，精度较高，并具有可调整性，时钟抖噪参数可以通过改变分频器分频参数N和计数器参数M调整，并可以实现频率很宽范围的码流的位同步时钟提取，因而本发明可以生成元件符号在各种FPGA芯片和部分CPLD芯片设计中调用，节省用户设计时间，缩短设计周期，具有很高的商用价值。
实施例：
将系统时钟分频至待同步的串行数据频率，根据设计要求，选择合适的相位精度，可快速恢复时钟和数据信号。

Claims (3)

1.一种快速时钟数据恢复的方法，其特征在于它基于锁相环的位同步提取方法，包括由分频器分模块，鉴相器分模块，滤波器分模块和选相器分模块组成的可以快速同步的小型同步模块，其中：
1）分频器分模块负责将系统时钟分频至串行输入数据的同频时钟，分频参数N可配，值为整数4至10，即要得到相同的同频时钟，可由不同的系统时钟通过参数N配置得到；
2）鉴相器分模块负责检测本地时钟与输入数据的相位超前滞后关系，产生鉴相有效信号valid和相位超前滞后信号up_down；
3）滤波器分模块负责累计超前滞后信号有效时的次数，可以设置一个基数M，当valid信号为高，up_down信号为高时，累加器每次在基数M上加1，当累加到2M时，输出相位向前调整信号early；当valid信号为高，up_down信号为低时，累加器每次在基数M上减1，当累计到0时，输出相位向后调整信号later；当valid为低时，累加器保持原值；
4）选相器分模块根据early和later调整当前恢复时钟的相位，最终结果是将恢复时钟r_clk的下降沿和采样数据的边沿对齐，能解决上升沿采样边沿会造成亚稳态的问题；
最后用恢复时钟的上升沿采样串行输入数据，得到恢复的串行数据。
2.根据权利要求1所述的快速时钟数据恢复的方法，其特征在于所述鉴相器模块使用可以识别输入信号连0和连1的超前滞后鉴相器，利用四个D触发器用恢复时钟r_clk对输入信号datain采样产生datain_reg1、datain_reg2、datain_reg3三个信号，如果datain_reg2=datain_reg3≠datain_reg1，则表示时钟超前，up-down为高电平；如果datain_reg1=datain_reg2≠datain_reg3，则表示时钟滞后，up_down为低电平；当输入信号连0或连1时datain_reg1=datain_reg2=datain_reg3，valid为低电平，此时up_down无效。
3.根据权利要求1所述的快速时钟数据恢复的方法，其特征在于本发明所述调整相位精度可由参数N可配，值为整数4至10；相位精度为360度除以参数N，即当选择N为4时，相位调整精度为90度，每调整一次的相位变化为90度；当参数N为10时，相位精度为36度，每调整一次的相位变化为36度。
CN2013100600877A 2012-10-22 2013-02-26 一种快速时钟数据恢复的方法 Pending CN103152155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100600877A CN103152155A (zh) 2012-10-22 2013-02-26 一种快速时钟数据恢复的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210404930.4 2012-10-22
CN201210404930 2012-10-22
CN2013100600877A CN103152155A (zh) 2012-10-22 2013-02-26 一种快速时钟数据恢复的方法

Publications (1)

Publication Number Publication Date
CN103152155A true CN103152155A (zh) 2013-06-12

Family

ID=48550035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100600877A Pending CN103152155A (zh) 2012-10-22 2013-02-26 一种快速时钟数据恢复的方法

Country Status (1)

Country Link
CN (1) CN103152155A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104750422A (zh) * 2013-12-25 2015-07-01 深圳开立生物医疗科技股份有限公司 一种现场可编程逻辑阵列及串行数据接收转换方法
CN106301658A (zh) * 2016-09-26 2017-01-04 湖南基石通信技术有限公司 一种位同步信号提取方法及装置
CN106464606A (zh) * 2014-06-11 2017-02-22 马维尔国际贸易有限公司 用于阻止网络设备中的帧传输的系统和方法
CN106850179A (zh) * 2016-12-23 2017-06-13 深圳市紫光同创电子有限公司 一种数据窗口查询方法及电路
CN107294526A (zh) * 2016-04-11 2017-10-24 苏州超锐微电子有限公司 一种改进的数字式时钟数据恢复方法
CN104300969B (zh) * 2014-05-12 2017-12-08 长沙理工大学 一种基于全数字锁相环的高精度同步时钟实现方法
CN109995346A (zh) * 2019-03-06 2019-07-09 杭州城芯科技有限公司 一种基于时钟吞咽电路的高频时钟同步电路
CN110445492A (zh) * 2019-09-09 2019-11-12 Oppo广东移动通信有限公司 跨时钟域分频时钟保护电路、分频电路、方法及终端设备
CN112039529A (zh) * 2020-07-27 2020-12-04 深圳市风云实业有限公司 一种hdb3码的解码装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521976A (zh) * 2003-01-27 2004-08-18 华为技术有限公司 基于时钟信号的数据接收方法及其装置
CN1697324A (zh) * 2004-05-10 2005-11-16 华为技术有限公司 传输信号去抖动的实现方法及其装置
US20070025483A1 (en) * 2005-07-29 2007-02-01 International Business Machines Corporation Methods and apparatus for clock synchronization and data recovery in a receiver
CN1925387A (zh) * 2005-08-29 2007-03-07 中兴通讯股份有限公司 一种数据时钟恢复电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521976A (zh) * 2003-01-27 2004-08-18 华为技术有限公司 基于时钟信号的数据接收方法及其装置
CN1697324A (zh) * 2004-05-10 2005-11-16 华为技术有限公司 传输信号去抖动的实现方法及其装置
US20070025483A1 (en) * 2005-07-29 2007-02-01 International Business Machines Corporation Methods and apparatus for clock synchronization and data recovery in a receiver
CN1925387A (zh) * 2005-08-29 2007-03-07 中兴通讯股份有限公司 一种数据时钟恢复电路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104750422A (zh) * 2013-12-25 2015-07-01 深圳开立生物医疗科技股份有限公司 一种现场可编程逻辑阵列及串行数据接收转换方法
CN104750422B (zh) * 2013-12-25 2018-02-23 深圳开立生物医疗科技股份有限公司 一种现场可编程逻辑阵列及串行数据接收转换方法
CN104300969B (zh) * 2014-05-12 2017-12-08 长沙理工大学 一种基于全数字锁相环的高精度同步时钟实现方法
CN106464606B (zh) * 2014-06-11 2020-06-02 马维尔亚洲私人有限公司 用于阻止网络设备中的帧传输的系统和方法
CN106464606A (zh) * 2014-06-11 2017-02-22 马维尔国际贸易有限公司 用于阻止网络设备中的帧传输的系统和方法
CN107294526A (zh) * 2016-04-11 2017-10-24 苏州超锐微电子有限公司 一种改进的数字式时钟数据恢复方法
CN106301658A (zh) * 2016-09-26 2017-01-04 湖南基石通信技术有限公司 一种位同步信号提取方法及装置
CN106301658B (zh) * 2016-09-26 2018-11-09 湖南基石通信技术有限公司 一种位同步信号提取方法及装置
CN106850179A (zh) * 2016-12-23 2017-06-13 深圳市紫光同创电子有限公司 一种数据窗口查询方法及电路
CN109995346A (zh) * 2019-03-06 2019-07-09 杭州城芯科技有限公司 一种基于时钟吞咽电路的高频时钟同步电路
CN109995346B (zh) * 2019-03-06 2020-08-04 杭州城芯科技有限公司 一种基于时钟吞咽电路的高频时钟同步电路
CN110445492A (zh) * 2019-09-09 2019-11-12 Oppo广东移动通信有限公司 跨时钟域分频时钟保护电路、分频电路、方法及终端设备
CN110445492B (zh) * 2019-09-09 2023-04-07 Oppo广东移动通信有限公司 跨时钟域分频时钟保护电路、分频电路、方法及终端设备
CN112039529A (zh) * 2020-07-27 2020-12-04 深圳市风云实业有限公司 一种hdb3码的解码装置及方法

Similar Documents

Publication Publication Date Title
CN103152155A (zh) 一种快速时钟数据恢复的方法
US8705680B2 (en) CDR circuit
US7474720B2 (en) Clock and data recovery method and digital circuit for the same
CN103529689B (zh) 主备卫星钟时频信号无缝切换装置及方法
CN101803196B (zh) 抖动抑制电路和抖动抑制方法
CN101753288A (zh) 基于过采样的时钟数据恢复和串并转换电路
CN103490775B (zh) 基于双环结构的时钟数据恢复控制器
EP3301835A1 (en) Apparatus and methods for asynchronous clock mapping
US20110216863A1 (en) Receiving apparatus and method for setting gain
CN101170399A (zh) 一种分布式基站中的时钟同步方法及分布式基站
CN105516041B (zh) 一种低信噪比下自适应数字解调系统
KR101414289B1 (ko) 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
JP2014222872A (ja) クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法
CN103209070A (zh) 一种数字接口射频芯片及其实现方法
KR101414342B1 (ko) 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
TWI226774B (en) Clock and data recovery circuit
CN102055469B (zh) 鉴相器及锁相环电路
CN108123788A (zh) 适用于散射通信的基于盲分离迭代重构的快速同步装置
CN105376041B (zh) 异步串行数据采集装置以及异步串行数据采集方法
CN104038216B (zh) 一种高速信号中提取比特同步时钟的电路
CN106059975B (zh) 一种新的抑制载波同步的方法及costas环
CN101771527A (zh) 一种异步通信的时钟提取装置和方法
CN202586998U (zh) 一种基于fpga的加噪信号同步时钟提取装置
CN1312875C (zh) 基于数字锁相环的phs系统位同步方法及实现装置
JP2014225874A (ja) クロック・データ・リカバリ回路で受信データ信号を取得するためのシステム及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170510