CN110445492A - 跨时钟域分频时钟保护电路、分频电路、方法及终端设备 - Google Patents
跨时钟域分频时钟保护电路、分频电路、方法及终端设备 Download PDFInfo
- Publication number
- CN110445492A CN110445492A CN201910849645.5A CN201910849645A CN110445492A CN 110445492 A CN110445492 A CN 110445492A CN 201910849645 A CN201910849645 A CN 201910849645A CN 110445492 A CN110445492 A CN 110445492A
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- frequency dividing
- dividing
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000001360 synchronised effect Effects 0.000 claims abstract description 23
- 230000001960 triggered effect Effects 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 claims description 49
- 230000005611 electricity Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本申请适用于分频时钟技术领域，提供了一种跨时钟域分频时钟保护电路、分频电路、方法及终端设备。本申请实施例通过将时钟域一的分频请求同步至时钟域二；根据分频请求产生时钟域二的分频更新请求；在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；根据分频更新请求或时钟置高指令，输出清零指令将分频请求的计数值清零，可以清除上一次的分频请求和上一次的分频请求的计数值，有效隔离上一次的分频参数和新的分频参数，防止在分频参数更新时产生毛刺。
Description
技术领域
本申请属于分频时钟技术领域，尤其涉及一种跨时钟域分频时钟保护电路、分频电路、方法及终端设备。
背景技术
终端设备中的跨时钟域分频时钟电路在分频参数更新时通常会产生毛刺(噪声)，此时，若有任一个时钟处于不稳定状态，都将导致输出的时钟信号不稳定，从而导致系统故障。现有的跨时钟域时钟分频时钟保护方案通常是采用时钟门控或软件方法来保护分频时钟，时钟门控结构复杂，软件方法则需要编辑复杂的软件程序。
申请内容
有鉴于此，本申请实施例提供了一种跨时钟域分频时钟保护电路、分频电路、方法及终端设备，以解决现有的跨时钟域时钟分频时钟保护方案通常是采用时钟门控或软件方法来保护分频时钟，时钟门控结构复杂，软件方法则需要编辑复杂的软件程序的问题。
本申请实施例的第一方面提供了一种跨时钟域分频时钟保护电路，包括：
分频请求同步器，用于接收时钟域一的分频请求并同步至时钟域二；
分频更新请求产生器，与所述分频请求同步器电连接，用于在接收到所述分频请求同步器输出的分频请求时，根据所述分频请求产生时钟域二的分频更新请求，并在产生所述分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除所述分频请求；
计数值清零模块，与所述分频更新请求产生器电连接，用于在接收到所述分频更新请求产生器输出的分频更新请求或时钟置高指令时，输出清零指令将所述分频请求的计数值清零。
在一个实施例中，所述分频请求同步器包括同步触发器；
所述同步触发器的第一输入端用于接收所述分频请求；
所述同步触发器的输出端与所述分频更新请求产生器的第一输入端电连接，用于将所述分频请求输出至所述分频更新请求产生器。
在一个实施例中，所述分频更新请求产生器为时序脉冲发生器；
所述时序脉冲发生器的的第一输入端与所述分频请求同步器的输出端电连接，用于接收所述分频请求；
所述时序脉冲发生器的第一输出端用于将所述时钟域二的分频响应输出至时钟域一；
所述时序脉冲发生器的第二输出端与所述计数值清零模块的第一输入端电连接，用于将所述分频更新请求输出至所述计数值清零模块。
在一个实施例中，所述计数值清零模块包括或门；
所述或门的第一输入端与所述分频更新请求同步器的第二输出端电连接，用于接收所述分频请求同步器输出的分频更新请求；
所述或门的第二输入端用于接收所述时钟置高指令；
所述或门的输出端用于输出所述清零指令，所述清零指令包括所述分频更新请求或所述时钟置高指令。
在一个实施例中，所述分频更新请求的信号宽度等于时钟二的一个脉冲周期的宽度。
本申请实施例的第二方面提供了一种跨时钟域分频时钟分频电路，包括如本申请实施例的第一方面所述的跨时钟域分频时钟保护电路，还包括时钟域一的分频响应同步器以及时钟域二的分频参数同步器、比较器和计数器；
所述分频更新请求产生器还与所述分频响应同步器和所述分频参数同步器电连接，用于在接收到所述分频请求同步器输出的分频请求时，根据所述分频请求产生时钟域二的分频更新请求并输出至所述分频参数同步器，还用于在产生所述分频更新请求时，生成时钟域二的分频响应并输出至所述分频响应同步器；
所述分频响应同步器用于在接收到所述时钟域二的分频响应时，将所述时钟域二的分频响应同步至时钟域一，产生并输出时钟域一的分频响应，以触发所述时钟域一清除所述分频请求；
所述分频参数同步器还与所述比较器电连接，用于接收所述分频参数和所述分频更新请求，并在接收到所述分频更新请求时将所述分频参数同步至所述比较器；
所述比较器还与所述计数器和所述计数值清零模块电连接，用于比较所述分频参数与所述计数器记录的所述分频请求的计数值的大小，在所述计数值等于所述分频参数时，输出所述时钟置高指令至所述计数值清零模块；
所述计数值清零模块还与所述计数器电连接，用于在接收到所述分频更新请求产生器输出的分频更新请求或所述比较器输出的时钟置高指令时，输出清零指令至所述计数器；
所述计数器用于在接收到所述清零指令时，将所述计数值清零。
在一个实施例中，所述跨时钟域分频时钟分频电路还包括与所述比较器电连接的时钟产生单元；
所述比较器还用于在所述计数值等于所述分频参数时，输出所述时钟置高指令至所述时钟产生单元，在所述计数值等于所述分频参数的一半时，输出时钟置低指令至所述时钟产生单元；
所述时钟产生单元用于在接收到所述时钟置高指令时，输出时钟二的分频时钟的高电平脉冲，在接收到所述时钟置低指令时，输出时钟二的分频时钟的低电平脉冲。
在一个实施例中，在所述分频更新请求产生器产生所述分频更新请求之前，所述时钟二的分频时钟为二分频时钟；
在所述分频更新请求产生器产生所述分频更新请求之后，所述时钟二的分频时钟为三分频时钟。
本申请实施例的第三方面提供了一种跨时钟域分频时钟保护方法，包括：
将时钟域一的分频请求同步至时钟域二；
根据所述分频请求产生时钟域二的分频更新请求；
在产生所述分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除所述分频请求；
根据所述分频更新请求或时钟置高指令，输出清零指令将所述分频请求的计数值清零。
本申请实施例的第四方面提供了一种终端设备，包括如本申请实施例的第一方面所述的跨时钟域分频时钟保护电路或如本申请实施例的第二方面所述的跨时钟域分频时钟分频电路。
本申请实施例的第一方面通过提供一种包括分频请求同步器、分频更新请求产生器和计数值清零模块的跨时钟域分频时钟保护电路，通过分频请求同步器将时钟域一的分频请求同步至时钟域二；通过分频更新请求产生器在接收到分频请求同步器输出的分频请求时，根据分频请求产生时钟域二的分频更新请求并输出，并在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；通过计数值清零模块在接收到分频更新请求产生器输出的分频更新请求或时钟置高指令时，输出清零指令将分频请求的计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，防止在分频参数更新时产生毛刺，并且结构简单，易于实现。
本申请实施例的第二方面通过提供一种包括跨时钟域分频时钟保护电路、时钟域一的分频响应同步器以及时钟域二的分频参数同步器、比较器和计数器的分频电路，通过分频请求同步器接收时钟域一的分频请求并同步至时钟域二；通过分频更新请求产生器在接收到分频请求同步器输出的分频请求时，根据分频请求产生时钟域二的分频更新请求并输出至分频参数同步器，在产生分频更新请求时，生成时钟域二的分频响应并输出至分频响应同步器；通过分频响应同步器在接收到时钟域二的分频响应时，将时钟域二的分频响应同步至时钟域一，产生并输出时钟域一的分频响应，以触发时钟域一清除分频请求；通过分频参数同步器接收分频参数和分频更新请求，并在接收到分频更新请求时将分频参数同步至比较器；通过比较器比较分频参数与计数器记录的分频请求的计数值的大小，在计数值等于分频参数时，输出时钟置高指令至计数值清零模块；通过计数值清零模块在接收到分频更新请求产生器输出的分频更新请求或比较器输出的时钟置高指令时，输出清零指令至计数器；通过计数器在接收到清零指令时，将计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，能够在对跨时钟域分频时钟进行分频的过程中，防止在分频参数更新时产生毛刺。
本申请实施例的第三方面通过提供一通跨时钟域分频时钟保护方法，将时钟域一的分频请求同步至时钟域二；根据分频请求产生时钟域二的分频更新请求；在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；根据分频更新请求或时钟置高指令，输出清零指令将分频请求的计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，防止在分频参数更新时产生毛刺，方法流程简单，易于实现。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的跨时钟域分频时钟保护电路的一种结构示意图；
图2是本申请实施例提供的跨时钟域分频时钟保护电路的另一种结构示意图；
图3是本申请实施例提供的跨时钟域分频时钟分频电路的一种结构示意图；
图4是本申请实施例提供的跨时钟域分频时钟分频电路的另一种结构示意图；
图5是本申请实施例提供的时钟、分频更新请求、计数器、分频时钟的上升沿计数值、分频时钟的下降沿计数值、时钟二、二分频时钟和三分频时钟的波形图；
图6是本申请实施例提供的跨时钟域分频时钟保护方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“一”、“二”和“三”等是用于区别不同对象，而非用于描述特定顺序。
如图1所示，本申请的一个实施例提供一种跨时钟域分频时钟保护电路10，包括分频请求同步器1、分频更新请求产生器2和计数值清零模块3。
在应用中，跨时钟域分频时钟保护电路可以应用于任意包括时钟模块的终端设备，例如，手机、平板电脑、个人数字助理、智能手环、AI(Artificial Intelligence，人工智能)机器人、AR(Augmented Reality，增强现实)眼镜、多媒体广告机等。跨时钟域分频时钟保护电路可以是终端设备的处理器中的电路结构，分频请求同步器、分频更新请求产生器和计数值清零模块为处理器中集成设置的具备相应功能的逻辑器件或电路结构。处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。处理器具体可以是时钟管理芯片。
如图1所示，在本实施例中，分频请求同步器1，用于接收时钟域一的分频请求并同步至时钟域二；
分频更新请求产生器2，与分频请求同步器1电连接，用于在接收到分频请求同步器1输出的分频请求时，根据分频请求产生时钟域二的分频更新请求，并在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；
计数值清零模块3，与分频更新请求产生器2电连接，用于在接收到分频更新请求产生器2输出的分频更新请求或时钟置高指令时，输出清零指令将分频请求的计数值清零。
在应用中，分频时钟包括时钟一和时钟二，时钟域一的分频请求(CLK2_DIVREQ_DM1)为时钟二的分频请求在时钟域一中的信号，时钟域二的分频更新请求(CLK2_DIVREQ)为时钟二的分频请求在时钟域二中的信号，时钟域二的分频参数(CLK2_DIVPAR_DM1)为时钟二的分频参数在时钟域一中的信号，时钟域二的分频响应(CLK_DIVACK)为时钟二的分频响应在时钟域二中的信号。
在一个实施例中，所述分频更新请求的信号宽度等于时钟二的一个脉冲周期的宽度。
在应用中，分频请求同步器可以是同步触发器，或者，包括同步触发器及外围电路。同步触发器可以通过JK触发器、D触发器或RC触发器等实现。分频更新请求产生器可以是时序脉冲发生器，时序脉冲发生器可以是D触发器，或者，包括D触发器及或非门等外围电路。计数值清零模块可以是或门，或者，包括或门及外围电路。
在应用中，分频更新请求产生器还与分频参数同步器和分频响应同步器电连接，计数值清零模块还与比较器和计数器电连接，分频参数同步器还与比较器电连接，比较器还与计数器电连接。分频更新请求产生器具体用于将分频更新请求输出至时钟域二的分频参数同步器，触发分频参数同步器将时钟域一的分频参数同步至时钟域二的比较器；还用于在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一的分频响应同步器，触发分频响应同步器清除分频请求。计数值清零模块具体用于在接收到分频更新请求或比较器输出的时钟置高指令时，输出清零指令至时钟域二的计数器，将计数器记录的分频请求的计数值清零。比较器用于比较计数器的计数值与分频参数的大小，在计数值等于分频参数时，输出时钟置高指令。
在应用中，分频参数同步器同步至比较器的分频参数(CLK2_DIVPAR_SYNC)为时钟二的分频参数在时钟域二中的信号。分频响应同步器输出的时钟域一的分频响应(CLK2_DIVACK_DM1)为时钟二的分频响应在时钟域一中的信号。
在应用中，分频参数同步器、分频响应同步器、比较器和计数器可以是终端设备的既有跨时钟域分频时钟分频电路中的既有结构，也可以是终端设备中新增的结构，分频参数同步器和分频响应同步器均可以是同步触发器，或者，包括同步触发器及外围电路。
如图2所示，在一个实施例中，分频请求同步器1包括同步触发器；
同步触发器的第一输入端用于接收分频请求；
同步触发器的输出端与分频更新请求产生器2的第一输入端电连接，用于将分频请求输出至分频更新请求产生器2。
在应用中，同步触发器还可以包括用于输入复位信号的第二输入端。图2示例性的示出同步触发器包括第二输入端。
如图2所示，在一个实施例中，分频更新请求产生器2为时序脉冲发生器；
时序脉冲发生器的第一输入端与分频请求同步器1的输出端电连接，用于接收分频请求；
时序脉冲发生器的第一输出端用于将时钟域二的分频响应输出至时钟域一；
时序脉冲发生器的第二输出端与计数值清零模块3的第一输入端电连接，用于将分频更新请求分别输出至计数值清零模块3。
在应用中，时序脉冲发生器的第一输入端和第一输出端可以为同一端口，既用于输入分频请求又用于输出时钟域二的分频响应。时序脉冲发生器还可以包括用于输入复位信号的第二输入端。图2示例性的示出时序脉冲发生器包括第二输入端。
在应用中，时序脉冲发生器的第一输出端与分频响应同步器的分频响应输入端电连接，用于将时钟域二的分频响应输出至分频响应同步器的分频响应输入端。时序脉冲发生器的第二输出端还与分频参数同步器的分频更新请求输入端电连接，用于将分频更新请求输出至分频参数同步器的分频更新请求输入端。
如图2所示，在一个实施例中，计数值清零模块3包括或门；
或门的第一输入端与分频更新请求同步器2的输出端电连接，用于接收分频请求同步器2输出的；
或门的第二输入端用于接收时钟置高指令；
或门的输出端用于输出清零指令，清零指令包括分频更新请求或时钟置高指令。
在应用中，或门的第二输入端与比较器的时钟置高指令输出端电连接，用于接收比较器的时钟置高指令输出端输出的时钟置高指令。或门的输出端与计数器的清零信号输入端电连接，用于将分频更新请求或时钟置高指令输出至计数器。
本实施例通过提供一种包括分频请求同步器、分频更新请求产生器和计数值清零模块的跨时钟域分频时钟保护电路，通过分频请求同步器将时钟域一的分频请求同步至时钟域二；通过分频更新请求产生器在接收到分频请求同步器输出的分频请求时，根据分频请求产生时钟域二的分频更新请求并输出，并在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；通过计数值清零模块在接收到分频更新请求产生器输出的分频更新请求或时钟置高指令时，输出清零指令将分频请求的计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，防止在分频参数更新时产生毛刺，并且结构简单，易于实现。
如图3或图4所示，本申请的一个实施例提供一种跨时钟域分频时钟分频电路100，包括图1或2对应的实施例中的跨时钟域分频时钟保护电路，还包括时钟域一的分频响应同步器20以及时钟域二的分频参数同步器30、比较器40和计数器50；
分频更新请求产生器2还与分频响应同步器20和分频参数同步器30电连接，用于在接收到分频请求同步器1输出的分频请求时，根据分频请求产生时钟域二的分频更新请求并输出至分频参数同步器30，还用于在产生分频更新请求时，生成时钟域二的分频响应并输出至分频响应同步器20；
分频响应同步器30用于在接收到时钟域二的分频响应时，将时钟域二的分频响应同步至时钟域一，产生并输出时钟域一的分频响应，以触发时钟域一清除分频请求；
分频参数同步器30还与比较器40电连接，用于接收分频参数和分频更新请求，并在接收到分频更新请求时将分频参数同步至比较器40；
比较器40还与计数器50和计数值清零模块3电连接，用于比较分频参数与计数器50记录的分频请求的计数值的大小，在计数值等于分频参数时，输出时钟置高指令至计数值清零模块3；
计数值清零模块3还与计数器50电连接，用于在接收到分频更新请求产生器2输出的分频更新请求或比较器40输出的时钟置高指令时，输出清零指令至计数器50；
计数器50用于在接收到清零指令时，将计数值清零。
图3在图1的基础上示例性的示出了包括图1对应的实施例中的跨时钟域分频时钟保护电路10的跨时钟域分频时钟分频电路100。
图4在图2的基础上示例性的示出了包括图2对应的实施例中的跨时钟域分频时钟保护电路10的跨时钟域分频时钟分频电路100；其中，时序脉冲发生器的第一输出端与分频响应同步器20的分频响应输入端电连接，时序脉冲发生器的第二输出端与分频参数同步器30的分频更新请求输入端电连接，或门的第二输入端与比较器40的时钟置高指令输出端电连接，或门的输出端与计数器50的清零信号输入端电连接。
在应用中，跨时钟域分频时钟分频电路可以是终端设备的处理器中的电路结构，分频响应同步器、分频参数同步器、比较器和计数器为处理器中集成设置的具备相应功能的逻辑器件或电路结构。
在应用中，分频响应同步器、分频参数同步器、比较器和计数器还可以包括用于输入复位信号的复位信号输入端。图4示例性的示出分频响应同步器20、分频参数同步器30、比较器40和计数器50包括复位信号输入端。
如图3或图4所示，在一个实施例中，跨时钟域分频时钟分频电路100，还包括与比较器40电连接的时钟产生单元60；
比较器40还用于在计数值等于分频参数时，输出时钟置高指令至时钟产生单元60，将时钟产生单元60输出的分频时钟设置为高电平，在计数值等于分频参数的一半时，输出时钟置低指令至时钟产生单元60，将时钟产生单元60的输出的分频时钟设置为低电平；
时钟产生单元60用于在接收到时钟置高指令时，通过其分频时钟输出端输出时钟二的分频时钟的高电平脉冲，在接收到时钟置低指令时，通过其分频时钟输出端输出时钟二的分频时钟的低电平脉冲。
在应用中，时钟产生单元(Clock Generation Unit)可以是时钟发生器(Clockgeneration)、时间管理器(Timer)、时钟产生器(clock produce circuit)、时钟管理芯片等，时钟产生单元包括分频器。时钟二的分频时钟(CLK2_DIV)为时钟域二中的信号。
在应用中，时钟产生单元还可以包括用于输入复位信号的复位信号输入端。图4示例性的示出时钟产生单元60包括复位信号输入端。
在一个实施例中，在所述分频更新请求产生器产生所述分频更新请求之前，所述时钟二的分频时钟为二分频时钟；
在所述分频更新请求产生器产生所述分频更新请求之后，所述时钟二的分频时钟为三分频时钟。
在应用中，二分频时钟和三分频时钟均为时钟二的分频时钟，二分频时钟为分频更新请求产生之前时钟二的分频时钟，三分频时钟为分频更新请求产生之后时钟二的分频时钟。
如图5所示，示例性的示出了依次排列的时钟、分频更新请求、计数器、分频时钟的上升沿计数值(高电平有效)、分频时钟的下降沿计数值(低电平有效)、时钟二、二分频时钟和三分频时钟的波形图；其中，虚线之前为产生分频更新请求之前，虚线之后为产生分频更新请求之后。
本实施例通过提供一种包括跨时钟域分频时钟保护电路、时钟域一的分频响应同步器以及时钟域二的分频参数同步器、比较器和计数器的分频电路，通过分频请求同步器接收时钟域一的分频请求并同步至时钟域二；通过分频更新请求产生器在接收到分频请求同步器输出的分频请求时，根据分频请求产生时钟域二的分频更新请求并输出至分频参数同步器，在产生分频更新请求时，生成时钟域二的分频响应并输出至分频响应同步器；通过分频响应同步器在接收到时钟域二的分频响应时，将时钟域二的分频响应同步至时钟域一，产生并输出时钟域一的分频响应，以触发时钟域一清除分频请求；通过分频参数同步器接收分频参数和分频更新请求，并在接收到分频更新请求时将分频参数同步至比较器；通过比较器比较分频参数与计数器记录的分频请求的计数值的大小，在计数值等于分频参数时，输出时钟置高指令至计数值清零模块；通过计数值清零模块在接收到分频更新请求产生器输出的分频更新请求或比较器输出的时钟置高指令时，输出清零指令至计数器；通过计数器在接收到清零指令时，将计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，能够在对跨时钟域分频时钟进行分频的过程中，防止在分频参数更新时产生毛刺。
本实施例还通过在分频电路中设置时钟产生单元，可以在分频更新请求产生器产生分频更新请求之前输出时钟二的二分频时钟，在分频更新请求产生器产生分频更新请求之后输出时钟二的三分频时钟，在分频更新请求产生前后不产生毛刺，平滑的实现了时钟二的二分频时钟到三分频时钟的输出，使时钟二的二分频时钟平滑过渡到三分频时钟。
如图6所示，本申请的一个实施例还提供一种跨时钟域分频时钟保护方法，包括：
步骤S601、将时钟域一的分频请求同步至时钟域二；
步骤S602、根据所述分频请求产生时钟域二的分频更新请求；
步骤S603、在产生所述分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除所述分频请求；
步骤S604、根据所述分频更新请求或时钟置高指令，输出清零指令将所述分频请求的计数值清零。
在应用中，步骤S601可以由分频请求同步器来执行，步骤S602和S603可以由分频更新请求产生器来执行，步骤S604可以由计数值清零模块来执行。步骤S601～S604也可以由其他逻辑电路来实现，还可以通过软件方法来实现，例如，由终端设备的处理器在运行具备相应功能的计算机程序时实现。
本实施例通过将时钟域一的分频请求同步至时钟域二；根据分频请求产生时钟域二的分频更新请求；在产生分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除分频请求；根据分频更新请求或时钟置高指令，输出清零指令将分频请求的计数值清零，可以起到清除上一次的分频请求和上一次的分频请求的计数值的作用，从而可以有效隔离上一次的分频参数和新的分频参数，防止在分频参数更新时产生毛刺，方法流程简单，易于实现。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本申请一个实施例还提供一种终端设备包括：上述实施例中的跨时钟域分频时钟保护电路或跨时钟域分频时钟分频电路。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种跨时钟域分频时钟保护电路，其特征在于，包括：
分频请求同步器，用于接收时钟域一的分频请求并同步至时钟域二；
分频更新请求产生器，与所述分频请求同步器电连接，用于在接收到所述分频请求同步器输出的分频请求时，根据所述分频请求产生时钟域二的分频更新请求，并在产生所述分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除所述分频请求；
计数值清零模块，与所述分频更新请求产生器电连接，用于在接收到所述分频更新请求产生器输出的分频更新请求或时钟置高指令时，输出清零指令将所述分频请求的计数值清零。
2.如权利要求1所述的跨时钟域分频时钟保护电路，其特征在于，所述分频请求同步器包括同步触发器；
所述同步触发器的第一输入端用于接收所述分频请求；
所述同步触发器的输出端与所述分频更新请求产生器的第一输入端电连接，用于将所述分频请求输出至所述分频更新请求产生器。
3.如权利要求1所述的跨时钟域分频时钟保护电路，其特征在于，所述分频更新请求产生器为时序脉冲发生器；
所述时序脉冲发生器的的第一输入端与所述分频请求同步器的输出端电连接，用于接收所述分频请求；
所述时序脉冲发生器的第一输出端用于将所述时钟域二的分频响应输出至时钟域一；
所述时序脉冲发生器的第二输出端与所述计数值清零模块的第一输入端电连接，用于将所述分频更新请求输出至所述计数值清零模块。
4.如权利要求1所述的跨时钟域分频时钟保护电路，其特征在于，所述计数值清零模块包括或门；
所述或门的第一输入端与所述分频更新请求同步器的第二输出端电连接，用于接收所述分频请求同步器输出的分频更新请求；
所述或门的第二输入端用于接收所述时钟置高指令；
所述或门的输出端用于输出所述清零指令，所述清零指令包括所述分频更新请求或所述时钟置高指令。
5.如权利要求1～4任一项所述的跨时钟域分频时钟保护电路，其特征在于，所述分频更新请求的信号宽度等于时钟二的一个脉冲周期的宽度。
6.一种跨时钟域分频时钟分频电路，其特征在于，包括如权利要求1～5任一项所述的跨时钟域分频时钟保护电路，还包括时钟域一的分频响应同步器以及时钟域二的分频参数同步器、比较器和计数器；
所述分频更新请求产生器还与所述分频响应同步器和所述分频参数同步器电连接，用于在接收到所述分频请求同步器输出的分频请求时，根据所述分频请求产生时钟域二的分频更新请求并输出至所述分频参数同步器，还用于在产生所述分频更新请求时，生成时钟域二的分频响应并输出至所述分频响应同步器；
所述分频响应同步器用于在接收到所述时钟域二的分频响应时，将所述时钟域二的分频响应同步至时钟域一，产生并输出时钟域一的分频响应，以触发所述时钟域一清除所述分频请求；
所述分频参数同步器还与所述比较器电连接，用于接收所述分频参数和所述分频更新请求，并在接收到所述分频更新请求时将所述分频参数同步至所述比较器；
所述比较器还与所述计数器和所述计数值清零模块电连接，用于比较所述分频参数与所述计数器记录的所述分频请求的计数值的大小，在所述计数值等于所述分频参数时，输出所述时钟置高指令至所述计数值清零模块；
所述计数值清零模块还与所述计数器电连接，用于在接收到所述分频更新请求产生器输出的分频更新请求或所述比较器输出的时钟置高指令时，输出清零指令至所述计数器；
所述计数器用于在接收到所述清零指令时，将所述计数值清零。
7.如权利要求6所述的跨时钟域分频时钟分频电路，其特征在于，还包括与所述比较器电连接的时钟产生单元；
所述比较器还用于在所述计数值等于所述分频参数时，输出所述时钟置高指令至所述时钟产生单元，在所述计数值等于所述分频参数的一半时，输出时钟置低指令至所述时钟产生单元；
所述时钟产生单元用于在接收到所述时钟置高指令时，输出时钟二的分频时钟的高电平脉冲，在接收到所述时钟置低指令时，输出时钟二的分频时钟的低电平脉冲。
8.如权利要求7所述的跨时钟域分频时钟分频电路，其特征在于，在所述分频更新请求产生器产生所述分频更新请求之前，所述时钟二的分频时钟为二分频时钟；
在所述分频更新请求产生器产生所述分频更新请求之后，所述时钟二的分频时钟为三分频时钟。
9.一种跨时钟域分频时钟保护方法，其特征在于，包括：
将时钟域一的分频请求同步至时钟域二；
根据所述分频请求产生时钟域二的分频更新请求；
在产生所述分频更新请求时，生成时钟域二的分频响应并输出至时钟域一，触发时钟域一清除所述分频请求；
根据所述分频更新请求或时钟置高指令，输出清零指令将所述分频请求的计数值清零。
10.一种终端设备，其特征在于，包括如权利要求1～5任一项所述的跨时钟域分频时钟保护电路或如权利要求6～8任一项所述的跨时钟域分频时钟分频电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849645.5A CN110445492B (zh) | 2019-09-09 | 2019-09-09 | 跨时钟域分频时钟保护电路、分频电路、方法及终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849645.5A CN110445492B (zh) | 2019-09-09 | 2019-09-09 | 跨时钟域分频时钟保护电路、分频电路、方法及终端设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110445492A true CN110445492A (zh) | 2019-11-12 |
| CN110445492B CN110445492B (zh) | 2023-04-07 |
Family
ID=68439757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910849645.5A Active CN110445492B (zh) | 2019-09-09 | 2019-09-09 | 跨时钟域分频时钟保护电路、分频电路、方法及终端设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110445492B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446960A (zh) * | 2020-04-16 | 2020-07-24 | 浙江大华技术股份有限公司 | 一种时钟输出电路 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040252235A1 (en) * | 2002-06-12 | 2004-12-16 | Naoki Ejima | Data transmission device and data reception device |
| CN101498952A (zh) * | 2009-03-02 | 2009-08-05 | 北京红旗胜利科技发展有限责任公司 | 一种CPU、一种SoC芯片及一种同步时钟的方法 |
| CN102195638A (zh) * | 2011-03-28 | 2011-09-21 | 东南大学 | 一种低延时数字时钟分频方法 |
| US20120001664A1 (en) * | 2010-07-01 | 2012-01-05 | Fujitsu Semiconductor Limited | Clock divider circuit and system lsi having same |
| US20120033772A1 (en) * | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
| CN102497200A (zh) * | 2011-12-13 | 2012-06-13 | 东南大学 | 一种时钟信号丢失检测电路及方法 |
| US20130043915A1 (en) * | 2011-08-15 | 2013-02-21 | Texas Instruments Incorporated | Circuits and methods for signal transfer between different clock domains |
| CN103152155A (zh) * | 2012-10-22 | 2013-06-12 | 杭州开鼎科技有限公司 | 一种快速时钟数据恢复的方法 |
| US20150372683A1 (en) * | 2013-01-29 | 2015-12-24 | PS4 Luxco S.a.r.I. | Dll circuit and semiconductor device |
| US20180323794A1 (en) * | 2015-11-10 | 2018-11-08 | Teledyne E2V Semiconductors Sas | Method for synchronising data converters by means of a signal transmitted from one to the next |
-
2019
- 2019-09-09 CN CN201910849645.5A patent/CN110445492B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040252235A1 (en) * | 2002-06-12 | 2004-12-16 | Naoki Ejima | Data transmission device and data reception device |
| CN101498952A (zh) * | 2009-03-02 | 2009-08-05 | 北京红旗胜利科技发展有限责任公司 | 一种CPU、一种SoC芯片及一种同步时钟的方法 |
| US20120001664A1 (en) * | 2010-07-01 | 2012-01-05 | Fujitsu Semiconductor Limited | Clock divider circuit and system lsi having same |
| US20120033772A1 (en) * | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
| CN102195638A (zh) * | 2011-03-28 | 2011-09-21 | 东南大学 | 一种低延时数字时钟分频方法 |
| US20130043915A1 (en) * | 2011-08-15 | 2013-02-21 | Texas Instruments Incorporated | Circuits and methods for signal transfer between different clock domains |
| CN102497200A (zh) * | 2011-12-13 | 2012-06-13 | 东南大学 | 一种时钟信号丢失检测电路及方法 |
| CN103152155A (zh) * | 2012-10-22 | 2013-06-12 | 杭州开鼎科技有限公司 | 一种快速时钟数据恢复的方法 |
| US20150372683A1 (en) * | 2013-01-29 | 2015-12-24 | PS4 Luxco S.a.r.I. | Dll circuit and semiconductor device |
| US20180323794A1 (en) * | 2015-11-10 | 2018-11-08 | Teledyne E2V Semiconductors Sas | Method for synchronising data converters by means of a signal transmitted from one to the next |
Non-Patent Citations (2)
| Title |
|---|
| ZHONGHAI LU ET AL.: ""Cross clock-domain TDM virtual circuits for networks on chips"", 《PROCEEDINGS OF THE FIFTH ACM/IEEE INTERNATIONAL SYMPOSIUM》 * |
| 王茹等: ""采用同步分析的零延迟GRLS通信机制"", 《计算机辅助设计与图形学学报》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446960A (zh) * | 2020-04-16 | 2020-07-24 | 浙江大华技术股份有限公司 | 一种时钟输出电路 |
| CN111446960B (zh) * | 2020-04-16 | 2023-05-12 | 浙江大华技术股份有限公司 | 一种时钟输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110445492B (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527045C (zh) | 为低功率设计的动态时钟系统与方法 | |
| CN102939591B (zh) | 用于锁步同步的系统和方法 | |
| CN103324546B (zh) | 一种延时喂狗的方法及装置 | |
| CN110445492A (zh) | 跨时钟域分频时钟保护电路、分频电路、方法及终端设备 | |
| CN107678532A (zh) | 一种低功耗soc唤醒模块及低功耗soc | |
| WO2023273405A1 (zh) | 芯片级继电保护装置和系统 | |
| CN105743068B (zh) | 一种无功发生器保护系统 | |
| CN109039307A (zh) | 双沿防抖电路结构 | |
| CN107463236A (zh) | 一种复位检测电路和复位检测方法 | |
| JPH06502264A (ja) | 動的に切替え自在な多周波数クロック発生器 | |
| CN101901176A (zh) | 冗余时钟系统 | |
| CN210776570U (zh) | 智能设备的复位电路及智能设备 | |
| CN103269218A (zh) | 一种基于fpga/cpld的任意分数分频器实现方法 | |
| CN106815091A (zh) | 同步续传方法、从端设备及系统 | |
| CN103634096B (zh) | 一种时钟同步方法和装置 | |
| CN102707083A (zh) | 一种电机速度计算方法 | |
| CN110311672A (zh) | 一种低延迟的高频时钟分频电路、分频器及分频方法 | |
| Frazer et al. | Perturbative Treatment of Diffractive Dissociation at High Energies | |
| CN110945372B (zh) | 用于检测电信号中的至少一个毛刺的方法和用于实施该方法的装置 | |
| CN207301963U (zh) | 一种复位检测电路 | |
| Damiani et al. | Recurrence equations and the optimization of synchronous logic circuits | |
| Mayo et al. | Distributed termination detection with roughly synchronized clocks | |
| CN205210137U (zh) | 一种多路同步信号输出装置 | |
| CN100578244C (zh) | 一种环路振荡器启动电路 | |
| CN103838574A (zh) | 一种对数据表进行分组汇总的通用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |