CN105376041B - 异步串行数据采集装置以及异步串行数据采集方法 - Google Patents

Abstract

本发明提供能够以简易的结构抑制串行数据的采集时刻的误差的异步串行数据采集装置以及异步串行数据采集方法。包含：计数器(14)，其对输入时钟的次数进行计数，上述时钟对包含起始位的串行数据的采集时刻进行规定；以及变更部(16)，其根据输入了起始位的时刻的时钟的迁移，来变更由计数器(14)计数的与起始位对应的计数值的上限值。

Description

异步串行数据采集装置以及异步串行数据采集方法

技术领域

本发明涉及异步串行数据采集装置以及异步串行数据采集方法。

背景技术

在异步串行通信中，不存在像传送时钟的信号线那样，用于一直采取串行数据的同步的控制用信号线。因此，在各通信电路内基于通信用的时钟生成波特率来进行通信。当然，在各信号电路内生成的波特率中产生误差。波特率的误差表现为串行数据的采集时刻的误差。

在以往的异步串行通信中，作为一个例子如图7所示，在接收电路内生成的波特率的上升沿(被固定化的时刻)处对接收数据进行取样。而且，各通信电路间的波特率的误差通过在停止位检测时对在接收电路内生成的波特率的高电平区间进行调整来修正。

另外，在专利文献1中，作为为了抑制波特率的误差的技术公开了对使接收数据同步化的同步时钟的输出进行控制的同步电路。在该同步电路中，在检测时钟的上升沿和下降沿检测出接收数据的开始位置，输出上升沿以及下降沿中接近开始位置的检测的一方的同步时钟。

专利文献1：日本特开2000－216834号公报

在采用了以数十kHz量级的时钟即低速的时钟取样的方式的情况下，作为一个例子如图9(在图9所示的例子中，是38.4kHz的时钟)所示，具有根据输入起始位的时刻，起始位的检测最大延迟1个时钟的量的问题点。

另一方面，在专利文献1所记载的技术中，由于需要在上升沿动作的电路和在下降沿动作的电路，所以生成波特率的计数器的电路规模倍增。

另外，作为抑制串行数据的采集时刻的误差的技术，也考虑根据是在时钟的哪个边沿检测出的来动态切换全部的动作时钟边沿的取样方式。但是，在利用作为当前的主流的RTL(Register Transfer Level：寄存器传输级)的同步设计(例如，以在时钟的上升采集数据为前提的设计)、以同步设计为前提的静态时序分析(STA)中不推荐该方式。况且，需要难易度较高的设计、验证。

发明内容

本发明是为了解决上述问题点而完成的，目的在于提供能够以简易的结构抑制串行数据的采集时刻的误差的异步串行数据采集装置以及异步串行数据采集方法。

为了实现上述目的，技术方案1所记载的异步串行数据采集装置包含：计数器，其对输入时钟的次数进行计数，其中上述时钟对包含起始位的串行数据的采集时刻进行规定；以及变更部，其根据输入了上述起始位的时刻的上述时钟的迁移，来变更由上述计数器计数的与上述起始位对应的计数值的上限值。

为了实现上述目的，技术方案5所记载的异步串行数据采集方法包含：对输入时钟的次数进行计数，其中上述时钟对包含起始位的串行数据的采集时刻进行规定；以及根据输入了上述起始位的时刻的上述时钟的迁移，来变更与上述起始位对应的计数值的上限值。

根据本发明，得到能够以简易的结构抑制串行数据的采集时刻的误差的效果。

附图说明

图1是表示实施方式所涉及的异步串行数据采集装置的结构的一个例子的框图。

图2是表示实施方式所涉及的异步串行数据采集装置所包含的起始位检测电路以及检测时刻辨别电路的结构的一个例子的电路图。

图3是表示在实施方式所涉及的异步串行数据采集装置中在比时钟的上升沿率先在时钟的下降沿检测出起始位的情况下的信号的迁移状态的一个例子的时序图。

图4是表示在实施方式所涉及的异步串行数据采集装置中在比时钟的下降沿率先在时钟的上升沿检测出起始位的情况下的信号的迁移状态的一个例子的时序图。

图5是表示由实施方式所涉及的异步串行数据采集装置执行的计数处理的流程的一个例子的流程图。

图6是表示实施方式所涉及的异步串行数据采集装置的结构的变形例的框图。

图7是表示在停止位检测时对接收电路内的波特率的误差进行修正的情况下的接收数据、发送电路内的波特率、以及接收电路内的波特率的迁移状态的一个例子的时序图。

图8是表示高速的时钟与接收数据的对应关系的一个例子的时序图。

图9是表示低速的时钟与接收数据的对应关系的一个例子的时序图。

具体实施方式

以下，参照附图，对用于实施本发明的方式例进行详细说明。

作为一个例子如图1所示，异步串行数据采集装置10是以异步按照每1帧来采集串行数据的装置，包含低速振荡电路12、计数器14、变更部16、以及接收数据采集部18。此外，所谓的1帧的量的串行数据例如是指包含M位的起始位、N(≥M)位的数据位、M位的奇偶校验位、以及M位的停止位的数据。

低速振荡电路12作为规定串行数据的采集时刻的时钟生成38.4kHz的时钟并输出。

计数器14与低速振荡电路12连接，对从低速振荡电路12输入时钟的次数进行计数。应予说明，在本实施方式中，按照每1个时钟对计数值加1，通过计数器14从“0”计数到“2”或者“3”。

变更部16根据输入了起始位的时刻的时钟的迁移，来变更由计数器14计数的与起始位对应的计数值的上限值。应予说明，所谓的时钟的迁移是指时钟的上升以及下降。另外，在本实施方式中，根据输入了起始位的时刻的时钟的迁移，作为计数值的上限值选择性地采用“2”和“3”。

变更部16包含起始位检测电路20、检测时刻辨别电路22、以及减法电路24。起始位检测电路20以及检测时刻辨别电路22与低速振荡电路12连接，被输入时钟。

向起始位检测电路20输入接收数据。在这里，所谓的接收数据例如是指向异步串行数据采集装置10的输入端口(省略图示)输入的串行数据。起始位检测电路20与低速振荡电路12连接，在时钟的上升沿和下降沿中的输入了起始位的时刻先输入的边沿检测起始位。而且，起始位检测电路20与检测时刻辨别电路22连接，若检测到起始位，则将表示检测出起始位的起始位检测信号输出至检测时刻辨别电路22。

另外，起始位检测电路20与计数器14连接，若在上升沿检测出起始位，则将指示计数的开始的计数开始信号输出至计数器14。若计数器14被输入计数开始信号，则从“0”开始计数。

此外，在本实施方式中，时钟的上升是本发明所涉及的第一迁移的一个例子，时钟的下降是本发明所涉及的第二迁移的一个例子。

检测时刻辨别电路22辨别是否是在时钟的上升沿以及下降沿中的下降沿率先检测出起始位。检测时刻辨别电路22与计数器14以及减法电路24连接，在辨别出在下降沿率先检测出起始位的情况下，将减法指示信号输出至减法电路24。减法指示信号是指示对计数值的上限值减去1的信号。

减法电路24与计数器14连接，被输入计数值。减法电路24基于输入的减法指示信号以及计数值，将指示对计数器14的计数值进行清除的(将计数值返回到“0”)计数清除信号输出至计数器14以及检测时刻辨别电路22。若计数器14被输入计数清除信号，则对计数值进行清除。若检测时刻辨别电路22被输入计数清除信号，则对减法指示信号进行清除。应予说明，在对被输入了减法指示信号的状态的减法电路24输入了将计数值的上限值(例如，“3”)减去1所得的计数值(例如，“2”)的情况下，由减法电路24输出计数清除信号。另外，若对减法指示信号进行清除，则在此以后，每当从计数器14向减法电路24输入计数值的上限值(例如，“3”)就由减法电路24输出计数清除信号。

接收数据采集部18包括移位寄存器26以及接收寄存器28。移位寄存器26与低速振荡电路12、计数器14、以及接收寄存器28连接，若输入作为计数值的上限值的“3”，则采集接收数据。然后，移位寄存器26根据时钟将采集的接收数据输出至接收寄存器28。接收寄存器28保持从移位寄存器26输入的接收数据。

如图2所示，作为一个例子起始位检测电路20包含反相器30、第一触发器32、以及第二触发器34。另外，检测时刻辨别电路22包含第一AND电路36、第二AND电路38、OR电路40、以及第三触发器42。应予说明，第一触发器32、第二触发器34、以及第三触发器42是D型的触发器。

向反相器30输入接收数据。反相器30对输入的接收数据进行反相并输出。

第一触发器32的一方的输入端子与反相器30的输出端子连接，输入被反相器30反相后的接收数据。向第一触发器32的另一方的输入端子输入被反相后的时钟。第一触发器32的输出端子与第一AND电路36的一方的输入端子连接。第一触发器32在时钟的下降沿检测接收数据的起始位，并将起始位信号输出至第一AND电路36的一方的输入端子。

第二触发器34的一方的输入端子与反相器30的输出端子连接，输入被反相器30反相后的接收数据。向第二触发器32的另一方的输入端子输入时钟。第二触发器34的输出端子与第一AND电路36的另一方的输入端子连接并且与计数器14连接。第二触发器34在时钟的上升沿检测接收数据的起始位，并将起始位信号输出至第二AND电路36的另一方的输入端子，并且向计数器14输出计数开始信号。

从第一触发器32向第一AND电路36的一方的输入端子输入起始位信号。从第二触发器34向第一AND电路36的另一方的输入端子输入被反相后的起始位信号。第一AND电路36的输出端子与OR电路40的一方的输入端子连接。

第一AND电路36在时钟的上升沿以及下降沿中的下降沿率先检测出起始位的情况下输出辨别信号。另外，第一AND电路36在时钟的上升沿以及下降沿中的上升沿率先检测出起始位的情况下不输出辨别信号。此外，在这里，所谓的辨别信号是指表示辨别为在时钟的上升沿以及下降沿中的下降沿率先检测出起始位的信号。

OR电路40的输出端子与第二AND电路38的一方的输入端子连接。向第二AND电路38的另一方的输入端子输入被反相后的计数清除信号。第二AND电路38的输出端子与第三触发器42的一方的输入端子连接。向第三触发器42的另一方的输入端子输入时钟。第三触发器42的输出端子与OR电路40的另一方的输入端子以及减法电路24连接。

若OR电路40的第一输入端子被输入辨别信号，则第三触发器42将减法指示信号输出至减法电路24(参照图1)，若反相后的计数清除信号被输入至第二AND电路38，则第三触发器42对减法指示信号进行清除。

接下来，对异步串行数据采集装置10的动作进行说明。

此外，以下，为了便于说明，对通过异步串行数据采集装置10采集作为1帧的量的串行数据的接收数据的情况进行说明。另外，以下，为了便于说明，以在时钟的上升沿进行接收数据的采集为前提进行说明。另外，以下，对接收数据是以9600bps接收到的串行数据的情况进行说明。在该情况下，各位的宽度约是0.104毫秒(1s/9600b)，相当于4个38.4kHz(0.026毫秒)的时钟的量。并且，以下，为了便于说明，将信号电平是高电平的信号称为H信号，将信号电平是低电平的信号称为L信号。

首先，参照图3，对通过起始位检测电路20在比时钟的上升沿率先在时钟的下降沿检测出起始位的情况进行说明。

如图3所示，作为一个例子若通过第一触发器32在时钟的下降沿检测到输入的接收数据所包含的起始位，则第一触发器32的输出从低电平迁移到高电平，并由第一触发器32输出作为H信号的起始位检测信号。

若在第二触发器34未输出起始位检测信号的状态下从第一触发器32向第一AND电路36输入起始位检测信号，则通过第一AND电路36输出作为半个时钟的量的H信号的辨别信号。若将辨别信号输入至OR电路40，则通过OR电路40输出半个时钟的量的H信号，若从OR电路40向第二AND电路38输入H信号，则通过第二AND电路38输出半个时钟的量的H信号。

在这里，若通过第二触发器34在时钟的上升沿检测到起始位，则第二触发器34的输出从低电平迁移到高电平，并由第二触发器34输出作为H信号的起始位检测信号。

若从第二触发器34向计数器14输入起始位检测信号作为计数开始信号，则从“0”开始计数器14的计数。计数器14的计数值每1个时钟加1，并被输出至减法电路24以及移位寄存器26。

若从第二AND电路38向第三触发器42输入H信号，则将作为3个时钟的量的H信号的减法指示信号输出至减法电路24。

若向输入减法指示信号的状态的减法电路24输入计数值“2”，则通过减法电路24将作为1个时钟的量的H信号的计数清除信号输出至计数器14以及第二AND电路38。若从减法电路24向计数器14输入计数清除信号，则对计数值“2”进行清除将计数值复位到“0”。另外，若从减法电路24向第二AND电路38输入计数清除信号，则第三触发器42的输出从高电平迁移至低电平并对减法指示信号进行清除。若减法指示信号被清除，则在之后的数据采集(例如，数据位的采集)中，计数值的上限值从“2”恢复到“3”。

若减法指示信号被清除，则之后，由计数器14根据时钟的输入从“0”开始计数，并将计数值输出至减法电路24以及移位寄存器26。若将作为计数值的上限值的“3”输入至移位寄存器26，则通过移位寄存器26采集接收数据。将通过移位寄存器26采集到的接收数据与时钟同步输出至接收寄存器28。从移位寄存器26输入至接收寄存器28的接收数据被接收寄存器28保持。

若向减法电路24输入计数值“3”，则由减法电路24将计数清除信号输出至计数器14。若从减法电路24向计数器14输入计数清除信号，则计数值“3”被清除，再次从“0”开始计数。

接下来，参照图4，对通过起始位检测电路20在比时钟的下降沿率先在时钟的上升沿检测到起始位的情况进行说明。

作为一个例子如图4所示，若通过第二触发器34在时钟的上升沿检测到输入的接收数据所包含的起始位，则由第二触发器34输出起始位信号。

若从通过第二触发器34检测到起始位开始经过半个时钟通过第一触发器32在时钟的下降沿检测到起始位，则由第一触发器32输出起始位信号。

若像这样，在比时钟的下降沿率先在时钟的上升沿检测到起始位，则不通过第一AND电路36输出辨别信号。因此，也不通过第三触发器42输出减法指示信号。

若从第二触发器34向计数器14输入起始位检测信号作为计数开始信号，则从“0”开始计数器14的计数。将计数器14的计数值输出至减法电路24以及移位寄存器26。

若向未输入减法指示信号的状态的减法电路24输入作为计数值的上限值的“3”，则由减法电路24将计数清除信号输出至计数器14。若从减法电路24向计数器14输入计数清除信号，则计数值“3”被清除，计数值被复位到“0”。

之后，通过计数器14根据时钟的输入进行计数，并将计数值输出至减法电路24以及移位寄存器26。若将作为计数值的上限值的“3”输入至移位寄存器26，则通过移位寄存器26采集接收数据。将通过移位寄存器26采集到的接收数据与时钟同步输出至接收寄存器28。从移位寄存器26输入至接收寄存器28的接收数据被接收寄存器28保持。另外，若向减法电路24输入计数值“3”，则从减法电路24向计数器14输入计数清除信号，计数值“3”被清除，计数值被复位到“0”。

接下来，参照图5对由异步串行数据采集装置10执行的计数处理进行说明。

在图5所示的计数处理中，首先，在步骤100中，变更部16判定是否输入了起始位。在步骤100中，在未输入起始位的情况下，判定被否定，再次进行步骤100的判定。在步骤100中，在输入了起始位的情况下，判定被肯定，移至步骤102。

在步骤102中，变更部16判定在步骤100中起始位是否是在时钟的上升沿被输入的。在步骤102中，在步骤100中起始位是在时钟的下降沿被输入的情况下，判定被否定，移至步骤104。在步骤102中，在步骤100中起始位是在时钟的上升沿被输入的情况下，判定被肯定，移至步骤108。

在步骤104中，变更部16生成减法指示信号从而将计数器14的计数值的上限值从“3”变更到“2”，之后，移至步骤106。

在步骤106中，变更部16判定是否输入了时钟的上升沿。在步骤106中，在未输入时钟的上升沿的情况下，判定被否定，再次进行步骤106的判定。在步骤106中，在输入了时钟的上升沿的情况下，判定被肯定，移至步骤108。

在步骤108中，计数器14从“0”开始计数，之后，移至步骤110。

在步骤110中，计数器14判定是否输入了时钟的上升沿。在步骤110中，在未输入时钟的上升沿的情况下，判定被否定，再次进行步骤110的判定。在步骤110中，在输入了时钟的上升沿的情况下，判定被肯定，移至步骤112。

在步骤112中，计数器14对计数值加1，之后，移至步骤114。

在步骤114中，变更部16判定计数器14的计数值是否达到了上限值。在步骤114中，在计数器14的计数值未达到上限值的情况下，判定被否定，移至步骤110。在步骤114中，在计数器14的计数值达到了上限值的情况下，判定被肯定，移至步骤116。

在步骤116中，变更部16判定当前时刻的计数器14的计数值的上限值是否是在步骤104的处理中被变更后的上限值(＝2)。在步骤116中，在当前时刻的计数器14的计数值的上限值是在步骤104的处理中被变更后的上限值的情况下(上限值＝2的情况下)，判定被肯定，并移至步骤118。在步骤116中，在当前时刻的计数器14的计数值的上限值不是在步骤104的处理中被变更后的上限值的情况下(上限值＝3的情况下)，判定被否定，并移至步骤120。

在步骤118中，变更部16对减法指示信号进行清除从而将计数器14的计数值的上限值(＝2)返回到原来的值(＝3)，之后，移至步骤120。

在步骤120中，变更部16将计数清除信号输出至计数器14，之后，移至步骤122。若通过执行步骤120的处理将计数清除信号输入至计数器14，则计数值被清除。

在步骤122中，变更部16判定是否输入了停止位。在步骤122中，在未输入停止位的情况下，判定被否定，移至步骤106。在步骤122中，在输入了停止位的情况下，判定被肯定，并结束本计数处理。

如以上说明的那样，在异步串行数据采集装置10中，通过变更部16，根据输入了接收数据所包含的起始位的时刻的时钟的迁移，来变更与起始位对应的计数值的上限值。即，在输入了起始位的时刻的时钟的迁移是上升的情况下，与起始位对应的计数值的上限值为“3”，在输入了起始位的时刻的时钟的迁移是下降的情况下，与起始位对应的计数值的上限值为“2”。由此，起始位的检测延迟被抑制半个时钟的量，结果，1帧的量的接收数据的采集时刻的误差被抑制为半个时钟的量的误差。

然而，若假设1帧的量的取样所需要的时钟数为44个时钟到45个时钟，则45/44＊100＝102.27，作为接收数据的采集时刻的误差约产生2.27％的误差。换句话说，这是1个时钟的量的误差。一般而言在异步串行通信中，将每1帧约3％作为允许的误差的上限，所以若产生约2.27％的误差，则通信对象所允许的误差为0.73％(＝3－2.27)。

与此相对，根据异步串行数据采集装置10，由于接收数据的采集时刻的误差被抑制为半个时钟的量的误差即约1.13％的误差，所以与产生1个时钟的量的误差的情况相比，扩大通信对象的误差的允许范围。

另一方面，在以往的异步串行通信中，为了提高作为接收数据的前端的数据的起始位的检测精度，如图8所示，作为一个例子多数采用以数MHz量级的时钟即被高速化的时钟取样的方式。

但是，在采用以被高速化的时钟取样的方式的情况下，由于以高频率生成时钟，所以存在不必要地消耗电流的问题点。

与此相对，根据异步串行数据采集装置10，由于在抑制接收数据的采集时刻的误差时，无需以高频率生成时钟，所以与采用了以被高速化的时钟取样的方式的情况相比，抑制消耗电流的增加。

另外，根据异步串行数据采集装置10，也可以对1帧的量的接收数据中的仅与起始位相关的计数值的上限值进行变更。因此，异步串行数据采集装置10在以利用RTL的同步设计为前提的情况下，与根据以时钟的哪个边沿取样来动态切换全部的动作时钟边沿的现有技术相比，能够降低利用RTL的同步设计的难易度。

另外，异步串行数据采集装置10与被以时钟的上升沿动作的电路以及以时钟的下降沿动作的电路控制的输出级选择时钟的现有技术相比，能够抑制电路规模的增大。

像这样，异步串行数据采集装置10能够以简易的结构抑制接收数据的采集时刻的误差。

另外，在异步串行数据采集装置10中，在时钟的上升沿和下降沿检测起始位。而且，在时钟的上升沿率先检测出起始位的情况下，判断为相对于时钟的上升沿在半个时钟以内检测出起始位，不减去计数值的上限值。另外，在时钟的下降沿率先检测出起始位的情况下，判断为起始位的检测延迟了半个时钟以上，计数值的上限值减去1。即，在时钟的下降沿率先检测出起始位的情况下，使起始位区间倒退1个时钟从而抑制0.5(＝1－0.5)个时钟的误差。

由此，在异步串行数据采集装置10中，得到与仅对1帧的量的接收数据中的起始位的检测应用了2倍的频率的时钟的情况相同的效果。

另外，在异步串行数据采集装置10中，实际上并没有生成2倍的频率的时钟，而是在时钟的上升沿和下降沿检测起始位。因此，与实际生成2倍的频率的时钟的情况相比，以较少的消耗电流抑制接收数据的采集时刻的误差，也抑制电路规模的增大。

另外，在异步串行数据采集装置10中，在由计数器14计数到作为被减去后的上限值的“2”的情况下，计数器14的计数值被复位，并且，上限值返回到作为被减去之前的值的“3”。由此，异步串行数据采集装置10即使在计数值的上限值被减去的情况下，也能够以与上限值未被减去的情况相同的结构采集数据位。

另外，在异步串行数据采集装置10中，在时钟的上升沿进行计数器14的计数。由此，异步串行数据采集装置10即使在计数值的上限值被变更了的情况下，也能够使计数计数值的上限值的时刻与起始位的结束位置一致。

此外，在上述实施方式中，例示出了具有变更部16的异步串行数据采集装置10，但并不局限于此，例如，如图6所示，即使是异步串行数据采集装置50，本发明也成立。

在这里，参照图6，对异步串行数据采集装置10与异步串行数据采集装置50的不同点进行说明。异步串行数据采集装置50与异步串行数据采集装置10相比，在代替变更部16具有取样部52的点、具有计数器部54的点、以及代替接收数据采集部18具有接收数据采集部56的点不同。

取样部52具有起始位检测电路58以及检测时刻辨别电路60。向取样部52输入接收数据以及时钟。向取样部52输入的接收数据以及时钟被输入至起始位检测电路58。起始位检测电路58将起始位检测信号输出至检测时刻辨别电路60，并且生成计数开始信号。检测时刻辨别电路60生成减法指示信号。取样部52将计数开始信号以及减法指示信号输出至计数器部54。

计数器部54具有作为对输入时钟的次数进行计数的计数电路的计数器62、以及减法电路64。计数器部54将由减法电路64生成的计数清除信号输出至取样部52。减法电路64将计数清除信号输出至计数器62。若向计数器部54输入计数开始信号，则计数器62开始计数。计数器62将计数值输出至减法电路64。计数器部54将计数器62的计数值输出至接收数据采集部56。

接收数据采集部56具有移位寄存器66以及接收寄存器68。向接收数据采集部56输入计数值、接收数据、以及时钟。若将计数值输入至接收数据采集部56的移位寄存器66，则移位寄存器66采集接收数据，并将采集到的接收数据与时钟同步输出至接收寄存器68。接收寄存器68保持输入的接收数据。

另外，在上述实施方式中，例示出了以在时钟的上升采集接收数据为前提，在比时钟的上升沿率先在时钟的下降沿检测出起始位的情况下对计数值的上限值做减法的情况，但本发明并不限定于此。例如，也可以为以在时钟的下降采集接收数据为前提，在比时钟的下降沿率先在时钟的上升沿检测出起始位的情况下对计数值的上限值做减法。其中，在该情况下，在比时钟的下降沿率先在时钟的下降沿检测出起始位的情况下不对计数值的上限值做减法。

另外，在上述实施方式中，例示出了以4个时钟为单位对计数值进行复位的情况，但也可以以不足4个时钟或者5个时钟以上的时钟数为单位对计数值进行复位。

另外，在上述实施方式中，例示出了由于以在时钟的上升沿进行串行数据的采集为前提，所以在时钟的上升沿进行计数器14的计数的情况，但本发明并不限定于此。即，也可以在时钟的下降沿进行串行数据的采集的情况下，在时钟的下降沿进行计数器14的计数。

另外，在上述实施方式中，例示出了低速的时钟，但本发明即使是高速的时钟当然也成立。

关于以上的实施方式，进一步公开以下的附记。

(附记1)

一种异步串行数据采集装置，其中，是输入包含起始位的串行数据和对上述串行数据的采集时刻进行规定的时钟的异步串行数据采集装置，包含：

计数器部，其对输入上述时钟的次数进行计数；以及

减法电路，其对由上述计数器部计数的与上述起始位对应的计数值的上限值进行变更。

(附记2)

根据附记1所述的异步串行数据采集装置，其中，

上述计数器部具有上述减法电路。

(附记3)

根据附记1或者附记2所述的异步串行数据采集装置，其中，

进一步包含取样部，上述取样部在上述时钟的第一迁移和第二迁移检测上述起始位，并且根据检测出上述起始位时的上述时钟的迁移，将指示上述上限值的减去的减法指示信号输出至上述减法电路，

上述减法电路在从上述取样部输入了上述减法指示信号的情况下，对上述上限值做减法从而变更上述上限值。

(附记4)

根据附记3所述的异步串行数据采集装置，其中，

上述取样部在上述第一迁移率先检测出上述起始位的情况下不输出上述减法指示信号，在上述第二迁移率先检测出上述起始位的情况下输出上述减法指示信号。

(附记5)

根据附记3或者附记4所述的异步串行数据采集装置，其中，

上述计数器部具有对上述次数进行计数的计数电路，

上述减法电路将指示对上述计数值进行清除的计数清除信号输出至上述计数电路以及上述取样部，

上述计数电路在从上述减法电路输入了上述计数清除信号的情况下对上述计数值进行清除，

上述取样部在从上述减法电路输入了上述计数清除信号的情况下对上述减法指示信号进行清除。

(附记6)

根据附记3～附记5中任意一项所述的异步串行数据采集装置，其中，

上述取样部具有：

起始位检测电路，其在上述第一迁移和上述第二迁移检测上述起始位；以及

检测时刻辨别电路，其辨别通过上述起始位检测电路在上述第一迁移和上述第二迁移的哪一个率先检测出上述起始位，在通过上述起始位检测电路在上述第一迁移率先检测出上述起始位的情况下不输出上述减法指示信号，在通过上述起始位检测电路在上述第二迁移率先检测出上述起始位的情况下输出上述减法指示信号。

(附记7)

根据附记6所述的异步串行数据采集装置，其中，

上述起始位检测电路在上述第一迁移检测出上述起始位的情况下，将指示上述计数器部的上述次数的计数的开始的计数开始信号输出至上述计数器部，上述计数器部在输入了上述计数开始信号的情况下，开始上述计数。

(附记8)

根据附记3～附记7中任意一项所述的异步串行数据采集装置，其中，

上述减法指示信号是指示对上述上限值减去1的信号。

符号说明

10…异步串行数据采集装置；14、62…计数器；16、52…变更部。

Claims (4)

1.一种异步串行数据采集装置，包含：

计数器，其对输入时钟信号的次数进行计数，其中所述时钟信号对包含起始位的串行数据的采集时刻进行规定；

变更部，其根据输入了所述起始位的时刻的所述时钟信号的迁移，来变更由所述计数器计数的与所述起始位对应的计数值的上限值；以及

接收数据采集部，若输入所述计数值的上限值，则采集所述串行数据，

所述变更部在所述时钟信号的第一迁移和第二迁移检测所述起始位，率先在所述第一迁移检测出所述起始位的情况下不对所述上限值进行减法，率先在所述第二迁移检测出所述起始位的情况下对所述上限值进行减法。

2.根据权利要求1所述的异步串行数据采集装置，其中，

在通过所述计数器计数出被所述变更部进行减法后的所述上限值的情况下，所述计数器的计数值被复位，并且所述上限值恢复到进行减法前的值。

3.根据权利要求1或者2所述的异步串行数据采集装置，其中，

所述计数器在所述第一迁移进行计数。

4.一种异步串行数据采集方法，包含：

对输入时钟信号的次数进行计数，其中所述时钟信号对包含起始位的串行数据的采集时刻进行规定；

根据输入了所述起始位的时刻的所述时钟信号的迁移，来变更与所述起始位对应的计数值的上限值；

若输入所述计数值的上限值，则采集所述串行数据，

其中，在所述时钟信号的第一迁移和第二迁移检测所述起始位，率先在所述第一迁移检测出所述起始位的情况下不对所述上限值进行减法，率先在所述第二迁移检测出所述起始位的情况下对所述上限值进行减法。

Images