JP2016040892A - 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 - Google Patents
調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 Download PDFInfo
- Publication number
- JP2016040892A JP2016040892A JP2014164837A JP2014164837A JP2016040892A JP 2016040892 A JP2016040892 A JP 2016040892A JP 2014164837 A JP2014164837 A JP 2014164837A JP 2014164837 A JP2014164837 A JP 2014164837A JP 2016040892 A JP2016040892 A JP 2016040892A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- start bit
- serial data
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】スタートビットを含むシリアルデータの取得タイミングを規定するクロック入力される回数をカウントするカウンタ14と、スタートビットが入力されたタイミングでのクロックの遷移に応じて、カウンタ14によりカウントされるスタートビットに対応するカウント値の上限値を変更する変更部16と、を含む。
【選択図】図1
Description
スタートビットを含むシリアルデータと前記シリアルデータの取得タイミングを規定するクロックとが入力される調歩同期式シリアルデータ取得装置であって、
前記クロックが入力される回数をカウントするカウンタ部と、
前記カウンタ部によりカウントされる前記スタートビットに対応するカウント値の上限値を変更する減算回路と、を含む調歩同期式シリアルデータ取得装置。
前記カウンタ部は、前記減算回路を有する付記1に記載の調歩同期式シリアルデータ取得装置。
前記クロックの第1遷移と第2遷移とで前記スタートビットを検出すると共に、前記スタートビットを検出した際の前記クロックの遷移に応じて、前記上限値の減算を指示する減算指示信号を前記減算回路に出力するサンプリング部を更に含み、
前記減算回路は、前記サンプリング部から前記減算指示信号が入力された場合に、前記上限値を減算することで前記上限値を変更する付記1又は付記2に記載の調歩同期式シリアルデータ取得装置。
前記サンプリング部は、前記スタートビットを前記第1遷移で先に検出した場合に前記減算指示信号を出力せず、前記スタートビットを前記第2遷移で先に検出した場合に前記減算指示信号を出力する付記3に記載の調歩同期式シリアルデータ取得装置。
前記カウンタ部は、前記回数をカウントするカウント回路を有し、
前記減算回路は、前記カウント値をクリアすることを指示するカウントクリア信号を前記カウント回路及び前記サンプリング部に出力し、
前記カウント回路は、前記減算回路から前記カウントクリア信号が入力された場合に前記カウント値をクリアし、
前記サンプリング部は、前記減算回路から前記カウントクリア信号が入力された場合に前記減算指示信号をクリアする付記3又は付記4に記載の調歩同期式シリアルデータ取得装置。
前記サンプリング部は、前記第1遷移と前記第2遷移とで前記スタートビットを検出するスタートビット検出回路と、前記スタートビット検出回路によって前記第1遷移と前記第2遷移との何れで先に前記スタートビットが検出されたかを判別し、前記スタートビット検出回路によって前記スタートビットが前記第1遷移で先に検出された場合に前記減算指示信号を出力せず、前記スタートビット検出回路によって前記スタートビットが前記第2遷移で先に検出された場合に前記減算指示信号を出力する検出タイミング判別回路と、を有する付記3から付記5の何れか1つに記載の調歩同期式シリアルデータ取得装置。
前記スタートビット検出回路は、前記第1遷移で前記スタートビットを検出した場合に、前記カウンタ部による前記回数のカウントの開始を指示するカウントスタート信号を前記カウンタ部に出力し、前記カウンタ部は、前記カウントスタート信号が入力された場合に、前記カウントを開始する付記6に記載の調歩同期式シリアルデータ取得装置。
前記減算指示信号は、前記上限値を1減算することを指示する信号である付記3から付記7の何れか1つに記載の調歩同期式シリアルデータ取得装置。
14,62 カウンタ
16,52 変更部
Claims (5)
- スタートビットを含むシリアルデータの取得タイミングを規定するクロックが入力される回数をカウントするカウンタと、
前記スタートビットが入力されたタイミングでの前記クロックの遷移に応じて、前記カウンタによりカウントされる前記スタートビットに対応するカウント値の上限値を変更する変更部と、
を含む調歩同期式シリアルデータ取得装置。 - 前記変更部は、前記クロックの第1遷移と第2遷移とで前記スタートビットを検出し、前記スタートビットを前記第1遷移で先に検出した場合に前記上限値を減算せず、前記スタートビットを前記第2遷移で先に検出した場合に前記上限値を減算する請求項1に記載の調歩同期式シリアルデータ取得装置。
- 前記変更部により減算された前記上限値が前記カウンタによりカウントされた場合に、前記カウンタのカウント値はリセットされ、かつ、前記上限値は減算前の値に復帰する請求項2に記載の調歩同期式シリアルデータ取得装置。
- 前記カウンタは、前記第1遷移でカウントする請求項2又は請求項3に記載の調歩同期式シリアルデータ取得装置。
- スタートビットを含むシリアルデータの取得タイミングを規定するクロックが入力される回数をカウントし、
前記スタートビットが入力されたタイミングでの前記クロックの遷移に応じて、前記スタートビットに対応するカウント値の上限値を変更することを含む調歩同期式シリアルデータ取得方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164837A JP6378966B2 (ja) | 2014-08-13 | 2014-08-13 | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 |
US14/821,899 US9660795B2 (en) | 2014-08-13 | 2015-08-10 | Start-stop synchronous type serial data acquisition device and start-stop synchronous type serial data acquisition method |
CN201510486514.7A CN105376041B (zh) | 2014-08-13 | 2015-08-10 | 异步串行数据采集装置以及异步串行数据采集方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164837A JP6378966B2 (ja) | 2014-08-13 | 2014-08-13 | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040892A true JP2016040892A (ja) | 2016-03-24 |
JP6378966B2 JP6378966B2 (ja) | 2018-08-22 |
Family
ID=55302959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014164837A Active JP6378966B2 (ja) | 2014-08-13 | 2014-08-13 | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9660795B2 (ja) |
JP (1) | JP6378966B2 (ja) |
CN (1) | CN105376041B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181846A (ja) * | 2016-03-31 | 2017-10-05 | キヤノン株式会社 | 撮像装置、アクセサリ装置および通信制御プログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2537856A (en) * | 2015-04-28 | 2016-11-02 | Nordic Semiconductor Asa | Communication between intergrated circuits |
CN112165525B (zh) * | 2020-09-28 | 2023-12-08 | 北京视界恒通科技有限公司 | 一种串行数据透传方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149120A (ja) * | 1994-11-21 | 1996-06-07 | Yamaha Corp | 非同期シリアルデータ受信装置 |
JPH10126402A (ja) * | 1996-10-18 | 1998-05-15 | Hitachi Denshi Ltd | データ伝送方式 |
JP2005333513A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | 通信システム |
JP2012257035A (ja) * | 2011-06-08 | 2012-12-27 | Denso Corp | トランシーバ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4408488A1 (de) * | 1994-03-14 | 1995-09-21 | Bosch Gmbh Robert | Verfahren zur zyklischen Übertragung von Daten zwischen mindestens zwei verteilt arbeitenden Steuergeräten |
JP3427761B2 (ja) | 1999-01-21 | 2003-07-22 | 株式会社エヌ・イー・エフ | 同期回路 |
US7894561B1 (en) * | 2007-06-21 | 2011-02-22 | National Semiconductor Corporation | Method and system for providing dynamic DC offset correction |
JP5451309B2 (ja) * | 2009-10-27 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
US8326364B2 (en) * | 2010-05-13 | 2012-12-04 | Texas Instruments Incorporated | High resolution, low power design for CPRI/OBSAI latency measurement |
GB201015730D0 (en) * | 2010-09-20 | 2010-10-27 | Novelda As | Continuous time cross-correlator |
US8472213B2 (en) * | 2011-09-29 | 2013-06-25 | Microchip Technology Incorporated | Extending pulse width modulation phase offset |
WO2013085695A1 (en) * | 2011-12-05 | 2013-06-13 | Rambus Inc. | Event-driven clock duty cycle control |
CN103684678A (zh) * | 2012-11-01 | 2014-03-26 | 国网电力科学研究院 | 一种用于uart的波特率自适应方法、装置及uart |
CN103634096B (zh) * | 2013-11-27 | 2016-09-28 | 华为技术有限公司 | 一种时钟同步方法和装置 |
-
2014
- 2014-08-13 JP JP2014164837A patent/JP6378966B2/ja active Active
-
2015
- 2015-08-10 CN CN201510486514.7A patent/CN105376041B/zh active Active
- 2015-08-10 US US14/821,899 patent/US9660795B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149120A (ja) * | 1994-11-21 | 1996-06-07 | Yamaha Corp | 非同期シリアルデータ受信装置 |
JPH10126402A (ja) * | 1996-10-18 | 1998-05-15 | Hitachi Denshi Ltd | データ伝送方式 |
JP2005333513A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | 通信システム |
US20050278608A1 (en) * | 2004-05-21 | 2005-12-15 | Fujitsu Limited | Communication system |
JP2012257035A (ja) * | 2011-06-08 | 2012-12-27 | Denso Corp | トランシーバ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181846A (ja) * | 2016-03-31 | 2017-10-05 | キヤノン株式会社 | 撮像装置、アクセサリ装置および通信制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN105376041B (zh) | 2020-05-19 |
JP6378966B2 (ja) | 2018-08-22 |
US9660795B2 (en) | 2017-05-23 |
CN105376041A (zh) | 2016-03-02 |
US20160050063A1 (en) | 2016-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101775981B1 (ko) | 통신 회로 및 샘플링 조정 방법 | |
JP5989239B2 (ja) | 信号処理装置 | |
EP3512170B1 (en) | Circuit structure for efficiently demodulating fsk signal in wireless charging device | |
JP6378966B2 (ja) | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 | |
JP5791828B2 (ja) | 中継装置及び通信システム及び中継方法 | |
JP2009239512A (ja) | Cdr回路 | |
US20080187080A1 (en) | Oversampling data recovery circuit and method for a receiver | |
KR101076109B1 (ko) | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 | |
CN111446960B (zh) | 一种时钟输出电路 | |
JP5103940B2 (ja) | クロック再生装置 | |
CN210518362U (zh) | 一种单线通信电路及通信系统 | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
JP5704988B2 (ja) | 通信装置 | |
JP2018137694A (ja) | 半導体装置及びデータ同期方法 | |
US20150016579A1 (en) | Clock and data recovery device, sampler and sampling method thereof | |
CN205247370U (zh) | 随机数生成装置 | |
TW201822499A (zh) | 非同步時脈域的讀寫資料轉譯技術 | |
JP5742456B2 (ja) | シリアル・データ通信装置のdpll回路 | |
JP2018152643A (ja) | 調歩同期式シリアルデータ通信装置のデータ受信回路 | |
JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
JP2008236178A (ja) | シリアルデータ受信回路 | |
JP6037979B2 (ja) | 受信装置及びノイズ除去方法 | |
JP2017011426A (ja) | クロックアンドデータリカバリ回路およびその信号処理方法 | |
KR101214369B1 (ko) | 인에이블 신호를 이용하여 동기화하는 칩 및 이에 적용되는 동기화 방법 | |
JP2008166922A (ja) | 極性判定装置及び方法並びに極性設定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6378966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |