CN103858347A - 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备 - Google Patents

具有经扩展脉冲宽度调制相位偏移的系统、方法及设备 Download PDF

Info

Publication number
CN103858347A
CN103858347A CN201280048293.XA CN201280048293A CN103858347A CN 103858347 A CN103858347 A CN 103858347A CN 201280048293 A CN201280048293 A CN 201280048293A CN 103858347 A CN103858347 A CN 103858347A
Authority
CN
China
Prior art keywords
phase
duty cycle
coupled
value
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280048293.XA
Other languages
English (en)
Other versions
CN103858347B (zh
Inventor
布赖恩·克里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103858347A publication Critical patent/CN103858347A/zh
Application granted granted Critical
Publication of CN103858347B publication Critical patent/CN103858347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Inverter Devices (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

借助单独相位计数器来实现在产生经相移脉冲宽度调制PWM信号群组时扩展脉冲宽度调制相位偏移,所述单独相位计数器独立于在传统PWM产生电路中使用的时基计数器且被阻止重新触发直到现有工作循环已完成为止。此借助相位偏移计数器、相位比较器及经由用于多相位PWM信号产生的整体同步的主时基而触发的电路来实现。

Description

具有经扩展脉冲宽度调制相位偏移的系统、方法及设备
技术领域
本发明一般来说涉及脉冲宽度调制信号群组的产生,且更特定来说涉及扩展所述脉冲宽度调制信号群组的脉冲宽度调制相位偏移。
背景技术
电力转换应用正变得越来越复杂以(举例来说)通过使用相对于彼此相移的脉冲宽度调制(PWM)信号输出阵列(群组)来改进其电力转换效率。当前较新的PWM控制设计使用多组相对于彼此相移的这些PWM信号来控制具有组合成单个极低纹波直流电源开关模式电力供应器(SMPS)的输出的多个功率晶体管。此需要大于360电度(大于一个PWM周期)的相移。当前技术PWM产生电路无法支持此功能性。
经相移PWM信号群组经常用于当前技术水平的谐振开关模式电力转换电路中以改进其电力转换效率。当前技术PWM产生电路使用PWM计数器“预加载”或加/减电路以在群组PWM信号之间形成相移。然而,两种类型的这些电路均具有相位“缠绕”的问题。迄今,已使用复杂软件来执行相位“缠绕”以便模拟大PWM相位偏移(大于360电度)的行为。出于此目的而使用软件难以在这些开关模式电力供应器(SMPS)应用所需的高频率脉冲速率下适当地进行。另外,当试图对异步事件做出响应时,适当控制变得不可能。
发明内容
因此,需要一种在PWM信号群组之间维持大于360电度的相移的方式。根据本发明的教示,使用单独相位计数器,所述单独相位计数器独立于在传统PWM产生电路中使用的时基计数器且被阻止重新触发直到现有工作循环已完成为止。此借助相位偏移计数器、相位比较器及经由用于整体电路同步的主时基触发的电路来实现。
根据本发明的特定实例性实施例,一种用于产生具有经扩展相位偏移的脉冲宽度调制(PWM)信号的PWM产生器401包括:工作循环寄存器108,其存储工作循环值;工作循环计数器402,其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增;工作循环比较器110,其耦合到所述工作循环寄存器108及所述工作循环计数器402,比较所述工作循环计数值与所述工作循环值,且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号;局部周期比较器424,其耦合到所述工作循环计数器402及主周期寄存器504,比较所述工作循环计数值与来自所述主周期寄存器504的主周期值,且当所述工作循环值等于或大于所述主周期值时产生逻辑高;相位计数器426,其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增;相位偏移寄存器412,其存储相位偏移值;相位偏移比较器428,其耦合到所述相位计数器426及所述相位偏移寄存器412,比较所述相位计数值与所述相位偏移值,且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高;所述相位偏移比较器428具有耦合到所述相位计数器426的停止输入的输出,且当所述相位偏移比较器428的所述输出处于逻辑高时,阻止所述相位计数器426针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;过程中循环(CIP)触发器432,其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器110的反相输出的复位输入;边缘检测器电路434、436,其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器428的输出的第二输入;第一“与”门430,其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器432的反相输出的第二输入;及“或”门422,其具有耦合到所述边缘检测器电路434、436的输出的第一输入、耦合到所述局部周期比较器424的输出的第二输入及耦合到所述工作循环计数器402的复位输入的输出,其中每当周期翻转事件发生时就产生所述PWM循环开始信号,其中如果在所述第一”与”门430的所述第二输入处所述CIP触发器432的所述反相输出为逻辑高且在所述第一“与”门430的所述第一输入处所述PWM循环开始信号为逻辑高,那么将所述相位计数值复位到零且将所述CIP触发器432的所述反相输出设定为逻辑低,借此忽略所述PWM循环开始信号的所有其它者直到将所述CIP触发器432的所述反相输出复位回到逻辑高为止,其中当所述相位计数值等于或大于所述相位偏移寄存器412中的所述相位偏移值时,所述相位计数器426停止计数,且其中如果所述工作循环计数值大于所述工作循环值,那么对所述CIP触发器432进行复位使得所述CIP触发器432的所述输出处于逻辑高,将所述工作循环计数器402中的所述工作循环计数值复位到零且接着新工作循环计数开始。
根据本发明的另一特定实例性实施例,一种用于产生具有经扩展相位偏移的多个脉冲宽度调制(PWM)信号的系统包括:主时基产生器500,其中所述主时基产生器500包括:主周期计数器502,其具有耦合到产生多个时钟脉冲的时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增;主周期寄存器504,其具有主周期值;主周期比较器506,其耦合到所述主周期寄存器504及所述主周期计数器502,比较所述主计数值与所述主周期值,当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号,且接着将所述主周期计数器502中的所述主计数值复位到零;及多个脉冲宽度调制(PWM)产生器401,其用于产生具有经扩展相位偏移的多个PWM信号,所述多个PWM产生器401中的每一者包括:工作循环寄存器108,其存储工作循环值;工作循环计数器402,其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增;工作循环比较器110,其耦合到所述工作循环寄存器108及所述工作循环计数器402,比较所述工作循环计数值与所述工作循环值,且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号;局部周期比较器424,其耦合到所述工作循环计数器402及所述主周期寄存器504,比较所述工作循环计数值与来自所述主周期寄存器504的所述主周期值,且当所述工作循环值等于或大于所述主周期值时产生逻辑高;相位计数器426,其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增;相位偏移寄存器412,其存储相位偏移值;相位偏移比较器428,其耦合到所述相位计数器426及所述相位偏移寄存器412,比较所述相位计数值与所述相位偏移值,且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高;所述相位偏移比较器428具有耦合到所述相位计数器426的停止输入的输出,且当所述相位偏移比较器428的所述输出处于逻辑高时,阻止所述相位计数器426针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;过程中循环(CIP)触发器432,其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器110的反相输出的复位输入;边缘检测器电路434、436,其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器428的输出的第二输入;第一“与”门430,其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器432的反相输出的第二输入;及“或”门422,其具有耦合到所述边缘检测器电路434、436的输出的第一输入、耦合到所述局部周期比较器424的输出的第二输入及耦合到所述工作循环计数器402的复位输入的输出,其中每当周期翻转事件发生时所述主时基产生器500就产生所述PWM循环开始信号,其中如果在所述第一“与”门430的所述第二输入处所述CIP触发器432的所述反相输出为逻辑高且在所述第一”与”门430的所述第一输入处所述PWM循环开始信号为逻辑高,那么将所述相位计数值复位到零且将所述CIP触发器432的所述反相输出设定为逻辑低,借此忽略所述PWM循环开始信号的所有其它者直到将所述CIP触发器432的所述反相输出复位回到逻辑高为止,其中当所述相位计数值等于或大于所述相位偏移寄存器412中的所述相位偏移值时,所述相位计数器426停止计数,且其中如果所述工作循环计数值大于所述工作循环值,那么对所述CIP触发器432进行复位使得所述CIP触发器432的所述输出处于逻辑高,将所述工作循环计数器402中的所述工作循环计数值复位到零且接着新工作循环计数开始。
根据本发明的又一特定实例性实施例,一种用于产生具有经扩展相位偏移的多个脉冲宽度调制(PWM)信号的方法包括以下步骤:从主周期计数器502提供主计数值,其中针对由所述主周期计数器502接收的多个时钟脉冲中的每一者使所述主计数值递增;在主周期寄存器504中提供主周期值;借助主周期比较器506比较所述主计数值与所述主周期值;当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号,且接着将所述主周期计数器502中的所述主计数值复位到零;借助多个脉冲宽度调制(PWM)产生器401产生多个相位偏移相关PWM信号,其中产生所述多个相位偏移相关PWM信号中的每一者包括以下步骤:将工作循环值存储于工作循环寄存器108中;针对由工作循环计数器402接收的所述多个时钟脉冲中的每一者,借助所述工作循环计数器402使工作循环计数值递增;借助工作循环比较器110比较所述工作循环计数值与所述工作循环值;当所述经比较工作循环计数值小于或等于所述工作循环值时,产生所述多个相位偏移相关PWM信号中的一者;借助局部周期比较器424比较所述工作循环计数值与所述主周期值;当所述工作循环值等于或大于所述主周期值时,借助所述局部周期比较器424产生逻辑高;针对由相位计数器426接收的所述多个时钟脉冲中的每一者使所述相位计数器426中的相位计数值递增;将相位偏移值存储于相位偏移寄存器412中;借助相位偏移比较器428比较所述相位计数值与所述相位偏移值;当所述相位计数值等于或大于所述相位偏移值时,从所述相位偏移比较器428产生逻辑高;当来自所述相位偏移比较器428的输出处于逻辑高时,阻止针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;每当周期翻转事件发生时就产生所述PWM循环开始信号;当所述相位计数值等于或大于所述相位偏移值时,暂停所述相位计数器426中的计数;将所述工作循环计数器402中的所述工作循环计数值复位到零;且接着开始新工作循环计数。
附图说明
可通过结合随附图式参考以下描述来获得对本发明的更完整理解,图式中:
图1图解说明典型脉冲宽度调制(PWM)产生器电路;
图2图解说明用于产生在PWM信号中的每一者之间具有相位偏移的PWM信号群组的PWM电路的示意性框图;
图3图解说明根据本发明的特定实例性实施例的当产生PWM信号群组时具有经扩展相位偏移的能力的PWM信号产生电路的示意性框图;且
图4图解说明来自图3中所展示的PWM产生电路的单个PWM信号的示意性时序图。
尽管易于对本发明作出各种修改及替代形式,但已在图式中展示并在本文中详细描述了本发明的特定实例性实施例。然而,应理解,本文中对特定实例性实施例的描述不打算将本发明限于本文中所揭示的特定形式,而是相反,本发明将涵盖如由所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式,其示意性地图解说明实例性实施例的细节。在图式中,相似元件将由相似编号表示,且类似元件将由具有不同小写字母后缀的相似编号表示。
参考图1,其描绘典型脉冲宽度调制(PWM)产生器电路。PWM产生器电路101包括计时器/计数器102、周期寄存器104、比较器106及工作循环寄存器108。计时器/计数器102从零计数直到如比较器106所确定其达到由周期寄存器104规定的值为止。周期寄存器104含有表示确定PWM周期的最大计数器值的用户所规定值。当计时器/计数器102匹配周期寄存器104中的值时,通过来自比较器106的复位信号清除计时器/计数器102,且循环重复。工作循环寄存器108存储用户所规定工作循环值。每当计时器/计数器102值小于存储于工作循环寄存器108中的工作循环值时,断言PWM输出信号120(驱动为高)。当计时器/计数器102值大于或等于存储于工作循环寄存器108中的工作循环值时,将PWM输出信号120解除断言(驱动为低)。
参考图2,其描绘用于产生在PWM信号中的每一者之间具有相位偏移的PWM信号群组的PWM电路的示意性框图。多相位PWM产生电路包括主时基500及多个PWM产生器101。主时基500包括控制PWM产生器101a到101n的PWM信号相位中的每一者的周期的周期寄存器504、周期比较器506及周期计数器502。PWM产生器101中的每一者包括用以确定来自PWM产生器101中的每一者的相应PWM输出信号的相位偏移的相位偏移寄存器512。PWM周期寄存器504、工作循环寄存器108及相位偏移寄存器512分别被编程为获得所要操作频率(周期)、工作循环及相位偏移所需的值。局部时基计数器102与主时基500同步。个别PWM信号输出可在相位(由相位偏移寄存器512确定)上不同,但在频率(周期)上相同。
参考图3及4,其描绘根据本发明的特定实例性实施例的在产生PWM信号群组时具有经扩展相位偏移能力的PWM信号产生电路的示意性框图及来自图3中所展示的PWM产生电路的单个PWM信号的示意性时序图(图4)。主时基产生电路500包括主时基周期计数器502、主时基周期寄存器504及主时基周期比较器506。
每当主时基周期计数器502达到其终端计数且翻转到零时,主时基产生电路500就产生处于逻辑“1”的PWM循环开始信号。PWM循环开始信号耦合到PWM产生器401中的每一者。如果对过程中循环(CIP)触发器432进行复位(Q\-输出处于逻辑“1”)且在时钟(“CLK”)输入处接收PWM循环开始信号,那么对相位计数器426进行复位且设定相关联CIP触发器432(Q\-输出处于逻辑“0”)。其中在设定CIP触发器432且接收PWM循环开始信号的时间期间,未发生任何其它情况(“与”门430阻挡到相位计数器426的复位信号)。在本文中将可互换使用术语“局部时基计数器”与“工作循环计数器”402。
如果相位计数器426中的值小于相位偏移寄存器412中的值,那么相位计数器426继续正数计数。当相位计数器426中的值大于或等于相位偏移寄存器412中的值时,相位计数器426停止计数,且当相位计数器426达到其终端计数(例如,经由包括触发器436及“与”门434的边缘检测电路)时对相关联局部时基计数器(工作循环计数器)402进行复位。当局部时基计数器(工作循环计数器)402的值大于或等于工作循环寄存器108中的值时,CIP触发器432被复位(清除)(Q\-输出处于逻辑“1”)且准备好(作好准备)接受下一所接收PWM循环开始信号且接着在上文所描述过程的开始处再次开始。然而,局部时基计数器(工作循环计数器)402可继续翻转且开始新PWM循环。
出于示范性目的,图4中所展示的示意性时序图是具有周期=9、工作循环=4及相位偏移=12的单个PWM信号的示意性时序图。每当对CIP触发器432进行复位(Q\-输出处于逻辑“0”)时,就允许PWM循环开始信号传递到相位计数器426且对相位计数器426进行复位,但如果设定CIP触发器432(Q\-输出处于逻辑“1”),那么阻挡PWM循环开始信号传递到相位计数器426且对相位计数器426进行复位。
尽管已参考本发明的实例性实施例描绘、描述及界定了本发明的实施例,但此些参考不暗示对本发明的限制,且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式,熟习相关技术且受益于本发明的技术者将会联想到此些修改、变更及等效形式。本发明的所描绘及所描述实施例仅为实例,且并非对本发明的范围的穷尽性说明。

Claims (5)

1.一种用于产生具有经扩展相位偏移的脉冲宽度调制PWM信号的PWM产生器(401),其包括:
工作循环寄存器(108),其存储工作循环值;
工作循环计数器(402),其具有耦合到产生多个时钟脉冲的时钟的时钟输入,且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增;
工作循环比较器(110),其耦合到所述工作循环寄存器(108)及所述工作循环计数器(402),比较所述工作循环计数值与所述工作循环值,且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号;
局部周期比较器(424),其耦合到所述工作循环计数器(402)及主周期寄存器(504),比较所述工作循环计数值与来自所述主周期寄存器(504)的主周期值,且当所述工作循环值等于或大于所述主周期值时产生逻辑高;
相位计数器(426),其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增;
相位偏移寄存器(412),其存储相位偏移值;
相位偏移比较器(428),其耦合到所述相位计数器(426)及所述相位偏移寄存器(412),比较所述相位计数值与所述相位偏移值,且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高;
所述相位偏移比较器(428)具有耦合到所述相位计数器(426)的停止输入的输出,且当所述相位偏移比较器(428)的所述输出处于逻辑高时,阻止所述相位计数器(426)针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;
过程中循环CIP触发器(432),其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器(110)的反相输出的复位输入;
边缘检测器电路(434、436),其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器(428)的输出的第二输入;
第一“与”门(430),其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器(432)的反相输出的第二输入;及
“或”门(422),其具有耦合到所述边缘检测器电路(434、436)的输出的第一输入、耦合到所述局部周期比较器(424)的输出的第二输入及耦合到所述工作循环计数器(402)的复位输入的输出,
其中每当周期翻转事件发生时,就产生所述PWM循环开始信号,
其中如果在所述第一“与”门(430)的所述第二输入处所述CIP触发器(432)的所述反相输出为逻辑高且在所述第一“与”门(430)的所述第一输入处所述PWM循环开始信号为逻辑高,那么将所述相位计数值复位到零且将所述CIP触发器(432)的所述反相输出设定为逻辑低,借此忽略所述PWM循环开始信号的所有其它者直到将所述CIP触发器(432)的所述反相输出复位回到逻辑高为止,
其中当所述相位计数值等于或大于所述相位偏移寄存器(412)中的所述相位偏移值时,所述相位计数器(426)停止计数,且
其中如果所述工作循环计数值大于所述工作循环值,那么对所述CIP触发器(432)进行复位使得所述CIP触发器(432)的所述输出处于逻辑高,将所述工作循环计数器(402)中的所述工作循环计数值复位到零,且接着新工作循环计数开始。
2.根据权利要求1所述的PWM产生器,其中所述边缘检测器电路(434、436)包括:
D触发器(436),其具有耦合到所述时钟的时钟输入及耦合到所述相位偏移比较器(428)的输出的D输入;及
第二“与”门(434),其具有耦合到所述相位偏移比较器(428)的所述输出的第一输入、耦合到所述D触发器(436)的反相输出的第二输入及耦合到所述“或”门(422)的所述第一输入的输出。
3.一种用于产生具有经扩展相位偏移的多个脉冲宽度调制PWM信号的系统,所述系统包括:
主时基产生器(500),其中所述主时基产生器(500)包括:
主周期计数器(502),其具有耦合到产生多个时钟脉冲的时钟的时钟输入,且针对所接收的所述多个时钟脉冲中的每一者使主计数值递增;
主周期寄存器(504),其具有主周期值;
主周期比较器(506),其耦合到所述主周期寄存器(504)及所述主周期计数器(502),比较所述主计数值与所述主周期值,当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号,且接着将所述主周期计数器(502)中的所述主计数值复位到零;及
多个脉冲宽度调制PWM产生器(401),其用于产生具有经扩展相位偏移的多个PWM信号,所述多个PWM产生器(401)中的每一者包括:
工作循环寄存器(108),其存储工作循环值;
工作循环计数器(402),其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使工作循环计数值递增;
工作循环比较器(110),其耦合到所述工作循环寄存器(108)及所述工作循环计数器(402),比较所述工作循环计数值与所述工作循环值,且当所述工作循环计数值小于或等于所述工作循环值时产生相位偏移相关PWM信号;
局部周期比较器(424),其耦合到所述工作循环计数器(402)及所述主周期寄存器(504),比较所述工作循环计数值与来自所述主周期寄存器(504)的所述主周期值,且当所述工作循环值等于或大于所述主周期值时产生逻辑高;
相位计数器(426),其具有耦合到所述时钟的时钟输入且针对所接收的所述多个时钟脉冲中的每一者使相位计数值递增;
相位偏移寄存器(412),其存储相位偏移值;
相位偏移比较器(428),其耦合到所述相位计数器(426)及所述相位偏移寄存器(412),比较所述相位计数值与所述相位偏移值,且当所述相位计数值等于或大于所述相位偏移值时产生逻辑高;
所述相位偏移比较器(428)具有耦合到所述相位计数器(426)的停止输入的输出,且当所述相位偏移比较器(428)的所述输出处于逻辑高时,阻止所述相位计数器(426)针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;
过程中循环CIP触发器(432),其具有耦合到PWM循环开始信号的时钟输入、耦合到逻辑高的D输入及耦合到所述工作循环比较器(110)的反相输出的复位输入;
边缘检测器电路(434、436),其具有耦合到所述时钟的第一输入及耦合到所述相位偏移比较器(428)的输出的第二输入;
第一“与”门(430),其具有耦合到所述PWM循环开始信号的第一输入及耦合到所述CIP触发器(432)的反相输出的第二输入;及
“或”门(422),其具有耦合到所述边缘检测器电路(434、436)的输出的第一输入、耦合到所述局部周期比较器(424)的输出的第二输入及耦合到所述工作循环计数器(402)的复位输入的输出,
其中每当周期翻转事件发生时,所述主时基产生器(500)就产生所述PWM循环开始信号,
其中如果在所述第一“与”门(430)的所述第二输入处所述CIP触发器(432)的所述反相输出为逻辑高且在所述第一“与”门(430)的所述第一输入处所述PWM循环开始信号为逻辑高,那么将所述相位计数值复位到零且将所述CIP触发器(432)的所述反相输出设定为逻辑低,借此忽略所述PWM循环开始信号的所有其它者直到将所述CIP触发器(432)的所述反相输出复位回到逻辑高为止,
其中当所述相位计数值等于或大于所述相位偏移寄存器(412)中的所述相位偏移值时,所述相位计数器(426)停止计数,且
其中如果所述工作循环计数值大于所述工作循环值,那么对所述CIP触发器(432)进行复位使得所述CIP触发器(432)的所述输出处于逻辑高,将所述工作循环计数器(402)中的所述工作循环计数值复位到零,且接着新工作循环计数开始。
4.根据权利要求3所述的系统,其中所述边缘检测器电路(434、436)包括:
D触发器(436),其具有耦合到所述时钟的时钟输入及耦合到所述相位偏移比较器(428)的输出的D输入;及
第二“与”门(434),其具有耦合到所述相位偏移比较器(428)的所述输出的第一输入、耦合到所述D触发器(436)的反相输出的第二输入及耦合到所述“或”门(422)的所述第一输入的输出。
5.一种用于产生具有经扩展相位偏移的多个脉冲宽度调制PWM信号的方法,所述方法包括以下步骤:
从主周期计数器(502)提供主计数值,其中针对由所述主周期计数器(502)接收的多个时钟脉冲中的每一者使所述主计数值递增;
在主周期寄存器(504)中提供主周期值;
借助主周期比较器(506)比较所述主计数值与所述主周期值;
当所述主计数值等于或大于所述主周期值时产生PWM循环开始信号,且接着将所述主周期计数器(502)中的所述主计数值复位到零;
借助多个脉冲宽度调制PWM产生器(401)产生多个相位偏移相关PWM信号,其中产生所述多个相位偏移相关PWM信号中的每一者包括以下步骤:
将工作循环值存储于工作循环寄存器(108)中;
针对由工作循环计数器(402)接收的所述多个时钟脉冲中的每一者,借助所述工作循环计数器(402)使工作循环计数值递增;
借助工作循环比较器(110)比较所述工作循环计数值与所述工作循环值;
当所述经比较工作循环计数值小于或等于所述工作循环值时,产生所述多个相位偏移相关PWM信号中的一者;
借助局部周期比较器(424)比较所述工作循环计数值与所述主周期值;
当所述工作循环值等于或大于所述主周期值时,借助所述局部周期比较器(424)产生逻辑高;
针对由相位计数器(426)接收的所述多个时钟脉冲中的每一者使所述相位计数器(426)中的相位计数值递增;
将相位偏移值存储于相位偏移寄存器(412)中;
借助相位偏移比较器(428)比较所述相位计数值与所述相位偏移值;
当所述相位计数值等于或大于所述相位偏移值时,从所述相位偏移比较器(428)产生逻辑高;
当来自所述相位偏移比较器(428)的输出处于逻辑高时,阻止针对所接收的所述多个时钟脉冲中的每一者使所述相位计数值递增;
每当周期翻转事件发生时,就产生所述PWM循环开始信号;
当所述相位计数值等于或大于所述相位偏移值时,暂停所述相位计数器(426)中的计数;
将所述工作循环计数器(402)中的所述工作循环计数值复位到零;且接着
开始新工作循环计数。
CN201280048293.XA 2011-09-29 2012-09-18 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备 Active CN103858347B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/248,571 2011-09-29
US13/248,571 US8472213B2 (en) 2011-09-29 2011-09-29 Extending pulse width modulation phase offset
PCT/US2012/055895 WO2013048819A2 (en) 2011-09-29 2012-09-18 Extending pulse width modulation phase offset

Publications (2)

Publication Number Publication Date
CN103858347A true CN103858347A (zh) 2014-06-11
CN103858347B CN103858347B (zh) 2016-08-17

Family

ID=47040798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048293.XA Active CN103858347B (zh) 2011-09-29 2012-09-18 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备

Country Status (6)

Country Link
US (1) US8472213B2 (zh)
EP (1) EP2761755B1 (zh)
KR (1) KR20140079782A (zh)
CN (1) CN103858347B (zh)
TW (1) TWI577114B (zh)
WO (1) WO2013048819A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376041A (zh) * 2014-08-13 2016-03-02 拉碧斯半导体株式会社 异步串行数据采集装置以及异步串行数据采集方法
CN107850666A (zh) * 2015-09-29 2018-03-27 密克罗奇普技术公司 以核心独立外围设备为基础的超声波测距外围设备
CN110837236A (zh) * 2018-08-15 2020-02-25 罗伯特·博世有限公司 用于运行耗电器的装置、耗电器和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885977B2 (ja) * 2011-09-16 2016-03-16 ラピスセミコンダクタ株式会社 Pwm信号出力回路とpwm信号出力制御方法およびプログラム
KR101331442B1 (ko) * 2012-06-29 2013-11-21 포항공과대학교 산학협력단 듀티 싸이클 보정기능이 루프 내에 내장된 지연고정루프
US9812969B2 (en) * 2014-11-26 2017-11-07 Leviton Manufacturing Co., Inc. Ground leakage power supply for dimming applications
US11356238B1 (en) 2021-05-24 2022-06-07 Texas Instruments Incorporated Synchronization between devices for PWM waveforms

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658583B1 (en) * 1999-03-16 2003-12-02 Seiko Epson Corporation PWM control circuit, microcomputer and electronic equipment
US20070230559A1 (en) * 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
US20090002043A1 (en) * 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution
CN102027679A (zh) * 2008-05-07 2011-04-20 密克罗奇普技术公司 脉宽调制空载时间补偿方法及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933132B2 (en) * 2008-04-29 2011-04-26 Fairchild Semiconductor Corporation Synchronizing frequency and phase of multiple variable frequency power converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658583B1 (en) * 1999-03-16 2003-12-02 Seiko Epson Corporation PWM control circuit, microcomputer and electronic equipment
US20070230559A1 (en) * 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
CN101416390A (zh) * 2006-04-04 2009-04-22 密克罗奇普技术公司 允许脉宽调制值的立即更新
US20090002043A1 (en) * 2007-06-28 2009-01-01 Microchip Technology Incorporated System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution
CN102027679A (zh) * 2008-05-07 2011-04-20 密克罗奇普技术公司 脉宽调制空载时间补偿方法及设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376041A (zh) * 2014-08-13 2016-03-02 拉碧斯半导体株式会社 异步串行数据采集装置以及异步串行数据采集方法
CN105376041B (zh) * 2014-08-13 2020-05-19 拉碧斯半导体株式会社 异步串行数据采集装置以及异步串行数据采集方法
CN107850666A (zh) * 2015-09-29 2018-03-27 密克罗奇普技术公司 以核心独立外围设备为基础的超声波测距外围设备
CN110837236A (zh) * 2018-08-15 2020-02-25 罗伯特·博世有限公司 用于运行耗电器的装置、耗电器和方法

Also Published As

Publication number Publication date
TW201315108A (zh) 2013-04-01
WO2013048819A3 (en) 2013-07-04
TWI577114B (zh) 2017-04-01
EP2761755B1 (en) 2015-09-16
US20130082794A1 (en) 2013-04-04
EP2761755A2 (en) 2014-08-06
US8472213B2 (en) 2013-06-25
KR20140079782A (ko) 2014-06-27
CN103858347B (zh) 2016-08-17
WO2013048819A2 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103858347A (zh) 具有经扩展脉冲宽度调制相位偏移的系统、方法及设备
CN103875183A (zh) 使多频率脉冲宽度调制产生器同步
CN103858346B (zh) 可变频率比率多相位脉冲宽度调制产生
CN101878588B (zh) 用于外部同步多相位脉宽调制信号的装置和方法
CN103858345B (zh) 重复单循环脉冲宽度调制产生
CN102882495A (zh) 用于脉波宽度调制的降低电磁干扰
CN104753337B (zh) 功率因数校正电路
CN102158208B (zh) 基于振荡环电路的全程可调数字脉宽调制器
EP2673868B1 (en) Input current shaping for transition and discontinuous mode power converter
CN101019317A (zh) 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器
US9448581B2 (en) Timer unit circuit having plurality of output modes and method of using the same
CN103828237B (zh) 维持脉冲宽度调制数据集相干性
CN103916104B (zh) Pwm信号生成电路、打印机以及pwm信号生成方法
CN1728225B (zh) 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
CN103675373A (zh) 一种在fpga内实现的数字信号产生方法
CN109525224B (zh) 一种基于时钟周期的脉宽调制信号占空比倍增电路
CN104160354A (zh) 时基外围装置
CN115276621B (zh) 一种高精度脉宽调制方法和装置
CN217305748U (zh) 一种喷码机分点频率与相位选通电路
CN103368491B (zh) 具有信号撷取功能的模块化风扇马达控制电路及控制方法
CN102945147A (zh) 用于信号处理的连续逼近式乘除法电路及其信号处理方法
JP2012029263A (ja) タイマー回路及びそれを内蔵した半導体集積回路装置
JPH08223928A (ja) 電源制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant