TWI577114B - 脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法 - Google Patents
脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法 Download PDFInfo
- Publication number
- TWI577114B TWI577114B TW101130566A TW101130566A TWI577114B TW I577114 B TWI577114 B TW I577114B TW 101130566 A TW101130566 A TW 101130566A TW 101130566 A TW101130566 A TW 101130566A TW I577114 B TWI577114 B TW I577114B
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- duty cycle
- phase
- counter
- pulse width
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000010363 phase shift Effects 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Inverter Devices (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明一般而言係關於脈衝寬度調變信號群組之產生，且更特定而言係關於延伸該等脈衝寬度調變信號群組之脈衝寬度調變相位偏移。
電力轉換應用正變得越來越精細以(舉例而言)藉由使用相對於彼此相移之脈衝寬度調變(PWM)信號輸出陣列(群組)來改良其電力轉換效率。當前較新PWM控制設計將相對於彼此相移之此等PWM信號之多個集用於控制具有組合成一單個極低漣波直流電源切換模式電力供應器(SMPS)之輸出之複數個功率電晶體。此需要相移大於360電度(大於一個PWM週期)。當前技術PWM產生電路無法支援此功能性。
經相移PWM信號群組經常用於當前技術水平諧振切換模式電力轉換電路中以改良其電力轉換效率。當前技術PWM產生電路使用PWM計數器「預載入」或加/減電路以在群組PWM信號之間形成相移。然而，兩種類型之此等電路皆具有相位「纏繞」之問題。迄今，已使用複雜軟體來執行相位「纏繞」以便模擬大PWM相位偏移(大於360電度)之行為。出於此目的而使用軟體難以以此等切換模式電力供應器(SMPS)應用所需之高頻率脈衝速率適當地進行。另外，當嘗試回應於非同步事件時，適當控制變得不可能。
因此，需要一種維持PWM信號群組之間的相移大於360電度之方式。根據本發明之教示，使用一種單獨相位計數器，該單獨相位計數器獨立於用於傳統PWM產生電路中之時基計數器且被阻止重新觸發直至現有工作循環已完成為止。此藉助一相位偏移計數器、一相位比較器及經由用於總電路同步之一主時基觸發之一電路達成。
根據本發明之一特定實例性實施例，一種用於產生具有經延伸相位偏移之一PWM信號之脈衝寬度調變(PWM)產生器(401)包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及一主週期暫存器(504)，比較該工作循環計數值與來自該主週期暫存器(504)之一主週期值，且當該工作循環值等於或大於該主週期值時產生一邏輯高；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該
相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器432之一反相輸出之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電路(434、436)之一輸出之一第一輸入、耦合至該本端週期比較器(424)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者直至將該CIP正反器(432)之該反相輸出重設回至一邏輯高為止，其中當該相位計數
值等於或大於該相位偏移暫存器(412)中之該相位偏移值時該相位計數器(426)停止計數，且其中若該工作循環計數值大於該工作循環值，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高、該工作循環計數器(402)中之該工作循環計數值被重設為零且然後一新工作循環計數開始。
根據本發明之另一特定實例性實施例，一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之系統包括：一主時基產生器(500)，其中該主時基產生器(500)包括：一主週期計數器(502)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期暫存器(504)，其具有一主週期值；一主週期比較器(506)，其耦合至該主週期暫存器(504)及該主週期計數器(502)，比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器(502)中之該主計數值重設為零；及複數個脈衝寬度調變(PWM)產生器(401)，其用於產生具有經延伸相位偏移之複數個PWM信號，該複數個PWM產生器(401)中之每一者包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環
計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及該主週期暫存器(504)，比較該工作循環計數值與來自該主週期暫存器(504)之該主週期值，且當該工作循環值等於或大於該主週期值時產生一邏輯高；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器432之一反相輸出之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電
路(434、436)之一輸出之一第一輸入、耦合至該本端週期比較器(424)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時該主時基產生器(500)就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者直至將該CIP正反器(432)之該反相輸出重設回至一邏輯高為止，其中當該相位計數值等於或大於該相位偏移暫存器(412)中之該相位偏移值時該相位計數器(426)停止計數，且其中若該工作循環計數值大於該工作循環值時，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高、該工作循環計數器(402)中之該工作循環計數值被重設為零且然後一新工作循環計數開始。
根據本發明之又一特定實例性實施例，一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之方法包括以下步驟：自一主週期計數器(502)提供一主計數值，其中針對由該主週期計數器(502)接收之複數個時脈脈衝中之每一者遞增該主計數值；在一主週期暫存器(504)中提供一主週期值；藉助一主週期比較器(506)比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器
(502)中之該主計數值重設為零；藉助複數個脈衝寬度調變(PWM)產生器(401)產生複數個相位偏移相關PWM信號，其中產生該複數個相位偏移相關PWM信號中之每一者包括以下步驟：將一工作循環值儲存於一工作循環暫存器(108)中；針對由一工作循環計數器(402)接收之該複數個時脈脈衝中之每一者，藉助該工作循環計數器(402)遞增一工作循環計數值；藉助一工作循環比較器(110)比較該工作循環計數值與該工作循環值；當該經比較工作循環計數值小於或等於該工作循環值時產生該複數個相位偏移相關PWM信號中之該一者；藉助一本端週期比較器(424)比較該工作循環計數值與該主週期值；當該工作循環值等於或大於該主週期值時藉助該本端週期比較器(424)產生一邏輯高；針對由一相位計數器(426)接收之該複數個時脈脈衝中之每一者遞增該相位計數器(426)中之一相位計數值；將一相位偏移值儲存於一相位偏移暫存器(412)中；藉助一相位偏移比較器(428)比較該相位計數值與該相位偏移值；當該相位計數值等於或大於該相位偏移值時自該相位偏移比較器(428)產生一邏輯高；當來自該相位偏移比較器(428)之一輸出處於一邏輯高時阻止針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；每次一週期翻轉事件發生時就產生該PWM循環開始信號；當該相位計數值等於或大於該相位偏移值時暫停該相位計數器(426)中之計數；將該工作循環計數器(402)中之該工作循環計數值重設為零；且然後開始一新工作循環計數。
可藉由連同隨附圖式一起參考以下說明來獲得對本發明之一更完整理解。
儘管易於對本發明作出各種修改及替代形式，但已在圖式中展示並在本文中詳細闡述了本發明之特定實例性實施例。然而，應理解，本文中對特定實例性實施例之說明不意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明欲涵蓋如由隨附申請專利範圍所定義之所有修改及等效形式。
現在參考圖式，其示意性地圖解說明一實例性實施例之細節。在圖式中，相似元件將由相似編號表示，且類似元件將由具有一不同小寫字母後置字之相似編號表示。
參考圖1，其繪示一典型脈衝寬度調變(PWM)產生器電路。PWM產生器電路101包括一計時器/計數器102、一週期暫存器104、一比較器106及一工作循環暫存器108。計時器/計數器102自零正數計數直至根據比較器106所判定其達到由週期暫存器104規定之一值為止。週期暫存器104含有表示判定PWM週期之最大計數器值之一使用者所規定值。當計時器/計數器102匹配週期暫存器104中之值時，藉由來自比較器106之一重設信號清除計時器/計數器102，且循環重複。工作循環暫存器108儲存使用者所規定工作循環值。每當計時器/計數器102值小於儲存於工作循環暫存器108中之工作循環值時，確證(驅動為高)一PWM輸出信號120。當計時器/計數器102值大於或等於儲存於
工作循環暫存器108中之工作循環值時，撤銷確證(驅動為低)PWM輸出信號120。
參考圖2，其繪示用於產生在PWM信號中之每一者之間具有相位偏移之PWM信號群組之一PWM電路之一示意性方塊圖。多相位PWM產生電路包括一主時基500及複數個PWM產生器101。主時基500包括控制PWM產生器101a至101n之PWM信號相位中之每一者之週期之一週期暫存器504、週期比較器506及一週期計數器502。PWM產生器101中之每一者包括用以判定來自PWM產生器101中之每一者之各別PWM輸出信號之相位偏移之一相位偏移暫存器512。PWM週期暫存器504、工作循環暫存器108及相位偏移暫存器512分別經程式化為獲得一所期望操作頻率(週期)、工作循環及相位偏移所需之值。本端時基計數器102與主時基500同步。個別PWM信號輸出可在相位(由相位偏移暫存器512判定)上不同但不在頻率(週期)上不同。
參考圖3及圖4，其繪示根據本發明之一特定實例性實施例之當產生一PWM信號群組時具有經延伸相位偏移之能力之一PWM信號產生電路之一示意性方塊圖及來自圖3中所展示之PWM產生電路之一單個PWM信號之一示意性時序圖(圖4)。一主時基產生電路500包括一主時基週期計數器502、一主時基週期暫存器504及一主時基週期比較器506。
每次主時基週期計數器502達到其終止計數且翻轉至零時，主時基產生電路500就產生處於邏輯「1」之一PWM循
環開始信號。PWM循環開始信號耦合至PWM產生器401中之每一者。若重設處理程序中循環(CIP)正反器432(Q\-輸出處於一邏輯「1」)且在時脈(「CLK」)輸入處接收一PWM循環開始信號，則重設相位計數器426且設定相關聯CIP正反器432(Q\-輸出處於一邏輯「0」)。其中在設定CIP正反器432且接收一PWM循環開始信號之時間期間，未發生任何其他情況(「及」閘430阻擋至相位計數器426之一重設信號)。在本文中將可交換使用術語「本端時基計數器」與「工作循環計數器」402。
若相位計數器426中之值小於相位偏移暫存器412中之值，則相位計數器426繼續正數計數。當相位計數器426中之值大於或等於相位偏移暫存器412中之值時，相位計數器426停止計數，且當相位計數器426達到其終止計數(例如，經由包括正反器436與「及」閘434之邊緣偵測電路)時重設相關聯本端時基計數器(工作循環計數器)402。當本端時基計數器(工作循環計數器)402之值大於或等於工作循環暫存器108中之值時，CIP正反器432(Q\-輸出處於一邏輯「1」)被重設(清除)且準備好(作好準備)接受下一所接收PWM循環開始信號且然後在上文所闡述處理程序之開始處再次開始。然而，本端時基計數器(工作循環計數器)402可繼續翻轉且開始新PWM循環。
出於例示性目的，圖4中所展示之示意性時序圖係具有一週期=9、一工作循環=4及一相位偏移=12之一單個PWM信號之示意性時序圖。每當重設CIP正反器432(Q\-輸出處
於一邏輯「0」)時，允許PWM循環開始信號傳遞至相位計數器426且重設相位計數器426，但若設定CIP正反器432(Q\-輸出處於一邏輯「1」)，則阻擋PWM循環開始信號傳遞至相位計數器426且重設相位計數器426。
儘管已參考本發明之實例性實施例繪示、闡述及定義了本發明之實施例，但此等參考不暗示對本發明之一限制，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明之技術者將聯想到此等修改、變更及等效形式。本發明之所繪示及所闡述實施例僅係實例，且並非對本發明之範疇之窮盡性說明。
101‧‧‧脈衝寬度調變產生器電路/脈衝寬度調變產生器
101a-101n‧‧‧脈衝寬度調變產生器
102‧‧‧計時器/計數器/本端時基計數器
102a-102n‧‧‧計時器/計數器/本端時基計數器
104‧‧‧週期暫存器
106‧‧‧比較器
108‧‧‧工作循環暫存器
108a-108n‧‧‧工作循環暫存器
110a-110n‧‧‧工作循環比較器
120‧‧‧脈衝寬度調變輸出信號
401a‧‧‧脈衝寬度調變產生器
402a‧‧‧工作循環計數器/本端時基計數器
412a‧‧‧相位偏移暫存器
422a‧‧‧「或」閘
424a‧‧‧本端週期比較器
426a‧‧‧相位計數器
428a‧‧‧相位偏移比較器
430a‧‧‧第一「及」閘/「及」閘
432a‧‧‧處理程式中循環正反器
434a‧‧‧邊緣偵測器電路/「及」閘/第二「及」閘
436a‧‧‧邊緣偵測器電路/正反器/D正反器
500‧‧‧主時基產生器/主時基/主時基產生電路
502‧‧‧主週期計數器/週期計數器/主時基週期計數器
504‧‧‧主週期暫存器/週期暫存器/主時基週期暫
存器/脈衝寬度調變週期暫存器
506‧‧‧主週期比較器/週期比較器/主時基週期比較器
512a-512n‧‧‧相位偏移暫存器
clk‧‧‧時脈
load‧‧‧載入
res‧‧‧重設
reset‧‧‧重設
stop‧‧‧停止
圖1圖解說明一典型脈衝寬度調變(PWM)產生器電路；圖2圖解說明用於產生在PWM信號中之每一者之間具有相位偏移之PWM信號群組之一PWM電路之一示意性方塊圖；圖3圖解說明根據本發明之一特定實例性實施例之當產生一PWM信號群組時具有經延伸相位偏移之能力之一PWM信號產生電路之一示意性方塊圖；及圖4圖解說明來自圖3中所展示之PWM產生電路之一單個PWM信號之一示意性時序圖。
101a-101n‧‧‧脈衝寬度調變產生器
102a-102n‧‧‧計時器/計數器/本端時基計數器
108a-108n‧‧‧工作循環暫存器
110a-110n‧‧‧工作循環比較器
500‧‧‧主時基產生器/主時基/主時基產生電路
502‧‧‧主週期計數器/週期計數器/主時基週期計數器
504‧‧‧主週期暫存器/週期暫存器/主時基週期暫存器/脈衝寬度調變週期暫存器
506‧‧‧主週期比較器/週期比較器/主時基週期比較器
512a-512n‧‧‧相位偏移暫存器
clk‧‧‧時脈
load‧‧‧載入
reset‧‧‧重設
Claims (7)
- 一種用於產生具有經延伸相位偏移之一脈衝寬度調變信號之脈衝寬度調變產生器，其包括：一工作循環暫存器，其儲存一工作循環值；一工作循環計數器，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關脈衝寬度調變信號；一本端週期比較器，其耦合至該工作循環計數器並經組態以比較該工作循環計數值及一主週期值，且當該工作循環值等於或大於該主週期值時產生一邏輯高；一相位計數器，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器，其儲存一相位偏移值；一相位偏移比較器，其耦合至該相位計數器及該相位偏移暫存器，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器具有耦合至該相位計數器之一停止輸入之一輸出，且當該相位偏移比較器之該輸出處於一 邏輯高時阻止該相位計數器針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環正反器，其具有耦合至一脈衝寬度調變循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器之一反相輸出之一重設輸入；一邊緣偵測器電路，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器之一輸出之一第二輸入；一第一「及」閘，其具有耦合至該脈衝寬度調變循環開始信號之一第一輸入及耦合至該處理程序中循環正反器之一反相輸出之一第二輸入；及一「或」閘，其具有耦合至該邊緣偵測器電路之一輸出之一第一輸入、耦合至該本端週期比較器之一輸出之一第二輸入及耦合至該工作循環計數器之一重設輸入之一輸出，其中每次一週期翻轉事件發生時就產生該脈衝寬度調變循環開始信號，其中若在該第一「及」閘之該第二輸入處該處理程序中循環正反器之該反相輸出係一邏輯高且在該第一「及」閘之該第一輸入處該脈衝寬度調變循環開始信號係一邏輯高，則將該相位計數值重設為零且將該處理程序中循環正反器之該反相輸出設定至一邏輯低，藉此忽略該脈衝寬度調變循環開始信號之所有其他者直至將該處理程序中循環正反器之該反相輸出重設回 至一邏輯高為止，其中當該相位計數值等於或大於該相位偏移暫存器中之該相位偏移值時該相位計數器停止計數，且其中若該工作循環計數值大於該工作循環值，則重設該處理程序中循環正反器以使得該處理程序中循環正反器之該反相輸出處於一邏輯高、該工作循環計數器中之該工作循環計數值被重設為零且然後一新工作循環計數開始。
- 如請求項1之脈衝寬度調變產生器，其中該邊緣偵測器電路包括：一D正反器，其具有耦合至該時脈之一時脈輸入及耦合至該相位偏移比較器之一輸出之一D輸入；及一第二「及」閘，其具有耦合至該相位偏移比較器之該輸出之一第一輸入、耦合至該D正反器之一反相輸出之一第二輸入及耦合至該「或」閘之該第一輸入之一輸出。
- 一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變信號之系統，該系統包括：一主時基產生器，其中該主時基產生器包括：一主週期計數器，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期暫存器，其具有一主週期值；一主週期比較器，其耦合至該主週期暫存器及該主 週期計數器，比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一脈衝寬度調變循環開始信號，且然後將該主週期計數器中之該主計數值重設為零；及複數個如請求項1或2中所載之脈衝寬度調變產生器，其用於產生具有經延伸相位偏移之複數個脈衝寬度調變信號，該複數個脈衝寬度調變產生器之每一者接收該脈衝寬度調變循環開始信號及該主週期值。
- 一種用於產生具有經延伸相位偏移之一脈衝寬度調變信號的方法，該方法包括：將一工作循環值儲存於一工作循環暫存器中；針對由一工作循環計數器所接收之複數個時脈脈衝之每一者，利用該工作循環計數器遞增一工作循環計數值；利用一工作循環比較器將該工作循環計數值與該工作循環值相比較；當被比較之該工作循環計數值小於或等於該工作循環值時，產生複數個相位偏移相關脈衝寬度調變信號之一者；利用一本端週期比較器將該工作循環計數值與一主週期值相比較；當該工作循環值等於或大於該主週期值時，利用該本端週期比較器產生一邏輯高；針對由一相位計數器所接收之複數個時脈脈衝之每一 者在該相位計數器中遞增一相位計數值；在一相位偏移暫存器中儲存一相位偏移；利用一相位偏移比較器將該相位計數值與該相位偏移值相比較；當該相位計數值等於或大於該相位偏移值時，自該相位偏移比較器產生一邏輯高；每次一週期翻轉事件發生時，產生一脈衝寬度調變循環開始信號；當該相位計數值等於或大於該相位偏移值時，暫停該相位計數器中的計數；將該工作循環計數器中之該工作循環計數值重置為零；且然後開始一新工作循環計數。
- 如請求項4之方法，其中當該本端週期比較器產生一邏輯高時，或當該相位偏移比較器產生一邏輯高時，執行將該工作循環計數器中之該工作循環計數值重置為零。
- 如請求項5之方法，其中提供一邊緣偵測器，該邊緣偵測器自該相位偏移比較器接收該邏輯高以及接收該複數個時脈脈衝，並且產生用於該工作循環計數器之一重置信號。
- 一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變信號之方法，該方法包括以下步驟：自一主週期計數器提供一主計數值，其中針對由該主週期計數器接收之複數個時脈脈衝中之每一者遞增該主 計數值；在一主週期暫存器中提供一主週期值；藉助一主週期比較器比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時產生一脈衝寬度調變循環開始信號，且然後將該主週期計數器中之該主計數值重設為零；藉助複數個脈衝寬度調變產生器產生複數個相位偏移相關脈衝寬度調變信號，其中產生該複數個相位偏移相關脈衝寬度調變信號中之每一者的方法包括如請求項4-6中任一項之方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/248,571 US8472213B2 (en) | 2011-09-29 | 2011-09-29 | Extending pulse width modulation phase offset |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201315108A TW201315108A (zh) | 2013-04-01 |
| TWI577114B true TWI577114B (zh) | 2017-04-01 |
Family
ID=47040798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101130566A TWI577114B (zh) | 2011-09-29 | 2012-08-23 | 脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8472213B2 (zh) |
| EP (1) | EP2761755B1 (zh) |
| KR (1) | KR20140079782A (zh) |
| CN (1) | CN103858347B (zh) |
| TW (1) | TWI577114B (zh) |
| WO (1) | WO2013048819A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5885977B2 (ja) * | 2011-09-16 | 2016-03-16 | ラピスセミコンダクタ株式会社 | Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム |
| KR101331442B1 (ko) * | 2012-06-29 | 2013-11-21 | 포항공과대학교 산학협력단 | 듀티 싸이클 보정기능이 루프 내에 내장된 지연고정루프 |
| JP6378966B2 (ja) * | 2014-08-13 | 2018-08-22 | ラピスセミコンダクタ株式会社 | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 |
| US9812969B2 (en) | 2014-11-26 | 2017-11-07 | Leviton Manufacturing Co., Inc. | Ground leakage power supply for dimming applications |
| US10107902B2 (en) * | 2015-09-29 | 2018-10-23 | Microchip Technology Incorporated | Core independent peripheral based ultrasonic ranging peripheral |
| DE102018213749A1 (de) * | 2018-08-15 | 2020-02-20 | Robert Bosch Gmbh | Vorrichtung zum Betreiben eines elektrischen Verbrauchers, Verbraucher und Verfahren |
| US11356238B1 (en) * | 2021-05-24 | 2022-06-07 | Texas Instruments Incorporated | Synchronization between devices for PWM waveforms |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW469370B (en) * | 1999-03-16 | 2001-12-21 | Seiko Epson Corp | PWM control circuit, microcomputer and electronic equipment |
| TW200820621A (en) * | 2006-04-04 | 2008-05-01 | Microchip Tech Inc | Allowing immediate update of pulse width modulation values |
| US20090002043A1 (en) * | 2007-06-28 | 2009-01-01 | Microchip Technology Incorporated | System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution |
| US20090278621A1 (en) * | 2008-05-07 | 2009-11-12 | Microchip Technology Incorporated | Pulse Width Modulation Dead Time Compensation Method and Apparatus |
| US20110199797A1 (en) * | 2008-04-29 | 2011-08-18 | Bridge Christopher D | Synchronizing Frequency and Phase of Multiple Variable Frequency Power Converters |
-
2011
- 2011-09-29 US US13/248,571 patent/US8472213B2/en active Active
-
2012
- 2012-08-23 TW TW101130566A patent/TWI577114B/zh active
- 2012-09-18 KR KR1020147010013A patent/KR20140079782A/ko active IP Right Grant
- 2012-09-18 CN CN201280048293.XA patent/CN103858347B/zh active Active
- 2012-09-18 EP EP12773445.7A patent/EP2761755B1/en active Active
- 2012-09-18 WO PCT/US2012/055895 patent/WO2013048819A2/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW469370B (en) * | 1999-03-16 | 2001-12-21 | Seiko Epson Corp | PWM control circuit, microcomputer and electronic equipment |
| TW200820621A (en) * | 2006-04-04 | 2008-05-01 | Microchip Tech Inc | Allowing immediate update of pulse width modulation values |
| US20090002043A1 (en) * | 2007-06-28 | 2009-01-01 | Microchip Technology Incorporated | System, Method and Apparatus Having Improved Pulse Width Modulation Frequency Resolution |
| US20110199797A1 (en) * | 2008-04-29 | 2011-08-18 | Bridge Christopher D | Synchronizing Frequency and Phase of Multiple Variable Frequency Power Converters |
| US20090278621A1 (en) * | 2008-05-07 | 2009-11-12 | Microchip Technology Incorporated | Pulse Width Modulation Dead Time Compensation Method and Apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201315108A (zh) | 2013-04-01 |
| CN103858347B (zh) | 2016-08-17 |
| WO2013048819A3 (en) | 2013-07-04 |
| EP2761755A2 (en) | 2014-08-06 |
| WO2013048819A2 (en) | 2013-04-04 |
| KR20140079782A (ko) | 2014-06-27 |
| EP2761755B1 (en) | 2015-09-16 |
| CN103858347A (zh) | 2014-06-11 |
| US20130082794A1 (en) | 2013-04-04 |
| US8472213B2 (en) | 2013-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI577114B (zh) | 脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法 | |
| TWI556583B (zh) | 同步多頻率脈衝寬度調變產生器 | |
| TWI571060B (zh) | 重覆單一循環脈衝寬度調變之產生 | |
| TWI479805B (zh) | 外部同步多相位脈波寬度調變訊號 | |
| TWI442704B (zh) | 用以在一特定時間間隔過程中計數輸入脈衝之裝置 | |
| EP3563482B1 (en) | Counter-based sysref implementation | |
| TWI568187B (zh) | 與可變頻率成比例之多相位脈衝寬度調變之產生 | |
| TWI551052B (zh) | 維持脈衝寬度調變資料集之同調 | |
| JP6449167B2 (ja) | 相補出力ジェネレータモジュール | |
| KR101022669B1 (ko) | 지연고정루프회로 | |
| KR100925393B1 (ko) | 반도체 메모리 장치의 도메인 크로싱 회로 | |
| WO2014209717A3 (en) | Dynamic divider having interlocking circuit | |
| KR101239586B1 (ko) | 지터 클록 소스의 존재하에 클록 발생기를 동기화하기 위한방법 및 장치 | |
| TW202202972A (zh) | 控制內部重置信號的裝置、方法及電子系統 | |
| CN103780257A (zh) | 环型振荡器电路 | |
| KR100935605B1 (ko) | 반도체 메모리 장치의 도메인 크로싱 회로 | |
| JP2012039296A (ja) | カウンタ回路 | |
| JP2004029947A (ja) | クロック生成装置及びオーディオデータ処理装置 | |
| JP2005192164A (ja) | Ｄｌｌ回路 | |
| Arora et al. | Clock Dividers | |
| JP2012175447A (ja) | データ転送回路 | |
| UA90766C2 (ru) | Программно-аппаратный контроллер интерфейса | |
| PL220100B1 (pl) | Układ generacji sygnałów sterujących końcówką mocy |