TWI568187B - 與可變頻率成比例之多相位脈衝寬度調變之產生 - Google Patents

與可變頻率成比例之多相位脈衝寬度調變之產生 Download PDF

Info

Publication number
TWI568187B
TWI568187B TW101130570A TW101130570A TWI568187B TW I568187 B TWI568187 B TW I568187B TW 101130570 A TW101130570 A TW 101130570A TW 101130570 A TW101130570 A TW 101130570A TW I568187 B TWI568187 B TW I568187B
Authority
TW
Taiwan
Prior art keywords
clock
value
signal
duty cycle
register
Prior art date
Application number
TW101130570A
Other languages
English (en)
Other versions
TW201320608A (zh
Inventor
布萊恩 克里斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201320608A publication Critical patent/TW201320608A/zh
Application granted granted Critical
Publication of TWI568187B publication Critical patent/TWI568187B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Inverter Devices (AREA)

Description

與可變頻率成比例之多相位脈衝寬度調變之產生
本發明一般而言係關於脈衝寬度調變信號之產生，且更特定而言係關於在一頻率範圍內維持一相位關係之脈衝寬度調變信號之一群組之產生。
電力轉換應用正變得越來越精細以(舉例而言)藉由使用頻率可變且相對於彼此相移之脈衝寬度調變(PWM)信號輸出陣列來改良其電力轉換效率。此PWM信號組合經常在諧振切換模式電力轉換電路中用以改良其電力轉換效率。本發明技術多相位、可變頻率PWM產生電路在週期、相位偏移及工作循環之特定時間期間起作用。當PWM脈衝頻率變化時，必須針對每一PWM循環重新計算及更新前述PWM參數之值，此需要大量處理電力及速度以執行所需計算。此等經相移PWM信號亦可與外部同步信號同步。然而，若同步信號週期及/或相位廣泛地變化，則同步可形成問題，例如，短小脈衝、丟失循環、失控工作循環等。
當使用類比PWM信號產生時，難以產生在一寬廣頻率範圍內操作之多相位PWM信號，且本發明技術標準數位PWM信號產生以不適合於可變頻率操作之一固定頻率操作。
期望能夠產生依據PWM信號頻率之週期維持其工作循環及相位關係之經相移PWM信號群組。因此，需要產生以一 成比例方式表現以便大大簡化及減小在一PWM系統中使用之一處理器之計算工作負載之多相位PWM控制信號之能力。頻率比例調整應能夠使用一固定時脈頻率來准許至一數位處理(例如，微控制器、系統)中之容易整合。亦期望能夠在不形成前述問題之情況下準確地且可靠地使經相移PWM信號群組與外部同步信號同步。
根據本發明之教示，「斷續」計時/計數藉助基於一累加器電路週期性地刪除(跳過)至PWM產生電路之時脈脈衝之一電路或基於一累加器電路週期性地抑制PWM計數器之計數之一電路來實施。丟失時脈脈衝或丟失計數致使PWM產生電路之時基操作較慢，因此降低有效PWM頻率。藉由使PWM產生器之時脈脈衝/計數之速率變化，使得所得PWM輸出之頻率變化且亦使得相位偏移及工作循環按比例(成比例地)變化。然而，此類型之「斷續」計時/計數之一個缺陷係必須減小比例因數以增加PWM週期、工作循環、相位等。此相反關係係不期望的。
可藉由使用一可程式化模運算產生至PWM產生邏輯之一計數啟用脈衝串流來克服前述缺陷。計數啟用信號之邏輯「1」與邏輯「0」比率判定用於相關聯PWM產生電路之時基比例調整量。相比於用於相關聯PWM產生電路之一基於「累加器」之比例調整，此實施例不使用通常係「全部邏輯1」之一固定翻轉計數值。
前述累加器比例調整之方法需要比例因數在值上增加以減小PWM時間週期。代替使用「翻轉」之一累加器，比較 累加器之內容與一第二比例調整值。當累加器之內容超出此第二比例調整值時，將累加器之內容減小該第二比例調整值且產生(生成)一時基「計數啟用」。此操作類似於藉由連續減法執行除法。藉由使用一可程式化累加器臨限值，消除對除法計算之需要。一同步信號時間週期之自動擷取亦可允許PWM產生之自動比例調整以匹配外部同步信號。因此，將消除嚴重失真PWM信號。
根據本發明之一特定實例性實施例，一種用於控制一與可變頻率成比例之脈衝寬度時脈信號之裝置包括：一減法器(758)，其具有用以產生一計數啟用信號(772)之正負號輸出，其中當該減法器(758)之一第一輸入處之一第一值等於或大於一第二輸入處之一第二值時確證該計數啟用信號(772)；一累加器(764)，其具有耦合至包括處於一特定頻率之複數個時脈脈衝之一時脈信號之一時脈輸入；一加法器(766)，其具有耦合至該累加器(764)之一輸入之一輸出；一多工器(768)，其具有耦合至該加法器(766)之一第二輸入之一輸出、耦合至該累加器(764)之一輸出之一第一輸入、耦合至該減法器(758)之一差輸出之一第二輸入及耦合至該減法器(758)之該正負號輸出之一控制輸入；一分子暫存器(770)，其具有耦合至該加法器(766)之一第一輸入之一輸出，其中該分子暫存器(770)儲存一分子值；及一分母暫存器(762)，其具有耦合至該減法器(758)之該第二輸入之一輸出，其中該分母暫存器(762)儲存一分母值；其中在每一時脈脈衝處將該分子值與該累加器(764)中之一值相 加直至該減法器(758)判定該累加器(764)中之該值等於或大於該分母暫存器(762)中之該分母值為止，然後自該累加器(764)中之該值減去來自該減法器(758)之該輸出之一所得差，藉此該累加器(764)中之該值保持介於零與該分母暫存器(762)中之該值之間。
根據本發明之另一特定實例性實施例，一種用於產生複數個與可變頻率成比例之脈衝寬度調變(PWM)信號之系統包括：一斷續時脈電路(300)，其中該斷續時脈電路(300)包括：一減法器(758)，其具有用以產生一計數啟用信號(772)之一正負號輸出，其中當該減法器(758)之一第一輸入處之一第一值等於或大於一第二輸入處之一第二值時確證該計數啟用信號(772)；一累加器(764)，其具有耦合至包括處於一特定頻率之複數個時脈脈衝之一時脈信號之一時脈輸入；一加法器(766)，其具有耦合至該累加器(764)之一輸入之一輸出；一多工器(768)，其具有耦合至該加法器(766)之一第二輸入之一輸出、耦合至該累加器(764)之一輸出之一第一輸入、耦合至該減法器(758)之一差輸出之一第二輸入及耦合至該減法器(758)之該正負號輸出之一控制輸入；一分子暫存器(770)，其具有耦合至該加法器(766)之一第一輸入之一輸出，其中該分子暫存器(770)儲存一分子值；及一分母暫存器(762)，其具有耦合至該減法器(758)之該第二輸入之一輸出，其中該分母暫存器(762)儲存一分母值；其中在每一時脈脈衝處將該分子值與該累加器(764)中之一值相加直至該減法器(758)判定該累加器 (764)中之該值等於或大於該分母暫存器(762)中之該分母值為止，然後自該累加器(764)中之該值減去來自該減法器(758)之該輸出之一所得差，藉此該累加器(764)中之該值保持介於零(0)與該分母暫存器(762)中之該值之間；一主時基產生器(800)，其中該主時基產生器(800)包括：一主週期暫存器(756)，其儲存一主週期值；一主週期計數器(746)，其具有耦合至該時脈信號之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器(754)，其耦合至該主週期暫存器(756)及該主週期計數器(746)，其中該主週期比較器(754)比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環結束信號，且然後將該主週期計數器(746)中之該主計數值重設為零；及複數個PWM產生器(101)，其用於產生複數個與可變頻率成比例之PWM信號，該複數個PWM產生器(101)中之每一者包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(102)，其具有耦合至該時脈信號之一時脈輸入、耦合至該計數啟用信號(772)之一時脈啟用輸入，其中當確證該計數啟用信號(772)時針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(102)，其中該工作循環比較器(110)比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；及一相位偏移暫存器 (512)，其儲存一相位偏移值且耦合至該工作循環計數器(102)，其中當依據該主時基(500)確證PWM負載信號時將該相位偏移值載入至該工作循環計數器(102)中以變成一新工作循環計數值。
根據本發明之另一特定實例性實施例，一種用於控制與可變頻率成比例之脈衝寬度調變(PWM)信號之方法包括以下步驟：定義一最大計數值；提供一比例因數值；將一累加器暫存器清除為一零值；將一(1)與該比例因數值相加且將結果儲存於該累加器暫存器中；比較該累加器暫存器中之該結果與該最大計數值，其中若該累加器暫存器中之該結果小於該最大計數值，則返回至將一(1)與該比例因數值相加且將該結果儲存於該累加器暫存器中之該等步驟，且若該累加器暫存器中之該結果等於或大於該最大計數值，則自該累加器暫存器中之該結果減去該最大計數值；及確證至一PWM產生器之一計數啟用且返回至將一(1)與該比例因數值相加且將該結果儲存於該累加器暫存器中之該等步驟。
根據本發明之再一特定實例性實施例，一種用於控制與可變頻率成比例之脈衝寬度調變(PWM)信號之方法包括以下步驟：提供一分母值；提供一分子值；將一累加器暫存器清除為一零值；將一(1)與一比例因數值相加且將結果儲存於該累加器暫存器中；比較該累加器暫存器中之該結果與最大計數值，其中若該累加器暫存器中之該結果小於該分母值，則返回至將一(1)與該比例因數值相加且將該結果 儲存於該累加器暫存器中之該等步驟，且若該累加器暫存器中之該結果等於或大於該分母值，則自該累加器暫存器中之該結果減去該分母值；及確證至一PWM產生器之一計數啟用且返回至將一(1)與該比例因數值相加且將該結果儲存於該累加器暫存器中之該等步驟。
可藉由結合隨附圖式一起參考以下說明來獲得對本發明之一更完整理解。
儘管易於對本發明作出各種修改及替代形式，但已在圖式中展示並在本文中詳細闡述了本發明之特定實例性實施例。然而，應理解，本文中對特定實例性實施例之說明不意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明欲涵蓋如由隨附申請專利範圍所定義之所有修改及等效形式。
現參考圖式，其示意性地圖解說明實例性實施例之細節。在圖式中，相似元件將由相似編號表示，且類似元件將由具有一不同小寫字母後置字之相似編號表示。
參考圖1，其繪示一典型脈衝寬度調變(PWM)產生器電路。PWM產生器電路101包括一計時器/計數器102、一週期暫存器104、一比較器106及一工作循環暫存器108。計時器/計數器102自零正數計數直至根據比較器106所判定其達到由週期暫存器104規定之一值為止。週期暫存器104含有表示判定PWM週期之最大計數器值之一使用者所規定值。當計時器/計數器102匹配週期暫存器104中之值時， 藉由來自比較器106之一重設信號清除計時器/計數器102，且循環重複。工作循環暫存器108儲存使用者所規定工作循環值。每當計時器/計數器102值小於儲存於工作循環暫存器108中之工作循環值時，確證(驅動為高)一PWM輸出信號120。當計時器/計數器102值大於或等於儲存於工作循環暫存器108中之工作循環值時，撤銷確證(驅動為低)PWM輸出信號120。
參考圖2及圖3，其繪示根據本發明之特定實例性實施例之用於啟用/停用PWM產生器電路中之至PWM計數器之時脈脈衝(圖2)及啟用/停用PWM計數(圖3)之電路之示意性方塊圖。圖2及圖3圖解說明包括一累加器202、一加法器204及具有一可程式化輸入216之一頻率比例調整暫存器(FSR)206之兩個類似電路。在每一時脈循環上(在輸入210處)，藉助加法器204將FSR 206之內容與累加器202中之內容相加。然後此總和在加法器204中溢位且在節點212處產生一進位輸出(co)信號。此進位輸出信號可用以啟用一時脈閘控電路208(圖2)，或用作相關聯PWM產生電路(參見圖5)之一計數啟用信號(圖3)。最終結果係以一較慢速率操作PWM電路以便產生較低PWM輸出信號頻率。
參考圖4，其繪示根據本發明之教示之用於PWM時脈/計數啟用之示意性時序圖。PWM時脈214具有自時脈210移除之脈衝(圖2)，且節點316處之計數啟用抑制時脈210之脈衝中之某些脈衝(圖3)。圖2或圖3中所展示之任一電路組態達成降低PWM輸出信號頻率之相同結果。
參考圖5，其繪示利用圖3中所展示之特定實例性實施例之一與多相位成比例之PWM產生系統之一示意性方塊圖。圖5中所展示之電路實施例支援多相位相關PWM輸出信號之產生，該等多相位相關PWM輸出信號在頻率由分別在圖2及圖3中展示之「斷續時脈」電路200及電路300改變時維持其相對關係。展示了斷續時脈電路300，但可等效地使用斷續時脈電路200。
一主時基500包括控制來自PWM產生器101a至101n之PWM信號相位中之每一者之週期之一週期暫存器504、週期比較器506及一週期計數器502。PWM產生器101中之每一者具有判定來自PWM產生器101中之每一者之各別PWM輸出信號之相位偏移之一相位偏移暫存器512。
將工作循環暫存器108、相位偏移暫存器512及PWM週期暫存器504分別經程式化為獲得最高所期望操作頻率所需之值。將頻率比例調整暫存器(FSR)206設定為最高可能值，例如，用於一個16位元暫存器之FFFF(十六進制)。在PWM系統操作期間，將FSR 206中之值修改為低於所得PWM輸出頻率。舉例而言，7FFF(十六進制)之一值將導致該值之一半之一PWM輸出頻率程式化至週期暫存器504中。當FSR 206值變化時，PWM工作循環及相位偏移將成比例地變化以產生工作循環與相位偏移之一恆定「度/循環」。
參考圖6，其繪示根據本發明之教示之展示以不同頻率操作之多相位PWM產生之示意性時序圖。頂部PWM波形 (展示三個相位)表示以一較低頻率操作，且底部PWM波形(展示三個相位)表示以一較高頻率操作。清晰地展示了與PWM週期之改變成比例之相位偏移及工作循環比例調整。
參考圖7，其繪示根據本發明之又一特定實例性實施例之具有用於啟用/停用PWM產生器電路中之PWM計數之一電路之一PWM時基之一示意性方塊圖。在此特定實例性實施例中，一可程式化模運算電路用以根據本發明之教示實施「斷續計數」，該可程式化模運算電路包括分子暫存器770、分母暫存器762、累加器暫存器764、加法器766及減法器758。另外，同步週期擷取可用以量測用於形成追蹤來自多工器740及/或來自多工器744之外部同步信號(EOC信號774)之PWM信號之同步脈衝之間的間隔。以應用電路之最短PWM週期(相同於PWM時基週期)初始化分子暫存器770。在接收到每一同步脈衝之後，給分母暫存器762載入所量測同步脈衝週期。節點772處之所得「CNT_EN」信號用以延長有效時基持續時間(經由斷續計數)以匹配同步週期。
當多工器768使其「0」輸入啟用時(節點772處於一邏輯「0」)，藉助加法器766將分子暫存器770中之值重複地與累加器764中之值相加。累加器764中之經求和值增加直至減法器758指示累加器764中之值大於分母暫存器762中之值為止。當超過分母暫存器762中之值(限制)時，自累加器764中之值減去此值，藉此形成一「模」結果。因此將累加器764限於介於零與分母暫存器762中之值之間的值。每 當累加器764中之值大於分母暫存器762中之值時，節點772處之CNT_EN信號處於一邏輯「1」。當CNT_EN信號772處於一邏輯「1」時，圖8中所展示之PWM本端時基計數器102之行為以與圖5中所展示且本文中上文所闡述之計數啟用信號316及工作循環計數器102相同之方式起作用。
舉例而言，若分子暫存器770中之值係分母暫存器762中值的四分之一，則在節點772處每四個時脈循環一次確證邏輯「1」之CNT_EN信號，其中PWM本端時基計數器102(圖8)比正常計數慢四倍，藉此將PWM循環延長四(4)倍。
PWM時基計數器746提供由PWM產生電路使用之基本時序(參見圖8)。PWM時基計數器746中之計數由執行上文所闡述之模數學之電路控制。真實時間計數器748用以量測外部同步信號脈衝(來自多工器744之輸出之起始信號)之間的時間週期。外部同步信號脈衝之間的時間週期之此時間量測不受模數學電路影響，此乃因真實時間計數器748計數每一時脈循環(直接耦合至真實時間計數器748之時脈輸入之時脈210)。擷取暫存器752儲存連續同步信號之時間週期值。若擷取暫存器752中之值由多工器760(由應用程式(使用者)藉助節點776處之AUTOSCLEN信號控制)選擇，則該值可代替來自分母暫存器762之分母值用作分母值。可自(例如)來自一數位處理器(微控制器)之一使用者所規定比例調整啟用位元來導出節點776處之AUTOSCLEN信號。
PWM時基計數器746、一真實時間計數器748、一擷取暫 存器752、一週期暫存器756及邏輯電路(例如，多工器750及744)用以選擇一外部同步信號或使用內部產生之循環結束(EOC)信號來重新開始PWM循環。舉例而言，透過多工器740、正邊緣偵測器742及多工器744獲得外部同步信號。以其他方式，PWM時基計數器746及週期比較器754產生節點774處之循環結束(EOC)信號。以任一種方式，節點774處之EOC信號重新開始PWM循環。此允許追蹤外部同步信號(例如，SYNC1或SYNC2)之週期之自動PWM週期比例調整。此特徵提供一成比例PWM週期比例調整功能。
真實時間計數器748以不受在圖7中所展示之電路中進行之其他操作影響之一恆定速率計數。當接收到一外部SYNC(SYNC1或SYNC2)信號時，將真實時間計數器748內容保存於擷取暫存器752中且然後重設真實時間計數器748。此恆定處理程序提供外部SYNC輸入脈衝之間的時間週期。可使用擷取暫存器752之結果替代經由多工器760選擇之分母暫存器762。隨著電路計數，不斷比較總和值與產生遵循外部同步週期之一PWM時基週期之擷取暫存器752之內容。由於圖7中所展示之電路之成比例PWM週期比例調整能力，此皆係可能的。
參考圖8，其繪示利用圖7中所展示之特定實例性實施例之一與多相位成比例之PWM產生系統之一示意性方塊圖。一主時基800包括圖8中所展示且控制來自PWM產生器101a至101n之PWM信號相位中之每一者之週期之週期暫存器756、週期比較器754及週期計數器746。PWM產生器101中 之每一者具有判定來自PWM產生器101中之每一者之各別PWM輸出信號之相位偏移之一相位偏移暫存器512。將工作循環暫存器108、相位偏移暫存器512及PWM週期暫存器746分別經程式化為獲得最高所期望操作頻率所需之值，且藉助來自圖7中所展示之電路之計數啟用信號772達成PWM頻率減小。
參考圖9，其繪示根據本發明之教示之圖5及圖8中所展示之實施例之同步多相位PWM信號之示意性時序圖。PWM1、PWM2及PWM3信號(展示三個相位)在如圖解說明之同步信號上同步。當同步信號脈衝之間的時間變得較短時，PWM1、PWM2及PWM3信號之PWM週期、相位及工作循環亦將按比例縮小。
參考圖10，其繪示圖2及圖3中所展示之電路之一操作流程圖。在步驟1002中，藉由圖2或圖3中所展示之電路之設計定義一最大計數值。在步驟1004中將一比例因數載入至比例因數暫存器206中。然後在步驟1006中開始本文中上文所闡述之操作，且在步驟1008中清除累加器暫存器202。然後在步驟1010中將一(1)與比例因數相加，且在步驟1012中比較該結果與最大計數值。若儲存於累加器暫存器202中之結果小於最大計數值，則在步驟1010中再次將一(1)與比例因數相加。若儲存於累加器暫存器202中之結果等於或大於最大計數值，則自儲存於累加器暫存器202中之計數值減去最大計數值。在步驟1016中在節點316處確證計數啟用，且藉由返回至步驟1010來使處理程序繼 續。
參考圖11，其繪示圖7中所展示之電路之一操作流程圖。在步驟1102中將一分母值載入至分母暫存器762中。在步驟1104中將一分子值載入至分子暫存器770中。然後在步驟1106中開始本文中上文所闡述之操作，且在步驟1108中清除累加器暫存器764。然後在步驟1110中將一(1)與比例因數相加，且在步驟1112中比較該結果與一最大計數值。若儲存於累加器暫存器764中之結果小於最大計數值，則在步驟1110中再次將一(1)與比例因數相加。若儲存於累加器暫存器764中之結果等於或大於最大計數值，則自儲存於累加器暫存器764中之計數值減去最大計數值。在步驟1116中，在節點772處確證計數啟用，且藉由返回至步驟1110來使處理程序繼續。
儘管已參考本發明之實例性實施例繪示、闡述及定義了本發明之實施例，但此等參考不暗示對本發明之一限制，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明之技術者將聯想到此等修改、變更及等效形式。本發明之所繪示及所闡述實施例僅係實例，且並非對本發明之範疇之窮盡性說明。
101‧‧‧脈衝寬度調變產生器/脈衝寬度調變產生器電路
101a-101n‧‧‧脈衝寬度調變產生器
102‧‧‧工作循環計數器/計時器/計數器/脈衝寬度調變本端時基計數器
102a-102n‧‧‧工作循環計數器/計時器/計數器/脈衝寬度調變本端時基計數器
104‧‧‧週期暫存器
106‧‧‧比較器
108‧‧‧工作循環暫存器
108a-108n‧‧‧工作循環暫存器
110a-110n‧‧‧工作循環比較器
120‧‧‧脈衝寬度調變輸出信號
200‧‧‧斷續時脈電路
202‧‧‧累加器/累加器暫存器
204‧‧‧加法器
206‧‧‧頻率比例調整暫存器/比例因數暫存器
208‧‧‧時脈閘控電路/時脈閘
210‧‧‧輸入/時脈
212‧‧‧節點
214‧‧‧脈衝寬度調變時脈
216‧‧‧可程式化輸入
300‧‧‧斷續時脈電路
316‧‧‧節點/計數啟用信號/計數啟用
500‧‧‧主時基/主時基產生器
502‧‧‧週期計數器/主週期計數器
504‧‧‧週期暫存器/主週期暫存器/脈衝寬度調 變週期暫存器
506‧‧‧週期比較器/主週期比較器
512a-512n‧‧‧相位偏移暫存器
740‧‧‧多工器
742‧‧‧正邊緣偵測器
744‧‧‧多工器/第二多工器
746‧‧‧主週期計數器/脈衝寬度調變時基計數器/週期計數器/脈衝寬度調變週期暫存器
748‧‧‧真實時間計數器
750‧‧‧多工器/第一多工器
752‧‧‧擷取暫存器
754‧‧‧主週期比較器/週期比較器/比較器
756‧‧‧主週期暫存器/週期暫存器
758‧‧‧減法器
760‧‧‧多工器
762‧‧‧分母暫存器
764‧‧‧累加器/累加器暫存器
766‧‧‧加法器
768‧‧‧多工器
770‧‧‧分子暫存器
772‧‧‧計數啟用信號/節點
774‧‧‧循環結束信號/節點
776‧‧‧節點
800‧‧‧主時基產生器/主時基
AUTOSCLEN‧‧‧信號
ci‧‧‧進位輸入
clk‧‧‧時脈
Cnt_en‧‧‧信號
co‧‧‧進位輸出
en‧‧‧啟用
EOC‧‧‧循環結束
INIT‧‧‧起始
load‧‧‧載入
MUX‧‧‧多工器
PWM1‧‧‧信號
PWM2‧‧‧信號
PWM3‧‧‧信號
reset‧‧‧重設
SYNC1‧‧‧同步信號
SYNC2‧‧‧同步信號
圖1圖解說明一典型脈衝寬度調變(PWM)產生器電路；圖2圖解說明根據本發明之一特定實例性實施例之用於啟用/停用PWM產生器電路中之至PWM計數器之時脈脈衝 之一電路之一示意性方塊圖；圖3圖解說明根據本發明之另一特定實例性實施例之用於啟用/停用PWM產生器電路中之PWM計數之一電路之一示意性方塊圖；圖4圖解說明根據本發明之教示之PWM時脈/計數啟用之示意性時序圖；圖5圖解說明利用圖3中所展示之特定實例性實施例之一與多相位成比例之PWM產生系統之一示意性方塊圖；圖6圖解說明根據本發明之教示之展示以不同頻率操作之多相位PWM產生之示意性時序圖；圖7圖解說明根據本發明之又一特定實例性實施例之具有用於啟用/停用PWM產生器電路中之PWM計數之一電路之一PWM時基之一示意性方塊圖；圖8圖解說明利用圖7中所展示之特定實例性實施例之一與多相位成比例之PWM產生系統之一示意性方塊圖；圖9圖解說明根據本發明之教示之圖5及圖8中所展示之實施例之同步多相位PWM信號之示意性時序圖；圖10圖解說明圖2及圖3中所展示之電路之一操作流程圖；及圖11圖解說明圖7中所展示之電路之一操作流程圖。
101a-101n‧‧‧脈衝寬度調變產生器
102a-102n‧‧‧工作循環計數器/計時器/計數器/脈衝寬度調變本端時基計數器
108a-108n‧‧‧工作循環暫存器
110a-110n‧‧‧工作循環比較器
202‧‧‧累加器/累加器暫存器
204‧‧‧加法器
206‧‧‧頻率比例調整暫存器/比例因數暫存器
210‧‧‧輸入/時脈
300‧‧‧斷續時脈電路
316‧‧‧節點/計數啟用信號/計數啟用
500‧‧‧主時基/主時基產生器
502‧‧‧週期計數器/主週期計數器
504‧‧‧週期暫存器/主週期暫存器/脈衝寬度調變週期暫存器
506‧‧‧週期比較器/主週期比較器
512a-512n‧‧‧相位偏移暫存器
ci‧‧‧進位輸入
clk‧‧‧時脈
co‧‧‧進位輸出
en‧‧‧啟用
load‧‧‧載入
reset‧‧‧重設

Claims (18)

  1. 一種脈衝寬度調變時脈控制電路，其包括：一時脈輸入，其接收一時脈信號；一時脈驅動處理單元，其經組態以基於一比例因數產生一溢位信號(overflow signal)，其中該時脈驅動處理單元包括一加法器且經組態以對每一時脈信號將一比例調整暫存器之內容與一累加器之內容相加，其中該累加器接收該時脈信號且在每一時脈內儲存來自該加法器之一輸出值，其中該加法器之一第一輸入係與該累加器之一輸出耦合且該加法器之一第二輸入係與該比例調整暫存器耦合，且其中該加法器之一進位輸出(carry output)提供該溢位信號；其中該脈衝寬度調變時脈控制電路經進一步組態以當該溢位信號被產生時移除該時脈信號或基於該時脈信號之一信號之一時脈脈衝。
  2. 一種用於控制一與可變頻率成比例之脈衝寬度時脈信號之裝置，其包括如請求項1之該脈衝寬度調變時脈控制電路，且進一步包括：一減法器，其具有用以產生該控制信號之正負號輸出，其中當由該累加器所提供之一第一輸入處之一第一值等於或大於該減法器之一第二輸入處之一第二值時確證該控制信號；一多工器，其具有一輸出，其耦合至該加法器之一第二輸入； 一第一輸入，其耦合至該累加器之一輸出，一第二輸入，其耦合至該減法器之一差輸出，及一控制輸入，其耦合至該減法器之該正負號輸出；其中該比例調整暫存器儲存一分子值；一分母暫存器，其具有耦合至該減法器之該第二輸入之一輸出，其中該分母暫存器儲存一分母值；其中在每一時脈脈衝處將該分子值與該累加器中之一值相加直至該減法器判定該累加器中之該值等於或大於該分母暫存器中之該分母值為止，然後自該累加器中之該值減去來自該減法器之該輸出之一所得差，藉此該累加器中之該值保持介於零(0)與該分母暫存器中之該值之間。
  3. 如請求項2之裝置，其進一步包括：一主時基產生器，其中該主時基產生器包括：一主週期暫存器，其儲存一主週期值；一主週期計數器，其具有耦合至該時脈信號之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器，其耦合至該主週期暫存器及該主週期計數器，其中該主週期比較器比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一脈衝寬度調變循環結束信號，且然後將該主週期計數器中之該主計數值重設為零；及複數個脈衝寬度調變產生器，其用於產生複數個與 可變頻率成比例之脈衝寬度調變信號，該複數個脈衝寬度調變產生器中之每一者包括：一工作循環暫存器，其儲存一工作循環值；一工作循環計數器，其具有一時脈輸入，其耦合至該時脈信號，一時脈啟用輸入，其耦合至該控制信號，其中當確證該控制信號時，針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，其中該工作循環比較器比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關脈衝寬度調變信號；及一相位偏移暫存器，其儲存一相位偏移值且耦合至該工作循環計數器，其中當依據該主時基確證脈衝寬度調變負載信號時，將該相位偏移值載入至該工作循環計數器中以變成一新工作循環計數值。
  4. 如請求項3之裝置，其進一步包括：一真實時間計數器，其具有耦合至該主週期計數器之一輸出；一擷取暫存器，其具有耦合至該真實時間計數器之一輸入；一第一多工器，其具有耦合至該分母暫存器之一第一輸入、耦合至該擷取暫存器之輸出之一第二輸入及耦合 至該減法器之該第二輸入之一輸出；及一第二多工器，其具有耦合至來自該比較器之該脈衝寬度調變循環結束信號之一第一輸入、耦合至一外部同步信號之一第二輸入及耦合至該主週期計數器之一重設輸入之一輸出；其中該第一多工器及該第二多工器在該外部同步信號與該脈衝寬度調變循環結束信號之間進行選擇以用於重新開始一脈衝寬度調變循環。
  5. 一種用於控制一與可變頻率成比例之時脈信號之裝置，其包括如請求項1之該脈衝寬度調變時脈控制電路，其中：該累加器具有：一n位元輸入，及一n位元輸出；其中該加法器具有：一進位輸入輸入，其耦合至一邏輯高，一第一n位元輸入，其耦合至該累加器之該n位元輸出，一第二n位元輸入，一進位輸出輸出，其用於提供該控制信號，其中當存在一加法溢位時確證該控制信號，及一n位元輸出，其耦合至該累加器之該n位元輸入；其中該比例調整暫存器具有：一可程式化n位元輸入，及 一n位元輸出，其耦合至該加法器之該第一n位元輸入；一時脈閘，其具有一時脈輸入，其耦合至該時脈信號，一時脈啟用輸入，其耦合至該加法器之該進位輸出輸出，及一時脈輸出；其中該加法器將該累加器中之一值與程式化至該頻率比例調整暫存器中之一比例調整值相加，且將其之一總和往回輸出至該累加器中；且其中當確證來自該加法器之該時脈啟用時，該時脈閘允許該時脈閘之該時脈輸入處之該複數個時脈脈衝傳遞至該時脈閘之該時脈輸出，否則抑制該複數個時脈脈衝傳遞至該時脈閘之該時脈輸出。
  6. 如請求項5之裝置，其進一步包括：一主時基產生器，其中該主時基產生器包括：一主週期暫存器，其儲存一主週期值；一主週期計數器，其具有耦合至該時脈信號之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器，其耦合至該主週期暫存器及該主週期計數器，其中該主週期比較器比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一脈衝寬度調變負載信號，且然後將該 主週期計數器中之該主計數值重設為零；及複數個脈衝寬度調變產生器，其用於產生複數個與可變頻率成比例之脈衝寬度調變信號，該複數個產生器中之每一者包括：一工作循環暫存器，其儲存一工作循環值；一工作循環計數器，其具有耦合至該時脈閘之該時脈輸出之一時脈輸入且針對自該時脈閘接收之該複數個時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，其中該工作循環比較器比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關脈衝寬度調變信號；及一相位偏移暫存器，其儲存一相位偏移值且耦合至該工作循環計數器，其中當依據該主時基確證該脈衝寬度調變負載信號時，將該相位偏移值載入至該工作循環計數器中以變成一新工作循環計數值。
  7. 一種用於控制一與可變頻率成比例之脈衝寬度時脈信號之裝置，其包括如請求項1之該脈衝寬度調變時脈控制電路，其中：該累加器具有：一n位元輸入，及一n位元輸出； 其中該加法器具有：一進位輸入輸入，其耦合至一邏輯高，一第一n位元輸入，其耦合至該累加器(202)之該n位元輸出，一第二n位元輸入，一進位輸出輸出，其用於提供該控制信號，其中當存在一加法溢位時確證該控制信號，及一n位元輸出，其耦合至該累加器之該n位元輸入；其中該比例調整暫存器具有：一可程式化n位元輸入，及一n位元輸出，其耦合至該加法器之該第一n位元輸入；其中該加法器將該累加器中之一值與程式化至該比例調整暫存器中之一比例調整值相加，且將其之一總和往回輸出至該累加器中。
  8. 如請求項7之裝置，該系統進一步包括：一主時基產生器，其中該主時基產生器包括：一主週期暫存器，其儲存一主週期值；一主週期計數器，其具有耦合至該時脈信號之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器，其耦合至該主週期暫存器及該主週期計數器，其中該主週期比較器比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時 產生一脈衝寬度調變負載信號，且然後將該主週期計數器中之該主計數值重設為零；及複數個脈衝寬度調變產生器，其用於產生複數個與可變頻率成比例之脈衝寬度調變信號，該複數個脈衝寬度調變產生器中之每一者包括：一工作循環暫存器，其儲存一工作循環值；一工作循環計數器，其具有一時脈輸入，其耦合至該時脈信號，一時脈啟用輸入，其耦合至該控制信號，其中當確證該控制信號時針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，其中該工作循環比較器比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關脈衝寬度調變信號；及一相位偏移暫存器，其儲存一相位偏移值且耦合至該工作循環計數器，其中當依據該主時基確證該脈衝寬度調變負載信號時將該相位偏移值載入至該工作循環計數器中以變成一新工作循環計數值。
  9. 一種用於提供一脈衝寬度調變時脈之方法，其包括：接收一時脈信號；在每一時脈內處理一比例調整值並基於該比例調整值產生一溢位信號；及 當該溢位信號被產生時藉由移除該時脈信號或基於該時脈信號之一信號之一時脈脈衝來修改該時脈信號或基於該時脈信號之該信號，其中修改基於該時脈信號之該信號係藉由將基於該時脈信號之該信號饋送至具有一啟用輸入之一計數器而執行，其中該啟用輸入係由該溢位信號所控制。
  10. 如請求項9之方法，包括以下步驟：藉由一加法器對每一時脈信號將該比例調整值與一累加器之一內容相加，且藉由該加法器產生該溢位信號。
  11. 一種用於提供一脈衝寬度調變時脈之方法，其包括：接收一時脈信號；在每一時脈內處理一比例調整值並基於該比例調整值產生一溢位信號；當該溢位信號被產生時藉由移除該時脈信號或基於該時脈信號之一信號之一時脈脈衝來修改基於該時脈信號之該信號，其中修改該時脈信號係藉由將該時脈信號饋送至由該溢位信號所控制之一閘而執行；將該時脈信號饋送至一主時基(master time base)；及藉由該主時基產生一主時脈信號，其中基於該時脈信號之該信號係該主時脈信號。
  12. 如請求項11之方法，其進一步包括：將一主週期值儲存於一主週期暫存器中；計數該時脈信號，並針對經接收之該複數個時脈脈衝中之每一者遞增一主計數值； 比較該主計數值與該主週期值，且當該主計數值等於或大於該主週期值時產生一脈衝寬度調變負載信號，且然後將該主週期計數器中之該主計數值重設為零，其中該脈衝寬度調變負載信號係該主時脈信號。
  13. 如請求項12之方法，其進一步包括：將該脈衝寬度調變負載信號饋送至複數個脈衝寬度調變產生器用以產生複數個與可變頻率成比例之脈衝寬度調變信號。
  14. 如請求項13之方法，其進一步包括針對該複數個脈衝寬度調變產生器中之每一者：儲存一工作循環值；當確證該控制信號時，針對所接收之該複數個時脈脈衝中之每一者遞增一工作循環計數值；比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關脈衝寬度調變信號，其中當確證該脈衝寬度調變負載信號時，將一相位偏移值載入至一工作循環計數器中以變成一新工作循環計數值。
  15. 如請求項9之方法，其進一步包括：對每一時脈脈衝接收該時脈信號及儲存來自該加法器之一輸出值，其中該加法器之一第一輸入係與一累加器之一輸出耦合且該加法器之一第二輸入係與一比例調整暫存器耦合，且其中該加法器之一進位輸出提供該溢位信號。
  16. 如請求項9之方法，其進一步包括：提供包括該計數器之至少一脈衝寬度調變單元，其中該計數器係一工作循環計數器，該工作循環計數器基於該時脈信號及該溢位信號接收一主時脈信號；及除非確證該溢位信號，否則對該時脈信號的每一時脈脈衝遞增一工作循環值。
  17. 一種用於提供一脈衝寬度調變時脈之方法，其包括：接收一時脈信號；在每一時脈內處理一比例調整值並基於該比例調整值產生一溢位信號，其中該比例調整值係儲存於一分子暫存器中，且其中對每一時脈脈衝儲存來自該加法器之一輸出值，其中該加法器之一第一輸入係經由一多工器而與一累加器之一輸出耦合，且該加法器之一第二輸入係與該分子暫存器耦合；提供具有與該累加器之該輸出耦合之一第一輸入及與一分母暫存器耦合之一第二輸入的一減法器，其中該多工器具有與該累加器之該輸出耦合之一第一輸入及與該減法器之一輸出耦合之一第二輸入；若一第一輸入值與一第二輸入值之一減法小於零時，產生該溢位信號，且其中該溢位信號控制該多工器；及當該溢位信號被產生時，藉由移除該時脈信號或基於該時脈信號之一信號之一時脈脈衝來修改該時脈信號或基於該時脈信號之該信號。
  18. 一種用於提供一脈衝寬度調變時脈之方法，其包括： 接收一時脈信號；在每一時脈內處理一比例調整值並基於該比例調整值產生一溢位信號；及當該溢位信號被產生時，藉由移除該時脈信號之一時脈脈衝來修改該時脈信號，進一步包括：提供包括該經修改之時脈信號的一工作循環計數器之至少一脈衝寬度調變單元；及對該經修改之時脈信號的每一時脈脈衝遞增一工作循環值。
TW101130570A 2011-09-29 2012-08-23 與可變頻率成比例之多相位脈衝寬度調變之產生 TWI568187B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/248,271 US8638151B2 (en) 2011-09-29 2011-09-29 Variable frequency ratiometric multiphase pulse width modulation generation

Publications (2)

Publication Number Publication Date
TW201320608A TW201320608A (zh) 2013-05-16
TWI568187B true TWI568187B (zh) 2017-01-21

Family

ID=47040799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130570A TWI568187B (zh) 2011-09-29 2012-08-23 與可變頻率成比例之多相位脈衝寬度調變之產生

Country Status (6)

Country Link
US (2) US8638151B2 (zh)
EP (1) EP2761756B1 (zh)
KR (1) KR101944931B1 (zh)
CN (1) CN103858346B (zh)
TW (1) TWI568187B (zh)
WO (1) WO2013048820A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638151B2 (en) 2011-09-29 2014-01-28 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation
EP3044873B1 (en) 2013-09-10 2019-03-20 Infineon Technologies Austria AG A multiphase pulse width modulator for class d audio amplifiers
JP6441166B2 (ja) * 2015-05-15 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
GB201514522D0 (en) 2015-08-14 2015-09-30 Novelda As High precision time measurement apparatus
JP2019512189A (ja) * 2016-03-03 2019-05-09 クアルコム，インコーポレイテッド ロバストな位相ロックループ設計のための方法
CN108429551B (zh) * 2018-01-31 2022-07-05 京东方科技集团股份有限公司 一种电子设备的控制方法及电子设备
US10673368B2 (en) * 2018-03-23 2020-06-02 The Boeing Company System and method for pulse-width modulation using an adjustable comparison criterion
CN109104171A (zh) * 2018-08-09 2018-12-28 成都黎声科技有限公司 一种pwm波形发生器
TWI695585B (zh) * 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
CN110708045B (zh) * 2019-08-01 2021-04-20 珠海格力电器股份有限公司 一种波形移相的控制电路、方法和定时器
US11264972B2 (en) * 2020-04-22 2022-03-01 Texas Instruments Incorporated Synchronizing pulse-width modulation control
US11233679B2 (en) * 2020-06-01 2022-01-25 Hewlett Packard Enterprise Development Lp Phase adjustments for computer nodes
US11502602B2 (en) 2020-10-14 2022-11-15 Infineon Technologies Austria Ag Multi-dimensional pulse width modulation control
KR102655161B1 (ko) * 2022-04-11 2024-04-04 경상국립대학교산학협력단 다중 위상 클럭을 사용한 전류형 곱셈 누적 연산기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281822B1 (en) * 1999-05-28 2001-08-28 Dot Wireless, Inc. Pulse density modulator with improved pulse distribution
US6611567B1 (en) * 1999-01-29 2003-08-26 Agere Systems, Inc. Method and apparatus for pulse shaping
US7631212B2 (en) * 2006-04-03 2009-12-08 Denso Corporation Communication system, communication device and method for determining duty ratio of PWM control
US7714626B2 (en) * 2007-06-28 2010-05-11 Microchip Technology Incorporated System, method and apparatus having improved pulse width modulation frequency resolution

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605962A (en) * 1984-11-30 1986-08-12 Rca Corporation Progressive scan television system with video compression exceeding display line rate
US5172115A (en) 1991-02-15 1992-12-15 Crystal Semiconductor Corporation Ratiometric A/D converter with non-rationometric error offset
JP3817958B2 (ja) 1999-03-16 2006-09-06 セイコーエプソン株式会社 Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器
SG96571A1 (en) * 2000-09-27 2003-06-16 Oki Techno Ct Singapore Pte Method and device for pulse density modulation
US6915318B2 (en) * 2002-04-29 2005-07-05 Lsi Logic Corporation Interpolator
US7791386B2 (en) * 2008-01-23 2010-09-07 Microchip Technology Incorporated Externally synchronizing multiphase pulse width modulation signals
US8638151B2 (en) 2011-09-29 2014-01-28 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611567B1 (en) * 1999-01-29 2003-08-26 Agere Systems, Inc. Method and apparatus for pulse shaping
US6281822B1 (en) * 1999-05-28 2001-08-28 Dot Wireless, Inc. Pulse density modulator with improved pulse distribution
US7631212B2 (en) * 2006-04-03 2009-12-08 Denso Corporation Communication system, communication device and method for determining duty ratio of PWM control
US7714626B2 (en) * 2007-06-28 2010-05-11 Microchip Technology Incorporated System, method and apparatus having improved pulse width modulation frequency resolution

Also Published As

Publication number Publication date
CN103858346B (zh) 2017-03-08
WO2013048820A2 (en) 2013-04-04
WO2013048820A3 (en) 2013-07-04
KR101944931B1 (ko) 2019-02-07
EP2761756A2 (en) 2014-08-06
KR20140079804A (ko) 2014-06-27
CN103858346A (zh) 2014-06-11
US20140139278A1 (en) 2014-05-22
TW201320608A (zh) 2013-05-16
US20130082747A1 (en) 2013-04-04
US8878581B2 (en) 2014-11-04
US8638151B2 (en) 2014-01-28
EP2761756B1 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
TWI568187B (zh) 與可變頻率成比例之多相位脈衝寬度調變之產生
US6906562B1 (en) Counter-based clock multiplier circuits and methods
TWI571060B (zh) 重覆單一循環脈衝寬度調變之產生
US8279917B2 (en) Pulse width modulation controller and pulse waveform control method
TW201206080A (en) Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
TWI556583B (zh) 同步多頻率脈衝寬度調變產生器
KR20100110772A (ko) 다상 ｐｗｍ 신호들의 외부 동기화 장치 및 방법
JP2010503302A (ja) スイッチング増幅器
CN110690879B (zh) 基于可编程器件的参数可调pwm控制器及pwm脉冲生成方法
KR20140079782A (ko) 확장된 펄스폭 변조 위상 오프셋을 구비한 시스템, 방법 및 장치
KR102553855B1 (ko) 시프트레지스터
JP4955196B2 (ja) 交流信号測定装置
JP2005339245A (ja) 割り込み発生回路
TWI495269B (zh) 用於訊號處理的連續逼近式乘除法電路及其訊號處理方法
JP5999532B2 (ja) Ｐｌｌ回路
JP3967370B1 (ja) デジタル方式パルス幅変調装置
JP5906822B2 (ja) パルス幅変調信号出力装置
JP2006333473A (ja) 信号発生装置および方法
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
WO2021118637A1 (en) Circuit and methods for transferring a phase value between circuits clocked by non-synchronous clock signals
JP2000138588A (ja) パルス幅信号変換回路
JP5228553B2 (ja) クロック信号分周回路および方法
JP2011139285A (ja) ジッタ除去回路
JP2004357201A (ja) パルス信号の波形整形回路
Deshmukh et al. Design and Performance Analysis of Asynchronous GRO based Time to Digital Converter