TWI479805B - 外部同步多相位脈波寬度調變訊號 - Google Patents

外部同步多相位脈波寬度調變訊號 Download PDF

Info

Publication number
TWI479805B
TWI479805B TW098103066A TW98103066A TWI479805B TW I479805 B TWI479805 B TW I479805B TW 098103066 A TW098103066 A TW 098103066A TW 98103066 A TW98103066 A TW 98103066A TW I479805 B TWI479805 B TW I479805B
Authority
TW
Taiwan
Prior art keywords
signal
duty cycle
value
count value
counter
Prior art date
Application number
TW098103066A
Other languages
English (en)
Other versions
TW200947870A (en
Inventor
Bryan Kris
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW200947870A publication Critical patent/TW200947870A/zh
Application granted granted Critical
Publication of TWI479805B publication Critical patent/TWI479805B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Inverter Devices (AREA)
  • Manipulation Of Pulses (AREA)

Description

外部同步多相位脈波寬度調變訊號
本發明係關於使用脈波寬度調變，且更特定而言，係關於外部同步多相位脈波寬度調變訊號。
本申請案主張Bryan Kris於2008年1月23日提出申請之標題為"外部同步多相位脈波寬度調變訊號"之共同擁有第61/022,980號美國臨時專利申請案之優先權，且該專利申請案以引用方式併入本文中以用於所有目的。
脈波寬度調變(PWM)控制器有效用於控制電力供應中之電壓位準且用於控制馬達之轉動速度及方向。對於馬達控制而言，以各種速率接通及關斷一直流(DC)電源以產生一用於控制馬達之速度及轉動方向之交流(AC)波形。馬達及某些功率負載需要多相位功率(例如，三相位功率)來運作。在一多相位PWM功率控制器中，PWM波形之頻率與PWM波形中之每一者之間之一相位推遲相同，例如，三相位通常將係PWM波形之間之120度相位推遲。
在一典型數位多相位PWM產生器電路中，存在一由一計數器、一週期暫存器及一數位比較器組成之"主"時基電路。主計數器自零向上計數直至其值匹配儲存於週期暫存器中之值。當比較器在主計數器與週期暫存器之間偵測到一相等情況時，比較器產生一訊號，其重置主計數器且被廣播至所有個別PWM產生器電路。此主時基重置訊號命令個別PWM產生器電路將其內部時基計時器初始化為預定值。跟隨主時基計數器重置訊號，個別時基計數器向上計數直至其匹配翻轉值(週期)。然後，個別計數器中之每一者可重置且計數程序再次開始(重複地)。
使共享同一週期及工作循環之多相位PWM訊號與一外部同步訊號同步允許該等多相位PWM訊號獲得同步訊號之相同相位及週期。然而，藉助現有已知PWM同步技術，使用一外部同步訊號來同步若干多相位脈波寬度調變(PWM)訊號可能成問題。同步訊號提供相位及週期資訊兩者，但現有外部同步技術自外部同步訊號僅恢復相位資訊。在多相位PWM產生程序中，同步週期資訊之丟失造成說誤之多相位PWM波形。
因此，需要一種其中外部同步訊號可與多相位PWM產生系統之每一PWM產生器之內部時基計數器一同使用以便產生在PWM相位之間無實質PWM波形訛誤之所期望經同步多相位PWM訊號之方法。
當藉助多相位PWM執行外部同步時，不知曉外部同步訊號之週期。此可導致多相位PWM訊號之間之波形誤差，此乃因相應相位PWM產生器中之每一者使用一本端(內部)時基值，而主時基由外部同步訊號控制。
根據本發明之教示，一種解決在與一外部同步訊號一同使用時導致多相位PWM訊號之間之波形誤差之問題之解決方案係在主時基電路中提供一內部捕獲暫存器。該捕獲暫存器由該外部同步訊號觸發以便在該外部同步訊號之上升邊緣出現時"捕獲"主時基計數器之值。然後，將此所捕獲之計數器值提供至該等相位PWM訊號產生器中之每一者之本端時基作為有效PWM週期以代替每一PWM訊號產生器之本端所儲存PWM週期值。提供至個別PWM產生器時基之所捕獲時基值確保個別PWM產生器在所有相位之所有PWM循環期間保持與主時基完全同步。
使用所捕獲之主時基值將防止個別PWM產生器時基計數器進行無效計數值序列。舉例而言，假定經程式化之週期值係1000(十進位)且外部同步訊號之週期係900。在無主時基計數器捕獲暫存器限定計數序列之情況下，個別PWM產生器時基計數器將計數到900、901、902等，且高達經程式化值1000(十進位)。所生成之多相位PWM波形工作循環及相位偏移將變得嚴重失真。因此，使用一主時基捕獲暫存器防止在個別PWM產生器時基計數器中發生錯誤的"大數"計數序列。
當在外部使多相位PWM訊號同步時可發生之另一問題係每當主時基計數器翻轉時，個別PWM產生器時基計數器之被迫"初始化"可刪除一計數序列之較小"數"。通常，期望主時基計數器翻轉事件迫使個別PWM產生器時基計數器向其自身重新載入其相關聯相位偏移暫存器之內容。此程序係創建多相位PWM訊號之相移關係之物。
然而，若外部同步訊號之週期隨時間改變，則被迫"重新初始化"程序亦可使個別PWM產生器時基計數器之計數序列失真。不是個別PWM產生器時基計數器計數高達其最大值且然後翻轉為零，從而以一空白方式進行其整個計數序列，而是該"初始化"程序可導致個別PWM產生器時基計數器經歷數序列上之跳躍或甚至漏失可能之計數值。通常，前述初始化程序將刪除有效"小數"計數序列。
根據本發明之教示，一種用於上述問題之解決方案係迫使個別PWM產生器時基計數器僅在相關聯相位暫存器值已被更新時重新初始化。主時基捕獲暫存器與個別PWM產生器時基計數器程序之"限定性"使用之此組合在下文將稱為"軟同步"。此運作組合之結果係多相位PWM訊號並非在同步訊號沿出現時即刻被同步，而是其在一整個PWM週期上發生。與在一"硬同步"期間由個別PWM產生器時基計數器之同時及即刻重置所導致之所得波形失真相比，軟同步之一優點係所生成之多相位PWM訊號波形不失真。
根據本發明之一具體實例性實施例，一種用於外部同步多相位脈波寬度調變(PWM)訊號之設備可包括：一主時基產生器(500)，其可包括：一主計數器(508)，其具有一主計數值且耦合至一產生複數個時鐘脈波之時鐘，其中該主計數器(508)針對所接收之複數個時鐘脈波中之每一者遞增該主計數值；一週期暫存器(512)，其具有一週期值；一週期比較器(510)，其耦合至週期暫存器(512)及主計數器(508)，其中週期比較器(510)將該主計數值與該週期值相比較且在該主計數值等於或大於該週期值時產生一經確證之輸出；一捕獲暫存器(542)，其具有一耦合至主計數器(508)之輸入及一耦合至一主時基同步(TBS)訊號(548)之控制輸入，其中當主TBS訊號(548)被確證時捕獲暫存器(542)儲存該主計數值；一多工器(544)，其具有一耦合至週期暫存器(512)之第一輸入，一耦合至捕獲暫存器(542)之第二輸入，一包括一翻轉值(546)之輸出，及一耦合至一外部同步啟用訊號(552)之控制輸入，其中當外部同步啟用訊號(552)被確證時該第二輸入耦合至輸出(546)，否則該第一輸入耦合至多工器(544)之輸出；主同步邏輯，其中當一外部同步訊號(550)及外部同步啟用訊號(552)被確證時或當來自週期比較器(510)之輸出被確證時，該主同步邏輯確證主TBS訊號(548)；用於產生複數個與相位相關之PWM訊號之複數個脈波寬度調變(PWM)產生器(630)，該複數個PWM產生器(630)中之每一者可包括：一相位暫存器(662)，其儲存複數個相位值之一者；一工作循環計數器(660)，其耦合至相位暫存器(662)及產生複數個時鐘脈波之時鐘，其中當一軟同步負載訊號(670)被確證時將該複數個相位值之該一者載入至工作循環計數器(660)中作為一工作循環計數值，藉此工作循環計數器(660)針對所接收之複數個時鐘脈波中之每一者遞增該工作循環計數值；一工作循環暫存器(656)，其儲存一工作循環值；一工作循環比較器(658)，其耦合至工作循環暫存器(656)及工作循環計數器(660)，其中工作循環比較器(658)將該工作循環計數值與該工作循環值相比較且在該工作循環計數值小於或等於該工作循環值時產生複數個與相位相關之PWM訊號之一者；一翻轉比較器(664)，其耦合至多工器(544)之輸出且耦合至工作循環計數器(660)，其中翻轉比較器(664)將翻轉值(546)與該工作循環計數值相比較，然後每當該工作循環計數值等於或大於翻轉值(546)時將該工作循環計數值重置為零；及從屬同步邏輯，其具有一同步超限偵測記憶體(668)，其中一同步超限偵測訊號(672)係在主TBS訊號(548)被確證時自同步超限偵測記憶體(668)被確證且在翻轉比較器(664)每當該工作循環計數值等於或大於翻轉值(546)將該工作循環計數值重置為零時被清除，其中當同步超限偵測訊號(672)及主TBS訊號(548)被確證時，確證軟同步負載訊號(670)，且其中當同步超限偵測訊號(672)及一新相位值準備就緒訊號被確證時確證軟同步負載訊號(670)。
根據本發明之另一具體實例性實施例，一種用於外部同步多相位脈波寬度調變(PWM)訊號之設備可包括：一主時基產生器(500)，其可包括：一主計數器(508)，其具有一主計數值且耦合至一產生複數個時鐘脈波之時鐘，其中主計數器(508)針對所接收之複數個時鐘脈波中之每一者遞增該主計數值；一週期暫存器(512)，其具有一週期值；一週期比較器(510)其耦合至週期暫存器(512)及主計數器(508)，其中週期比較器(510)將該主計數值與該週期值相比較且在該主計數值等於或大於該週期值時產生一經確證之輸出；一捕獲暫存器(542)，其具有一耦合至主計數器(508)之輸入及一耦合至一主時基同步(TBS)訊號(548)之控制輸入，其中當主TBS訊號(548)被確證時捕獲暫存器(542)儲存該主計數值；一多工器(544)，其具有一耦合至週期暫存器(512)之第一輸入，一耦合至捕獲暫存器(542)之第二輸入，一包括一翻轉值(546)之輸出，及一耦合至一外部同步啟用訊號(552)之控制輸入，其中當外部同步啟用訊號(552)被確證時該第二輸入耦合至輸出(546)，否則該第一輸入耦合至多工器(544)之輸出；主同步邏輯，其中當一外部同步訊號(550)及外部同步啟用訊號(552)被確證時或當來自週期比較器(510)之輸出被確證時，該主同步邏輯確證主TBS訊號(548)；用於產生複數個與相位相關之PWM訊號之複數個脈波寬度調變(PWM)產生器(630)，該複數個PWM產生器(630)中之每一者可包括：一相位暫存器(662)，其儲存複數個相位值之一者；一工作循環計數器(660)，其耦合至相位暫存器(662)及產生複數個時鐘脈波之時鐘，其中當一同步負載訊號(770)被確證時將該複數個相位值之該一者載入至工作循環計數器(660)中作為一工作循環計數值，藉此工作循環計數器(660)針對所接收之複數個時鐘脈波中之每一者遞增該工作循環計數值；一工作循環暫存器(656)，其儲存一工作循環值；一工作循環比較器(658)，其耦合至工作循環暫存器(656)及工作循環計數器(660)，其中工作循環比較器(658)將該工作循環計數值與該工作循環值相比該且在該工作循環計數值小於或等於該工作循環值時產生複數個與相位相關之PWM訊號之一者；一翻轉比較器(664)，其耦合至多工器(544)之輸出且耦合至工作循環計數器(660)，其中翻轉比較器(664)將翻轉值(546)與該工作循環計數值相比較，然後每當該工作循環計數值等於或大於翻轉值(546)時將該工作循環計數值重置為零；及一軟/硬同步多工器(774)，其具有一耦合至一軟同步啟用訊號(772)之控制輸入，一耦合至一軟同步負載訊號(670)之第一輸入，一耦合至主TBS訊號(548)之第二輸入及一產生同步負載訊號(770)之輸出，其中當軟同步啟用訊號(772)被確證時軟同步負載訊號(670)產生同步負載訊號(770)且當軟同步啟用訊號(772)未被確證時主TBS訊號(548)產生同步負載訊號(770)；同步邏輯，其具有一同步超限偵測記憶體(668)，其中一同步超限偵測訊號(672)在主TBS訊號(548)被確證時自同步超限偵測記憶體(668)被確證且在翻轉比較器(664)每當該工作循環計數值等於或大於翻轉值(546)將該工作循環計數值重置為零時被清除，且其中當同步超限偵測訊號(672)及主TBS訊號(548)被確證時，確證軟同步負載訊號(670)。
根據本發明之又一具體實例性實施例，一種用於外部同步多相位脈波寬度調變(PWM)訊號之方法可包括以下步驟：(a)當一時基同步(TBS)訊號被確證為主計數器之一重置輸入時，重置一主計數器中之一計數值，且然後重置該TBS訊號；(b)因一來自一時鐘訊號之時鐘脈波而遞增該主計數器之該計數值；(c)確定一同步輸入是否被確證，其中若該同步輸入被確證，則去往步驟(e)，否則去往步驟(d)；(d)藉由一第一比較器將計數值與一週期值相比較，其中若該計數值等於該週期值，則去往步驟(e)，否則返回至步驟(b)；(e)在一捕獲暫存器中捕獲該計數值且確證該TBS訊號，然後返回至步驟(a)；(f)將一相位值載入至複數個從屬計數器中；(g)因來自該時鐘訊號之該時鐘脈波而遞增複數個從屬計數器中之相位值；(h)藉由相應第二比較器將複數個從屬計數器中之相位值與該捕獲暫存器中之所捕獲計數值相比較，其中若該等相位值之一者等於該所捕獲計數值，則去往步驟(i)，否則去往步驟(j)；(i)將從屬計數器中之相位值重置為零且將一相關聯同步超限記憶體重置為一第一邏輯位準，然後去往步驟(g)；(j)確定TBS訊號是否被確證，其中若該TBS訊號未被確證，則去往步驟(g)，且若該TBS訊號被確證，則去往步驟(k)；(k)確定該相關聯同步超限記憶體是否在一第一邏輯位準或第二邏輯位準處，其中若在該第二邏輯位準處，則去往步驟(f)，且若在該第一邏輯位準處，則去往步驟(l)；(l)將該相關聯同步超限記憶體設定為該第二邏輯位準，然後去往步驟(m)；(m)確定是否存在一新相位值，其中若存在新相位值，則去往步驟(f)，否則去往步驟(g)。
現在參照圖式，其示意性地圖解闡釋實例性實施例之細節。圖式中相同元件將由相同編號表示，且相似元件將由具有不同小寫字母後綴之相同編號來表示。
參照圖1，其繪示一脈波寬度調變(PWM)功率控制器102之一示意性方塊圖及一功率驅動器電路106之一示意性連接圖。PWM功率控制器102可包括：一數位裝置104，其具有複數個PWM訊號產生能力；及功率驅動器電路106，其用於驅動一負載(例如，馬達、感應加熱器等)。功率驅動器電路106可包括功率驅動器電晶體110及112，其用於交替地將該負載(未示出)連接至+V(電晶體110接通)或-V(電晶體112接通)。電晶體110及112兩者不能夠同時接通，否則可發生電流直通，其對電源電路可極具破壞性。來自數位裝置104之互補PWM訊號220及222分別控制接通及關斷電晶體110及112。所示之電晶體110及112表示用於一感應負載之一單個相位之一驅動器電路106。對於一多相位感應負載(例如，一多相位馬達)而言，一對電晶體110及112將用於該等相位(例如，三個相位)中之每一者。
參照圖2，其繪示三個PWM波形訊號在時間上之移位之一示意性時序圖。該三個相位PWM訊號波形202、204及206在時間上移位(例如)120度，且PWM訊號波形202、204及206之三個時間相位位置分別由Φ1、Φ2及Φ3表示。
參照圖3，其繪示一驅動多相位用電裝備之多相位PWM功率控制器之一示意性方塊圖。PWM功率控制器302可包括：一數位裝置304，其具有至少三個PWM訊號產生能力；及功率驅動器電路306，其用於驅動多相位用電裝備308，例如馬達、電阻加熱器、感應加熱器、功率轉換裝備、功率反向器、可變驅動等。
參照圖4，其繪示一多相位PWM產生系統之一示意性方塊圖，該多相位PWM產生系統具有耦合至一主時基之複數個個別PWM產生器，該主時基具有在一外部同步訊號事件時將主時基週期值載入至該複數個個別PWM產生器中之外部同步。一主時基400包括：一計數器408、一比較器410及一週期暫存器412。每當計數器計數一與週期暫存器412中之一週期值相同之值(亦即該計數值等於該週期值)時，將一負載脈波402發送至PWM產生器430，且另外將計數器408中之值重置為(例如)零。當啟用一外部同步(同步啟用=1)並接收一外部同步脈波(同步訊號=1)時，亦將負載脈波402發送至PWM產生器430。圖4中所表示之電路利用一"硬同步"作業。AND閘406執行用於硬同步啟用之邏輯且OR閘404將一硬同步脈波與一來自比較器410之循環結束脈波組合以產生負載脈波402。
一PWM產生器430包括：一工作循環暫存器414、一工作循環比較器416、一計數器418、一週期比較器420及一相位暫存器422。週期比較器420將來自週期暫存器412之週期值與計數器418之計數值相比較，直至二者相等，然後比較器420將計數器418之計數值重置為零。然而，每當存在一負載脈波402(因為比較器確定一循環結束或在啟用外部同步之情況下接收一外部同步)時，計數器418將被載入以來自相位暫存器422之相位值。可如上文所述控制複數個PWM產生器430。然而，當藉由多相位PWM執行外部同步時，並不知曉外部同步訊號之週期。此可導致多相位PWM訊號之間之波形誤差，此乃因相應相位PWM產生器430中之每一者使用工作循環暫存器414中之一內部時基值，而主時基400由外部同步訊號控制。
參照圖5，其繪示一根據本發明之具體實例性實施例之具有外部同步之主時基之一示意性方塊圖。主時基500包括：一計數器508、一比較器510、一週期暫存器512、一捕獲暫存器542、一多工器544、一AND閘506及一OR閘504。計數器510在每一時鐘處在其中遞增一計數值，直至此計數值等於儲存於週期暫存器512中之一週期值。然後，就在該計數值被重置為零之前比較器510經由OR閘504致使捕獲暫存器542儲存("捕獲")該計數值且致使計數器508將該計數值重置為零。在不啟用外部同步(外部同步啟用552處於一邏輯低)之一正常計數作業期間，捕獲暫存器542中所捕獲之值將與儲存於週期暫存器512中之週期值相同。多工器544將耦合週期暫存器512中之週期值以成為多工器544之輸出546上之翻轉值。
然而，若外部同步啟用552係處於一邏輯高(被啟用)且一外部同步訊號552被確證，則捕獲暫存器542將在外部同步訊號550之確證時經由AND閘506及OR閘504儲存("捕獲")該計數值且然後該計數值將被重置為零。此可在任一計數值處發生。多工器544將耦合捕獲暫存器542中之計數值以成為多工器544之輸出546上之翻轉值。當計數器508之計數值與儲存於週期暫存器512中之週期值相等時或當啟用外部同步啟用552且外部同步訊號552被確證時，產生OR閘504之輸出上之一主時基同步(TBS)訊號548。
參照圖6，其繪示根據本發明之一具體實例性實施例之複數個耦合至圖5中所示之主時基且具有與其之軟同步之 PWM產生器之一示意性方塊圖。該複數個PWM產生器630中之每一者包括：一工作循環暫存器656、一工作循環比較器658、一計數器660、一相位暫存器662、一週期比較器664、一正反器668、一OR閘654及一AND閘650及652。
多工器544選擇週期暫存器512中之週期值或捕獲暫存器542中之所捕獲計數值作為個別PWM產生器時基計數器(圖6及圖7)之翻轉值源。此選擇由外部同步啟用552(圖5)控制。來自多工器544之選定翻轉值(週期值或所捕獲計數值)被廣播至複數個PWM產生器630。複數個PWM產生器630中之每一者中之比較器664不斷地將來自多工器544之輸出546之所廣播翻轉值(圖5中所示之翻轉值)與時基計數器660中之每一者中之計數值相比較以在兩個值相等或計數器660之計數值大於來自輸出546之翻轉值時確定何時應將相應計數器660重置為零(翻轉)。
當來自OR閘654之輸出之一同步負載訊號670被確證時，將儲存於相位暫存器662中之相位值載入至計數器660中。當一新相位值在相位暫存器662中準備就緒且自OR閘504之輸出確證主時基同步訊號548時，確證同步負載訊號670。當來自正反器668之Q輸出之一同步超限偵測訊號672被確證且自OR閘504之輸出確證主時基同步訊號548時，亦確證同步負載訊號670。當自OR閘504之輸出確證主時基同步訊號548時，正反器之Q輸出被設定為一邏輯高，且停留在邏輯高處，除非在計數器660中之計數值翻轉為零期間由比較器664之輸出重置。
每一外部同步脈波550捕獲主時基計數器508之現有計數值，然後重置主時基計數器508且產生一時基同步(TBS)訊號548供廣播至PWM產生器630中之每一者。儲存於捕獲暫存器542中之所捕獲主計數值(CMCV)表示自從接收到先前同步脈波550以來之時間週期。CMCV成為每一PWM產生器630之輸出訊號之時間週期。若未接收到一外部同步脈波550，則主計數器508繼續計數直至其達到使用者在週期暫存器512中所指定之最終計數值。在那時，一主TBS訊號548產生且主計數器508被重置。在兩種情況下，計數循環主計數器508連續重複。
在多數情況下，每一PWM產生器630之計數器660將計數直至其值匹配CMCV，然後重置並從頭開始計數循環。在此等情況下，作為TBS訊號548之週期之CMCV確保輸出PWM訊號具有與TBS訊號548相同之週期。來自PWM產生器630之PWM輸出將追蹤同步訊號。此程序稱為軟同步。
若主TBS訊號548之週期自循環至循環變化巨大(自一長週期至一短週期)，則個別PWM產生器630可能變得不同步，此乃因當請求下一同步相位調整時其個別PWM計數器660中具有大相位偏移(延遲)之彼等計數器仍在處理先前之同步相位調整程序。此情形稱為"同步超限"。根據定義，若在接收到下一主TBS訊號548之前尚未完成一先前軟同步程序，則會偵測到同步超限情況。
若同步超限發生(在每一產生器之基礎上偵測)，則PWM產生器630執行一"硬同步"以恢復次序。在此等情況下，個別PWM計數器660立即被載入以其相關聯相位暫存器662之內容。同樣，若使用者修正相位暫存器662之內容，則PWM產生器630在下一主TBS訊號548出現時迫使一硬同步事件。
參照圖7，其繪示根據本發明之另一具體實例性實施例之複數個耦合至圖5中所示之主時基且具有與其之可選擇硬同步或軟同步之PWM產生器之一示意性方塊圖。除添加一允許使用者選擇硬同步或軟同步之多工器774以外，圖7中所示之PWM產生器電路與在圖6中所示且在上文中闡述之電路類似。當多工器774之控制輸入772上之SSYNC訊號處於一邏輯低("0")時，PWM產生器730a以與圖4中所示之電路類似之硬同步模式運作，且當多工器770之控制輸入772上之SSYNC訊號處於一邏輯高("1")時，PWM產生器730a以針對圖6中所示電路更加全面闡述之軟同步模式運作。因此，經由SSYNC輸入772使用者可選擇使用硬同步或軟同步。
參照圖8，其繪示根據本發明之一具體實例性實施例之一主時基之一代表性作業之一示意性流程圖。主時基500以步驟800開始。在步驟802中，當主TBS訊號548被確證時重置主計數器508。在步驟804中，主計數器508在每一時鐘處遞增直至由來自步驟810之主TBS訊號548再次重置。主計時器508繼續遞增直至在步驟806中偵測到一同步訊號550之確證。當在步驟806中偵測到同步訊號550時，步驟810在捕獲暫存器542中捕獲主計數器508中之當前計數值。步驟808偵測主計數器508中之計數值何時等於儲存於週期暫存器512中之一週期值，且因主TBS訊號548之確證而致使步驟810重置主計數器508。同樣，在主計數器508計數重置回零之前，步驟810之對主TBS訊號548之確證在捕獲暫存器542中捕獲主計數器508中之當前計數值。
參照圖9，其繪示根據本發明之一具體實例性實施例之該等PWM產生器時基之一者之一代表性作業之一示意性流程圖。PWM產生器630或730中之每一者將以步驟900開始，其在步驟902中導致適當相位值被載入至相應從屬計數器660中。然後在步驟904中，從屬計數器660之內容將在每一時鐘上遞增直至步驟906確定從屬計數器660之計數值等於翻轉值546(主週期暫存器512之值或捕獲暫存器542之值)。然後步驟908將重置從屬計數器660及同步超限正反器668。
在步驟910中，若主TBS訊號548未被確證，則從屬計數器660之計數值將繼續在每一時鐘上遞增。當步驟810確證主TBS訊號548時，步驟910偵測到主TBS訊號548之確證，且然後步驟914確定同步超限正反器668之輸出是否被確證(例如，處於一邏輯1)。若同步超限正反器668之輸出未被確證，則步驟912設定同步超限正反器668使得現在確證其輸出。然而，若同步超限正反器668之輸出被確證，則步驟914致使步驟902將適當相位值載入至相應從屬計數器660中。若在步驟916中確定無新相位，則從屬計數器660之內容將在每一時鐘上遞增。若在步驟916中確定一新相位值，則步驟902將致使該等新相位值被載入至相應從屬計數器660中。
雖然已參照本發明之實例性實施例來繪示、闡述及界定本發明之各實施例，但此種參照並不暗示對本發明之限定，且不應推斷出存在此種限定。所揭示之標的物可在形式及功能上具有大量修改、替代及等效形式，受益於本發明之熟習此項技術者將會想出彼等修改、替代及等效形式。所繪示及所闡述之本發明之實施例僅作為實例，而並非對本發明範圍進行窮盡性說明。
104．．．數位裝置
106．．．功率驅動器電路
110．．．電晶體
112．．．電晶體
202．．．相位PWM訊號波形
204．．．相位PWM訊號波形
206．．．相位PWM訊號波形
220．．．PWM訊號
222．．．PWM訊號
302．．．PWM功率控制器
304．．．數位裝置
306．．．功率驅動器電路
308．．．多相位用電裝備
400．．．主時基
402．．．負載脈波
404．．．OR閘
406．．．AND閘
408．．．計數器
410．．．比較器
412．．．週期暫存器
414．．．工作循環暫存器
416．．．工作循環比較器
418．．．計數器
420．．．週期比較器
422．．．相位暫存器
500．．．主時基產生器/主時基
504．．．OR閘
506．．．AND閘
508．．．主計數器
510．．．週期比較器
512．．．週期暫存器
542．．．捕獲暫存器
544．．．多工器
546．．．翻轉值/輸出
548．．．主時基同步訊號
550．．．外部同步訊號/外部同步脈波
552．．．外部同步啟用/外部同步啟用訊號
650．．．AND閘
652．．．AND閘
654．．．OR閘
656．．．工作循環暫存器
658．．．工作循環比較器
660．．．工作循環計數器/時基計數器/PWM計數器
662．．．相位暫存器
664．．．翻轉比較器
668．．．同步超限偵測記憶體/正反器
670．．．軟同步負載訊號
672．．．同步超限偵測訊號
730a．．．PWM產生器
770．．．同步負載訊號/多工器
772．．．軟同步啟用訊號/控制輸入
774．．．軟/硬同步多工器
結合附圖參照以上闡述可獲得對本發明之更全面理解，附圖中：
圖1圖解闡釋一脈波寬度調變(PWM)功率控制器之一示意性方塊圖及一功率驅動器電路之一示意性連接圖；
圖2圖解闡釋三個在相位上移位之PWM波形訊號之一示意性時序圖；
圖3圖解闡釋一驅動多相位用電裝備之多相位PWM功率控制器之一示意性方塊圖；
圖4圖解闡釋一多相位PWM產生系統之一示意性方塊圖，該多相位PWM產生系統具有耦合至一主時基之複數個個別PWM產生器，該主時基具有在一外部同步訊號事件時將主時基週期值載入至該複數個個別PWM產生器中之外部同步；
圖5圖解闡釋一根據本發明之具體實例性實施例之具有外部同步之主時基之一示意性方塊圖；
圖6圖解闡釋根據本發明之一具體實例性實施例之複數個耦合至圖5中所示之主時基且具有與其之軟同步之PWM產生器之一示意性方塊圖；
圖7圖解闡釋根據本發明之另一具體實例性實施例之複數個耦合至圖5中所示之主時基且具有與其之可選擇硬同步或軟同步之PWM產生器之一示意性方塊圖；
圖8圖解闡釋根據本發明之一具體實例性實施例之一主時基之一代表性作業之一示意性流程圖；及
圖9圖解闡釋根據本發明之一具體實例性實施例之該等PWM產生器時基之一者之一代表性作業之一示意性流程圖。
儘管本發明容許各種修改及替代形式，但已在圖式中顯示並在本文中詳細闡述了其具體實例性實施例。然而，應瞭解，本文對具體實例性實施例之說明並非意欲將本發明限定於本文所揭示之特定形式，而相反，本發明將涵蓋隨附專利申請範圍所界定之所有修改及等效形式。
400．．．主時基
402．．．負載脈波
404．．．OR閘
406．．．AND閘
408．．．計數器
410．．．比較器
412．．．週期暫存器
414．．．工作循環暫存器
416．．．工作循環比較器
418．．．計數器
420．．．週期比較器
422．．．相位暫存器

Claims (15)

  1. 一種用於外部同步多相位脈波寬度調變(PWM)訊號之裝置，該裝置包括：一主時基產生器，其具有一外部同步輸入且耦合至複數個脈波寬度調變產生器；其中該主時基產生器包括：一主計數器，其具有一主計數值且耦合至一產生複數個時鐘脈波之時鐘，其中該主計數器針對所接收之該複數個時鐘脈波中之每一者遞增該主計數值；一週期暫存器，其具有一週期值；一週期比較器，其耦合至該週期暫存器及該主計數器，其中該週期比較器將該主計數值與該週期值相比較且當該主計數值等於或大於該週期值時產生一經確證之輸出；一捕獲暫存器，其具有一耦合至該主計數器之輸入及一耦合至一主時基同步(TBS)訊號之控制輸入，其中當該主TBS訊號被確證時該捕獲暫存器儲存該主計數值；一多工器，其具有一耦合至該週期暫存器之第一輸入，一耦合至該捕獲暫存器之第二輸入，一包括一翻轉值之輸出，該輸出由該外部同步輸入所控制；主同步邏輯，其中當一外部同步訊號及該外部同步啟用訊號被確證時或當來自該週期比較器之該輸出被確證時，該主同步邏輯確證該主TBS訊號。
  2. 如請求項1之裝置，其中該多工器包括一耦合至一外部同步啟用訊號之控制輸入，其中當該外部同步啟用訊號被確證時，該第二多工器輸入係耦合至該輸出，否則該第一多工器輸入係耦合至該多工器之該輸出。
  3. 如請求項1或2之裝置，其中該複數個PWM產生器中之每一者包括：一相位暫存器，其儲存複數個相位值之一者；一工作循環計數器，其耦合至該相位暫存器及產生該複數個時鐘脈波之該時鐘，其中當一軟同步負載訊號被確證時該複數個相位值之該一者被載入至該工作循環計數器中作為一工作循環計數值，藉此該工作循環計數器針對所接收之該複數個時鐘脈波中之每一者遞增該工作循環計數值；一工作循環暫存器，其儲存一工作循環值；一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，其中該工作循環比較器將該工作循環計數值與該工作循環值相比較且在該工作循環計數值小於或等於該工作循環值時產生該複數個與相位相關之PWM訊號之一者；一翻轉比較器，其耦合至該多工器之該輸出且耦合至該工作循環計數器，其中該翻轉比較器將該翻轉值與該工作循環計數值相比較，然後每當該工作循環計數值等於或大於該翻轉值時將該工作循環計數值重置為零；及軟同步邏輯，其產生一用於該工作循環計數器之軟同 步訊號。
  4. 如請求項3之裝置，其中該軟同步邏輯包括一同步超限偵測記憶體，其中一同步超限偵測訊號在該主TBS訊號被確證時自該同步超限偵測記憶體被確證且在該翻轉比較器每當該工作循環計數值等於或大於該翻轉值將該工作循環計數值重置為零時被清除，其中當該同步超限偵測訊號及該主TBS訊號被確證時，確證該軟同步負載訊號，且其中當該同步超限偵測訊號及一新相位值準備就緒訊號被確證時確證該軟同步負載訊號。
  5. 如請求項4之裝置，其中該同步超限偵測記憶體係一正反器。
  6. 如請求項4之裝置，其中該軟同步邏輯包括布林邏輯。
  7. 如請求項1或2之裝置，其中該複數個PWM產生器中之每一者包括：一相位暫存器，其儲存複數個相位值之一者；一工作循環計數器，其耦合至該相位暫存器及產生該複數個時鐘脈波之該時鐘，其中當一同步負載訊號被確證時該複數個相位值之該一者被載入至該工作循環計數器中作為一工作循環計數值，藉此該工作循環計數器針對所接收之該複數個時鐘脈波中之每一者遞增該工作循環計數值；一工作循環暫存器，其儲存一工作循環值； 一工作循環比較器，其耦合至該工作循環暫存器及該工作循環計數器，其中該工作循環比較器將該工作循環計數值與該工作循環值相比較且在該工作循環計數值小於或等於該工作循環值時產生該複數個與相位相關之PWM訊號之一者；一翻轉比較器，其耦合至該多工器之該輸出且耦合至該工作循環計數器，其中該翻轉比較器將該翻轉值與該工作循環計數值相比較，然後每當該工作循環計數值等於或大於該翻轉值時將該工作循環計數值重置為零；及同步邏輯，其包括一軟/硬同步多工器，其具有一耦合至一軟同步啟用訊號之控制輸入並產生一用於該工作循環計數器之硬同步訊號或軟同步訊號。
  8. 如請求項7之裝置，其中該軟/硬同步多工器包括一耦合至一軟同步負載訊號之第一輸入，一耦合至該主TBS訊號之第二輸入及一產生該同步負載訊號之輸出，其中當該軟同步啟用訊號被確證時該軟同步負載訊號產生該同步負載訊號且當該軟同步啟用訊號未被確證時該主TBS訊號產生該同步負載訊號；其中該同步邏輯包括一同步超限偵測記憶體，其中一同步超限偵測訊號在該主TBS訊號被確證時自該同步超限偵測記憶體被確證且在該翻轉比較器每當該工作循環計數值等於或大於該翻轉值將該工作循環計數值重置為零時被清除，且 其中當該同步超限偵測訊號及該主TBS訊號被確證時，確證該軟同步負載訊號。
  9. 如請求項8之裝置，其中該同步超限偵測記憶體係一正反器。
  10. 如請求項7之裝置，其中該同步邏輯包括布林邏輯。
  11. 一種用於外部同步多相位脈波寬度調變(PWM)訊號之方法，該方法包括以下步驟：(a)當一時基同步(TBS)訊號被確證為該主計數器之一重置輸入時，重置一主計數器中之一計數值；(b)因來自一時鐘訊號之一時鐘脈波而遞增該主計數器之該計數值；(c)確定一外部同步輸入是否被確證，其中若該同步輸入被確證，則去往步驟(e)，否則去往步驟(d)；(d)藉由一第一比較器將該計數值與一週期值相比較，其中若該計數值等於該週期值，則去往步驟(e)，否則返回至步驟(b)；(e)在一捕獲暫存器中捕獲該計數值且確證該TBS訊號，然後返回至步驟(a)；(f)將該所捕獲計數值與該TBS訊號傳送至複數個脈波寬度調變產生器。
  12. 如請求項11之方法，進一步包括在每一脈波寬度調變產生器中選擇一從屬計數器之之硬同步或軟同步之步驟。
  13. 如請求項12之方法，其中為硬同步時，就每一TBS訊號重置一從屬計數器。
  14. 如請求項11至13任一項之方法，其中為軟同步時，該方法進一步包括下列步驟：(g)將相位值載入至複數個從屬計數器中；(h)因來自該時鐘訊號之該時鐘脈波而遞增該複數個從屬計數器中之該等相位值；(i)藉由相應第二比較器將該複數個從屬計數器中之該等相位值與該捕獲暫存器中之該所捕獲計數值相比較，其中若該等相位值之一者等於該所捕獲計數值，則去往步驟(j)，否則去往步驟(k)；(j)在該從屬計數器中將該相位值重置為零且將一相關聯同步超限記憶體重置為一第一邏輯位準，然後去往步驟(h)；(k)確定該TBS訊號是否被確證，其中若該TBS訊號未被確證，則去往步驟(h)，且若該TBS訊號被確證，則去往步驟(l)；(l)確定該相關聯之同步超限記憶體是否在一第一邏輯位準或第二邏輯位準處，其中若在該第二邏輯位準處，則去往步驟(g)，且若在該第一邏輯位準處，則去往步驟(m)；(m)將該相關聯同步超限記憶體設定為該第二邏輯位準，然後去往步驟(n)；(n)確定是否存在一新相位值，其中若存在該新相位值，則去往步驟(g)，否則去往步驟(h)。
  15. 如請求項12之方法，其中重置/重新載入該從屬計數器係由布林邏輯所啟動。
TW098103066A 2008-01-23 2009-01-23 外部同步多相位脈波寬度調變訊號 TWI479805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2298008P 2008-01-23 2008-01-23
US12/351,371 US7791386B2 (en) 2008-01-23 2009-01-09 Externally synchronizing multiphase pulse width modulation signals

Publications (2)

Publication Number Publication Date
TW200947870A TW200947870A (en) 2009-11-16
TWI479805B true TWI479805B (zh) 2015-04-01

Family

ID=40875976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103066A TWI479805B (zh) 2008-01-23 2009-01-23 外部同步多相位脈波寬度調變訊號

Country Status (6)

Country Link
US (1) US7791386B2 (zh)
EP (1) EP2232692B1 (zh)
KR (1) KR101667980B1 (zh)
CN (1) CN101878588B (zh)
TW (1) TWI479805B (zh)
WO (1) WO2009094352A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319986B2 (ja) * 2008-08-26 2013-10-16 ルネサスエレクトロニクス株式会社 パルス生成装置
EP2276159A1 (en) * 2009-07-16 2011-01-19 University of Limerick A digital pulse width modulator
US8125287B2 (en) * 2010-02-18 2012-02-28 Exar Corporation Extendable N-channel digital pulse-width/pulse-frequency modulator
DE102010003513A1 (de) * 2010-03-31 2011-10-06 Robert Bosch Gmbh Verfahren zum Erzeugen eines Multiphasen-PWM-Signals
US8610412B2 (en) * 2010-04-16 2013-12-17 O2Micro Inc. Controllers, systems and methods for implementing multi-phase control
CN102457268B (zh) * 2010-10-15 2014-10-22 北京德威特继保自动化科技股份有限公司 32位捕获寄存器的实现方法
CN103493349B (zh) * 2011-03-28 2016-03-23 瑞萨电子株式会社 Pwm信号生成电路和处理器系统
JP5722150B2 (ja) * 2011-07-21 2015-05-20 ルネサスエレクトロニクス株式会社 マイクロコントローラ
JP5885977B2 (ja) * 2011-09-16 2016-03-16 ラピスセミコンダクタ株式会社 Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム
US8432208B2 (en) * 2011-09-28 2013-04-30 Microchip Technology Incorporated Maintaining pulse width modulation data-set coherency
US8362819B1 (en) * 2011-09-29 2013-01-29 Microchip Technology Incorporated Synchronizing multi-frequency pulse width modulation generators
US8558632B2 (en) * 2011-09-29 2013-10-15 Microchip Technology Incorporated Repetitive single cycle pulse width modulation generation
US8638151B2 (en) * 2011-09-29 2014-01-28 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation
US8897324B2 (en) * 2012-02-01 2014-11-25 Microchip Technology Incorporated Timebase peripheral
JP5976392B2 (ja) * 2012-05-16 2016-08-23 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US9714029B2 (en) * 2012-08-31 2017-07-25 Ford Global Technologies, Llc Vehicle electric machine control strategy
US9164134B2 (en) 2012-11-13 2015-10-20 Nvidia Corporation High-resolution phase detector
US9471091B2 (en) * 2012-11-28 2016-10-18 Nvidia Corporation Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled
US9287884B2 (en) * 2013-02-21 2016-03-15 Microchip Technology Incorporated Enhanced numerical controlled oscillator
US9363069B2 (en) * 2014-05-14 2016-06-07 Novatek Microelectronics Corp. Clock generating device and related synchronization method
TWI580172B (zh) 2016-06-24 2017-04-21 國立交通大學 切換方法、多相馬達系統及其控制器與驅動裝置
US10749717B2 (en) * 2017-06-29 2020-08-18 Analog Devices, Inc. Demodulator for pulse-width modulated clock signals
US10097090B1 (en) * 2017-11-30 2018-10-09 International Business Machines Corporation Voltage control utilizing multiple PWM patterns
CN108768363B (zh) * 2018-08-24 2023-09-29 上海艾为电子技术股份有限公司 一种三态过零比较电路及电源管理芯片
TWI695585B (zh) 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
SE2150796A1 (en) 2021-06-22 2022-12-23 Bombardier Transp Gmbh Pulse width modulation system provided with synchronized control boards
SE2150797A1 (en) 2021-06-22 2022-12-23 Bombardier Transp Gmbh A pulse width modulation system and a method in relation thereto
CN115603718B (zh) * 2022-11-04 2023-08-15 湖南毂梁微电子有限公司 多周期数字脉冲宽度调制电路及调制方法
WO2024130073A2 (en) * 2022-12-15 2024-06-20 Microchip Technology Incorporated System and method for configuring coordinated pwm generators
CN116540614B (zh) * 2023-07-04 2023-11-03 深圳砺驰半导体科技有限公司 信号控制方法、装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705945A (en) * 1996-07-22 1998-01-06 Tritech Microelectronics International Pte Ltd. Synthesizable architecture for all-digital minimal jitter frequency synthesizer
US6480047B2 (en) * 2000-05-31 2002-11-12 Zarlink Semiconductor Inc. Reduced jitter phase lock loop using a technique multi-stage digital delay line
US20060034364A1 (en) * 2004-08-13 2006-02-16 Breitzmann Robert J Carrier synchronization to reduce common mode voltage in an AC drive
US20060064609A1 (en) * 2004-08-23 2006-03-23 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
US7177166B1 (en) * 2005-08-30 2007-02-13 Microchip Technology Incorporated Pulse width modulation frequency dithering in a switch mode power supply

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290537B2 (ja) * 2003-11-26 2009-07-08 株式会社ルネサステクノロジ 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705945A (en) * 1996-07-22 1998-01-06 Tritech Microelectronics International Pte Ltd. Synthesizable architecture for all-digital minimal jitter frequency synthesizer
US6480047B2 (en) * 2000-05-31 2002-11-12 Zarlink Semiconductor Inc. Reduced jitter phase lock loop using a technique multi-stage digital delay line
US20060034364A1 (en) * 2004-08-13 2006-02-16 Breitzmann Robert J Carrier synchronization to reduce common mode voltage in an AC drive
US20060064609A1 (en) * 2004-08-23 2006-03-23 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
US7177166B1 (en) * 2005-08-30 2007-02-13 Microchip Technology Incorporated Pulse width modulation frequency dithering in a switch mode power supply

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rahman, K.M.; Khan, M.R.; Choudhury, M. A; Rahman, M. A, "A hybrid technique for three phase synchronous PWM waveform generation for static converters," Energy Management and Power Delivery, 1998. Proceedings of EMPD '98. 1998 International Conference on , vol.2, no., pp.538,541 vol.2, 3-5 Mar 1998. *

Also Published As

Publication number Publication date
EP2232692B1 (en) 2018-09-12
WO2009094352A3 (en) 2009-10-08
WO2009094352A2 (en) 2009-07-30
TW200947870A (en) 2009-11-16
US20090184742A1 (en) 2009-07-23
KR20100110772A (ko) 2010-10-13
EP2232692A2 (en) 2010-09-29
CN101878588A (zh) 2010-11-03
CN101878588B (zh) 2014-02-26
US7791386B2 (en) 2010-09-07
KR101667980B1 (ko) 2016-10-20

Similar Documents

Publication Publication Date Title
TWI479805B (zh) 外部同步多相位脈波寬度調變訊號
JP4504581B2 (ja) リング遅延とカウンタを利用したレジスタ制御遅延固定ループ
KR101057033B1 (ko) 도트 클록 동기 생성회로
TW200811879A (en) Semiconductor memory apparatus
TWI551052B (zh) 維持脈衝寬度調變資料集之同調
TWI577114B (zh) 脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法
TW200926600A (en) Clockless serialization using delay circuits
JP2002232404A (ja) データ伝送システム及びデータ伝送方法
US8907707B2 (en) Aligning multiple chip input signals using digital phase lock loops
ITUB20151177A1 (it) Interfaccia auto-sincronizzante, dispositivo e procedimento corrispondenti
US8692596B1 (en) Aligning multiple chip input signals using digital phase lock loops
KR100925393B1 (ko) 반도체 메모리 장치의 도메인 크로싱 회로
TW201703439A (zh) 無突波之數位控制振盪器碼更新技術
CN105261382A (zh) 输出电路
JP3512151B2 (ja) スキュー補正装置
JP4862588B2 (ja) クロック制御回路および半導体集積回路
JPH02255908A (ja) クロック信号供給装置及び電子計算機
JP4190217B2 (ja) クロック生成装置及びオーディオデータ処理装置
US11469747B1 (en) Shift register and electronic device including the same
KR102022645B1 (ko) 반도체 집적 회로 및 클럭 동기화 방법
TW201417508A (zh) 環型振盪器電路
JP4945616B2 (ja) ディジタルインターフェースを有する半導体装置
JP4765668B2 (ja) データ受信回路
TW201010282A (en) Input signal reconstruction circuit and data reception system using the same
US20160164666A1 (en) Clock and data recovery circuit and system using the same