CN102882495A - 用于脉波宽度调制的降低电磁干扰 - Google Patents

Abstract

本发明提供了一种方法和设备，其用以使用脉波宽度调制(PWM)信号来驱动负载，且跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期。该方法包括：使用脉波宽度调制PWM信号来驱动负载；以及通过处理装置来跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期。该方法可以实现使用脉波宽度调制(PWM)信号来驱动负载，且跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期的目的。

Description

用于脉波宽度调制的降低电磁干扰

相关申请案

本申请案主张2011年7月15日申请的第61/508,235号美国临时申请案的权利，所述申请案在此以引用方式并入本文中。

技术领域

本发明涉及驱动电负载的领域，且更明确地说，涉及在以脉波宽度调制信号驱动负载时降低电磁干扰。

背景技术

所有电装置均需要电能以便运行。许多电装置从电源接收电能。举例来说，电源可从例如能量传输系统、电池等的源获得能量，且将电压和电流提供到电装置(其可称作负载)以使得其操作能够进行。

视负载的类型而定，可能需要变化提供到所述负载的电压和/或电流。举例来说，例如发光二极管(LED)的特定类型的光源的强度和/或色彩可视电源所提供的电压而变化。另外，可通过变化应用于特定类型的马达的电源来控制所述马达的速度。

在常规系统中，当仅仅需要部分功率时，(例如)通过与马达串联连接的可变电阻网络来降低电源的输出。此情形调整了流过马达的电流的量，但也将电力浪费为电阻元件中的热。此外，当在少于全功率的功率下操作时，可能存在在马达自身中所实现的低效。

脉波宽度调制(PWM)为用于控制用于电装置的功率而同时维持较大效率和/或控制简易性的技术。通过以迅速步调来接通和关断电源来控制馈入负载的电压和/或电流的平均值。PWM切换频率通常远快于将影响负载的频率且可视所述负载的要求而变化。术语“工作周期”描述电源接通(即，将功率提供到负载)对规则时间间隔或时间周期的时间比例。因此，低工作周期对应于低平均功率，因为电力大部分时间是关断的。可将工作周期表达为百分数，其中100％为完全接通且0％为完全关断。

通过PWM，在特定频率和工作周期下重复地使负载通电和断电。此情形导致了在切换频率处辐射的发射(例如，电磁干扰(EMI))且在其谐波处发射到较小范围。此发射在大的电抗性负载(即，具有大的电感或电容组件的负载，例如，马达)的情况下可为实质性的。此发射由于众多原因而可为不当的，例如，法规遵循问题、对于负载的负面效应(例如，音频系统中的噪音)，或其它原因。

按照常规，可通过使用展频时钟来降低辐射发射的效应。在展频计时中，切换频率根据切换曲线(例如，三角形曲线、“赫氏吻合(Hershey kiss)”曲线，等)连续地或周期性地变化，以使得所述发射跨越某范围频率扩展。此可降低任何给定频率下的峰值发射，从而有可能使得系统遵循法规，或降低EMI的负面效应。

展频计时在仅仅平均功率重要的应用中有效。尽管平均功率在给定数目个周期内保持相同，但应用于负载的瞬时功率可显著变化。在特定应用中，基于逐个周期的精确时序可为重要的。一种此类应用为三相马达控制。展频计时通常使得时钟频率(其控制切换)恒定地改变或以小的离散步阶非常频繁地改变。尽管平均工作周期将保持恒定，但每一个PWM周期的工作周期将变化。此情形可对敏感负载的时序具有负面效应。

举例来说，考虑经配置用于1/256工作周期的8位PWM电路。对于每256个时钟周期当中的一个而言，PWM输出为高(即，“传号”周期)，且对于剩余255个时钟周期(即，“空号”周期)来说，PWM输出为低。因此，如果(例如)通过5％调制来扩展时钟，那么所述传号周期可高于或低于平均时钟周期达5％。在极端实例中，传号周期可比平均周期高5％，且空号周期可比平均周期低5％，导致为约9.5％的工作周期误差。

发明内容

在一些实施例中揭示一种方法，其包括：使用脉波宽度调制(PWM)信号来驱动负载；以及通过处理装置来跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期。

在另一些实施例中揭示一种设备，其包括：脉波宽度调制(PWM)电路，其经配置以使用PWM信号驱动负载；以及耦合到所述PWM电路的PWM控制电路，其经配置以跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的所要工作周期。

在一些额外实施例中揭示一种方法，其包括：比较计数器的值与工作周期计数寄存器值，其中所述计数器是由时钟信号计时；如果所述计数器的所述值等于所述工作周期计数寄存器值，那么将用以驱动负载的脉波宽度调制(PWM)电路的输出从第一状态切换到第二状态；比较所述计数器的所述值与终端计数寄存器值；如果所述计数器的所述值等于所述终端计数值，那么将所述PWM电路的所述输出从所述第二状态切换到所述第一状态。

本发明实施例提供了一种方法，包括：

使用脉波宽度调制PWM信号来驱动负载；以及

通过处理装置来跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期。

其中，优选地，所述扩展包括：

维持所述PWM信号的恒定时钟频率；以及

根据扩展曲线来变化所述PWM信号的周期长度。

其中，优选地，变化所述周期长度包括：

确定表示所述周期长度的终端计数值；以及

计算对应于所述负载的所述恒定工作周期的工作周期计数值。

其中，优选地，所述扩展曲线包括三角形曲线、“赫氏吻合”曲线和伪随机曲线中的一者。

其中，优选地，所述扩展包括：

根据扩展曲线来变化所述PWM信号的时钟频率；以及

使所述时钟频率的所述变化与所述PWM信号的周期的改变同步。

其中，优选地，使所述变化同步包括：

产生第一时钟频率和第二时钟频率；

识别所述PWM信号的所述周期的改变；以及

在所述周期的所述改变处从所述第一时钟频率切换到所述第二时钟频率。

其中，优选地，所述扩展包括：

根据第一扩展曲线来变化所述PWM信号的时钟频率；

使所述时钟频率的所述变化与所述PWM信号的周期的改变同步；以及

根据第二扩展曲线来变化所述PWM信号的周期长度。

其中，优选地，所述负载包括无刷直流BLDC马达。

其中，优选地，所述负载包括使用场定向控制FOC的马达。

本发明实施例提供了一种设备，包括：

脉波宽度调制PWM电路，其经配置以使用PWM信号驱动负载；以及

耦合到所述PWM电路的PWM控制电路，其经配置以跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的所要工作周期。

其中，优选地，所述PWM电路包括：

由时钟信号计时的计数器；

第一数字比较器，其用以比较所述计数器的值与工作周期计数值；

第二数字比较器，其用以比较所述计数器的值与终端计数值；以及

触发器，其经配置以基于所述第一数字比较器和所述第二数字比较器的输出来切换所述PWM电路的输出。

其中，优选地，所述PWM控制电路包括：

处理装置；

耦合到所述处理装置的存储装置，其用以存储复数个终端计数值，所述复数个终端计数值根据扩展曲线来变化所述PWM信号的周期长度而同时所述时钟信号保持恒定。

其中，优选地，所述处理装置用以基于所述的所要工作周期来计算对应于所述复数个终端计数值的复数个工作周期计数值。

其中，优选地，所述的设备，进一步包括：

实质上恒定频率的时钟源；

复数个时钟倍频器，其耦合到所述实质上恒定频率的时钟源以提供变化的时钟频率；以及

选择电路，其用以选择所述复数个时钟倍频器中的一者的输出以提供作为所述时钟信号。

其中，优选地，所述选择电路经配置以使所述时钟信号的改变与所述PWM信号的周期的改变同步。

其中，优选地，所述的设备，进一步包括：

可编程时钟产生器，其中所述可编程时钟产生器的输出经提供为所述时钟信号，且其中所述可编程时钟产生器的所述输出的改变与所述PWM信号的周期的改变同步。

其中，优选地，所述负载包括马达。

其中，优选地，所述负载包括无刷直流BLDC马达。

其中，优选地，所述负载包括使用场定向控制FOC的马达。

本发明实施例提供了一种方法，包括：

比较计数器的值与工作周期计数寄存器值，其中所述计数器是由时钟信号计时；

如果所述计数器的所述值等于所述工作周期计数寄存器值，那么将用以驱动负载的脉波宽度调制PWM电路的输出从第一状态切换到第二状态；

比较所述计数器的所述值与终端计数寄存器值；

如果所述计数器的所述值等于所述终端计数值，那么将所述PWM电路的所述输出从所述第二状态切换到所述第一状态。

其中，优选地，所述的方法，进一步包括：

如果所述计数器的所述值等于所述终端计数值，那么：

将所述计数器复位到初始值；以及

将后续工作周期计数值载入到所述工作周期寄存器中，且将后续终端计数值载入到所述终端计数寄存器中。

其中，优选地，所述后续终端计数值根据扩展曲线来变化PWM周期的周期的长度。

其中，优选地，所述后续工作周期计数值与所述后续终端计数值成比例以维持恒定工作周期。

其中，优选地，所述的方法，进一步包括：

变化所述时钟信号的频率；以及

使所述时钟频率的所述变化与所述PWM周期的改变同步。

其中，优选地，所述负载包括无刷直流BLDC马达。

其中，优选地，所述负载包括使用场定向控制FOC的马达。

附图说明

图1A是根据实施例的说明脉波宽度调制电路的框图；

图1B是根据实施例的说明图1A的脉波宽度调制电路的时序的时序图；

图2A是根据实施例的说明具有改进的分辨率的脉波宽度调制电路的框图；

图2B是根据实施例的说明图2A的具有改进的分辨率的脉波宽度调制电路的时序的时序图；

图3是根据实施例的说明包含通用数字块(UDB)阵列的实例PsoC结构的示意性框图；

图4A是根据实施例的说明具有恒定时钟的脉波宽度调制电路的框图；

图4B是根据实施例的说明图4A的具有恒定时钟的脉波宽度调制电路的时序的时序图；

图5是根据实施例的说明具有恒定时钟的EMI降低方法的流程图；

图6是根据实施例的说明具有恒定时钟和可变工作周期的EMI降低方法的流程图；

图7A是根据实施例的说明具有同步可变时钟的脉波宽度调制电路的框图；

图7B是根据实施例的说明图7A的具有同步可变时钟的脉波宽度调制电路的时序的时序图；

图7C至图7E是根据实施例的说明频率扩展曲线的图；

图8A至图8B是根据实施例的说明可变频率振荡器的框图；

图9是根据实施例的说明用于eBike的控制系统的框图；

图10是根据实施例的说明用于马达的场定向控制的控制系统的框图。

具体实施方式

在附图的诸图中，借助于实例而不是借助于限制来说明本发明。

以下描述阐述例如特定系统、组件、方法等的实例的众多特定细节，以便提供对本发明的若干实施例的良好理解。然而，所属领域的技术人员将显而易见，可在无这些特定细节的情况下实践本发明的至少一些实施例。换句话说，未详细描述众所周知的组件或方法或者以简单框图格式来呈现众所周知的组件或方法，以便避免不必要地使得本发明不清楚。因此，所阐述的特定细节仅仅为示范性的。特定实施可自这些示范性细节变化且仍涵盖于本发明的范畴之内。

描述方法和设备的实施例以降低在以脉波宽度调制(PWM)信号驱动负载时的电磁干扰(EMI)。此可通过跨越某范围频率来扩展PWM信号的频谱而同时维持PWM信号的恒定工作周期而实现。工作周期表示电源接通且将电力提供到负载的时间对整个PWM周期(即，PWM周期自高至低或自低至高且复原的规则时间间隔)的比率。维持恒定工作周期可确保即使对时序改变极端敏感的负载也继续恰当地操作。

跨越某范围频率来扩展EMI而同时维持恒定工作周期可以众多方式来实现。在一项实施例中，控制PWM电路的切换的时钟信号的频率可保持恒定，而PWM周期的长度在周期之间改变。表示PWM周期长度的终端计数可根据预定义曲线、以伪随机方式或以其它方式在每一个周期的结束处变化。表示PWM接通(即，供应功率(传号周期))或关断(即，不将功率供应到负载(空号周期))的时间的工作周期计数成比例地变化以维持相同工作周期。此可称作恒定时钟变化。在另一实施例中，时钟信号的频率可变化，但所述变化与每一个PWM周期的结束同步。PWM周期的长度(即，时钟周期的数目)可保持相同，但因为时钟频率仅在周期之间改变，所以EMI得以扩展而同时工作周期在周期之间保持恒定。此可称作同步变化的时钟变化。在又一实施例中，PWM周期的长度可在周期之间变化，而时钟频率也改变，但仅仅在每一个周期的开始或结束处改变。此允许PWM电路维持精确的工作周期，即使仅少数频率值可用。此方法可称作混合变化。

本文中所描述的所有方法均提供以下益处：降低EMI且改进使用PWM的敏感应用中的电磁兼容性(EMC)。这些技术可用以避免工作周期失真，所述工作周期失真是由于使用具有PWM的常规展频时钟而产生。

图1A是根据本发明的实施例的说明脉波宽度调制电路的许多可能实施中的一者的框图。在一项实施例中，PWM电路100包含计数器110、工作周期计数值120、终端计数值130、数字比较器140、150和触发器160。为了描述的简易起见，将在假设计数器110具有为零的初始值且递增计数且PWM电路100的输出在每一个周期的开始处最初为高(或为“1”状态)的情况下来描述PWM电路100的操作。然而，所属领域的技术人员将认识到，计时器110可在某一其它值处开始且可递增计数或递减计数，且PWM电路100的工作周期可反向以使得其从初始低(或“0”)状态切换到高状态。

在一项实施例中，计数器110在零处开始且将PWM电路100的输出设置为高状态。计数器110可以由所接收时钟信号CLK控制的速率从开始值向上计数。时钟信号CLK可由任何已知类型的计时电路提供。在一项实施例中，计数器110可为16位的计数器，然而，在其它实施例中，可使用某一其它计数器。工作周期计数120含有对应于工作周期的“传号”周期的长度的值。在此情况下，“传号”周期表示PWM电路100的输出为高的时间部分。数字比较器140比较工作周期计数120的值与计数器110的当前值。当数字比较器140确定计数器110的值已达到工作周期计数120时，将数字比较器140的输出设置为高且将其施加到触发器160的“复位”输入。在一项实施例中，触发器160为设置复位(SR)触发器，然而，在其它实施例中，可使用一些其它触发器、锁存器或电路。当触发器160的“复位”输入为高时，只要“设置”输入为低，则触发器160的输出Q将改变为低(或“0”状态)。此低状态表示“空号”周期，或PWM电路的输出为低的周期的剩余部分。

计数器110可从工作周期计数值120继续向上计数。终端计数130可含有对应于PWM电路100的整个周期的长度的值。数字比较器150比较终端计数130的值与计数器110的当前值。当数字比较器150确定计数器110的值已达到终端计数130时，将数字比较器150的输出设置为高且将其施加到触发器160的“设置”输入。当触发器160的“设置”输入为高时，触发器160的输出Q将改变回高状态。工作周期计数120和终端计数130可具有不同值，以使得触发器160的“复位”和“设置”输入将同时均不为高。或者，触发器160的输出可经配置以在设置和复位输入两者均已确认时输出高状态，以便允许在工作周期计数和终端计数具有同一值时的100％工作周期。也可将数位比较器150的高输出施加到计数器110的Rst终端。此可使得计数器110复位为零或复位为初始值，且再次开始向上计数。图1B中所展示的时序图说明输出Q如何回应于计数器达到工作周期计数值(Reset)和终端计数值(Set)而交替。每一个PWM周期(例如，周期1、周期2，等)均表示在高状态(例如，传号1)与低状态(例如，空号1)之间切换的输出Q的完整周期。图1B和以下时序图说明异步设置输入和复位输入(即，输入回应于输入的改变立即改变而不是等待直至下一现用时钟边缘生效才改变)。然而，在其它实施例中，如所属领域的技术人员将显而易见，可使用同步输入且时序可略微不同。

在一项实施例中，PWM电路100可受PWM控制电路170控制。如以下将描述，PWM控制电路170可控制工作周期计数120、终端计数130和/或时钟信号CLK以实施用于降低EMI而同时维持恒定工作周期的恒定时钟、同步可变时钟或混合变化。在一项实施例中，可施加PWM电路100的输出以驱动负载180(例如，马达)。图1和以下框图说明PWM电路的各种数字实施的功能性。应理解，如对于所属领域的技术人员而言显而易见，在其它实施例中，可使用其它功能上等效的替代实施。

图2A是根据本发明的实施例的说明具有改进的分辨率的脉波宽度调制电路的框图。在一项实施例中，使用工作周期计数120的最低有效位来控制用于PWM电路200的传号-空号转变的半周期延迟。举例来说，如果所述最低有效位为“1”，那么因为使用反转的时钟/CLK来对额外触发器260计时，所以自高至低(或自低至高)的转变延迟半个PWM周期，使得所述触发器输出的改变相对于触发器160的输出延迟半个时钟周期。如果所述最低有效位为“0”，则所述转变不延迟。

在一项实施例中，将数字比较器140的输出施加到触发器160和触发器260两者的“复位”输入，且将数字比较器150的输出施加到两个“设置”输入。在其它实施例中，可使所述连接反向。触发器260的输出Q2可在逻辑上与工作周期计数120的最低有效位222组合(例如，通过AND(与)门290)。在其它实施例中，可使用一些其它位或值。所述AND门290的输出可在逻辑上与触发器160的输出Q1组合(例如，通过OR(或)门292)以形成PWM电路200的输出。在其它实施例中，可使用逻辑门或电路的一些其它组合。因为最低有效位222在“0”与“1”之间交替，所以PWM电路200的输出可经控制以将工作周期的“传号”部分延长半个时钟周期。图2B中所展示的时序图说明可如何使得触发器260的输出Q2相对于触发器160的输出Q1延迟半个时钟周期且PWM电路200的输出如何受影响。

所属领域的技术人员将注意到，图2A的实施为此概念的许多可能实施中的一者。举例来说，可实施类似延迟(未图示)以允许以少于整个时钟周期分辨率的分辨率进行对PWM周期的控制。此为用于“高分辨率”PWM的实施的若干方法中的一者，可将所述“高分辨率”PWM广泛地定义为允许以比时钟周期精细的时间分辨率来控制工作周期和/或PWM的周期的任何机制。可使用多种同步和异步电路设计技术来施加比时钟信号延迟(或比时脉信号提前)的信号或时钟，以便产生传号-空号或空号-传号转变的延迟。

在图2A的实例中，使用反转的时钟/CLK来产生半周期延迟。在另一实施例中，可使用锁相回路来产生具有多个相位的时钟和用以选择可用相位中的一者来控制延迟的传号-空号和/或空号-传号转变的“相位拾取器”。在另一实施例中，可使用抽头延迟线来产生可变延迟。举例来说，可使用一连串反相器来实施抽头延迟线。在许多实施中，抽头延迟线可对温度、电压和/或半导体工艺制造参数的变化敏感。在一项实施中，可相对于时钟信号来校准抽头延迟线以确定哪些抽头具有所要时序。

与实施无关，在高分辨率PWM电路中，通过使用一个或一个以上位在两个或两个以上可能的延迟(或未经延迟)的信号或时钟之间进行选择而实现一个或一个以上额外位的分辨率。举例来说，可使用两个位在未经延迟的信号与延迟了时钟周期的25％、50％或75％的信号之间进行选择。在16位PWM的此类实施中，PWM周期可为16536个时钟周期，且可使用14位计数器，其中使用工作周期和/或终端计数寄存器的两个最低有效位来控制延迟电路。

图3是根据本发明的实施例的说明包含通用数字块(UDB)阵列的实例PsoC结构的示意性框图。图3包含含于可编程片上系统(PSoC)集成电路(IC)300内的通用数字块(UDB)阵列310的高级视图。UDB阵列310可包含将不同UDB 320连接在一起的可编程互连矩阵330。个别UDB 320可各自包含呈形成数据路径的可编程逻辑装置(PLD)和结构专用逻辑元件的形式的自由逻辑(uncommitted logic)的集合。

将UDB阵列310布置为UDB对322，每一UDB对322包含紧紧耦合到共享水平布线通道332的两个UDB 320。UDB对322也可通过垂直布线通道334以可编程方式连接到在同一水平行抑或在不同行中的其它UDB对322的水平布线通道332。水平和垂直布线通道以及其它切换元件全部共同地称作互连矩阵330。

数字系统互连(DSI)布线接口312将微控制器系统370和其它固定功能外围设备305连接到UDB阵列310以及一个或一个以上I/O端口304。微控制器系统370包含微控制器302、中断控制器306和直接存储器存取(DMA)控制器308。其它外围设备305可为PSoC 300中的任何数字或模拟功能元件。DSI 312为在UDB阵列310的顶部和底部处的互连矩阵330的扩展。

例如PSoC 300的计算装置包含使得能够进行例如以上所论述的PWM电路100和200的复杂PWM驱动电路的实施的众多特征。可编程逻辑阵列(例如，UDB阵列310)可用以使用p项目阵列、反相器、局部互连和全球互连系统(GSI)中的任何者的组合来产生用于实施高分辨率PWM的抽头延迟线。在一项实施中，可相对于内部振荡器来校准这些延迟，但在使用闭环反馈的其它应用中，可能未必精确地知道延迟的量值和工作周期的细微度增量或减量符合所述应用的需要。在此情况下，可动态地重新配置可编程逻辑以增大或降低延迟在一项实施例中，可通过改变逻辑元件之间的信号的布线来变化所述延迟。在另一实施例中，可结合布线改变来添加抑或去除逻辑元件。

在另一实施例中，DMA可用以允许预先计算终端计数值和/或工作周期计数值的表且将其存储在主要存储器中，且在当达到每一个终端计数时在计数器复位时或在计数器复位之后不久使用DMA传送到PWM。通常，可使用DMA传送以向保持经缓冲的计数值的寄存器载入，但在一些情况下，可使用DMA以直接将新的计数值传送到终端计数寄存器和工作周期计数寄存器中。此后一实施主要在极少使用很低工作周期的应用中实践，因为此实施给出了用于在计数器复位到零之后且在载入工作周期计数值之前载入新计数值的时间。在工作周期计数仅曾经以小增量改变的其它应用中，新的工作周期计数值在传号-空号转变之后不久直接DMA到工作周期计数寄存器中，且可在空号-传号转变之后不久经由DMA类似地更新终端计数寄存器。

在另一实施例中，可使用可编程逻辑来实施整个PWM电路，或可结合基本固定功能计数器/定时器/PWM块来使用可编程逻辑以增强基本固定功能PWM块的功能性。

图4A是根据实施例的说明具有恒定时钟的脉波宽度调制电路的框图。在一项实施例中，PWM电路400类似于上文关于图1A所描述的PWM电路100。然而，在此情况下，PWM电路400包含缓冲器寄存器425和435，其分别向工作周期计数寄存器120和终端计数寄存器130馈入。在另一实施例中，PWM电路400可包含用以增大PWM分辨率的额外电路(未图示)，例如，如图2A中所展示的额外触发器或锁存器。

PWM电路还包含PWM控制电路的细节。在此实施例中，PWM控制电路包含处理装置471、快闪存储器472、RAM 473、I/O接口474、中断控制器475和DMA控制器476。PWM控制电路的这些组件可通过总线490连接到PWM电路的剩余部分。提供在总线490上的信号中的任一者均可与其它信号时间多路复用，且被提供在一个或一个以上共同总线上。另外，可将电路组件或块之间的互连展示为总线或展示为单一的信号线。或者所述总线中的每一个均可为一个或一个以上单一的信号线，且或者所述单一的信号线中的每一个均可为总线。

为了说明目的，我们可假设PWM电路400具有16位的分辨率，具有1毫秒的PWM周期，且由具有50兆赫的频率的时钟信号CLK计时。此导致表示PWM周期的长度的基本终端计数值50,000。在一项实施例中，可将终端计数值的表存储在Flash(快闪存储器)472或RAM 473。所述表可包含在基础终端计数值之上、之下或在基础终端计数值之上和之下变化的众多终端计数值。在一项实施例中，所述表可包含至少16个或优选50至100个不同值。这些值限定了频率扩展的调制深度以及扩展曲线。在一项实施例中，终端计数值可表示大约1％至3％的调制深度(即，与基础终端计数值的不同)。在一项实施例中，可根据已知扩展曲线(例如，三角形曲线、“赫氏吻合”曲线，等)来选择值或可伪随机地选择值。在一项实施例中，所述表还可包含对应于每一个终端计数值的工作周期计数值，所述工作周期计数值经计算以维持所要的工作周期。可将所要的工作周期接收为I/O接口474处的输入。以下将此表的实例展示为表1。

终端计数	工作周期计数
		50,000	25,000
50,500	25,250
		51,000	25,500
51,500	25,750
		52,000	26,000
51,500	25,750
		51,000	25,500
50,500	25,250
		50,000	25,000

表1

在每一个PWM周期(大约每毫秒)的结束处，当达到终端计数时，分别从缓冲器425和435自动载入下一工作周期计数值120和终端计数值130。可将数字比较器150的输出作为负载输入LD施加到工作周期计数寄存器120和终端计数寄存器130，用信号通知工作周期计数寄存器120和终端计数寄存器130中的每一个以从相关联的缓冲器寄存器载入下一值。另外，由中断控制器475和/或DMA控制器476触发CPU中断和/或DMA请求。在此中断的接收之后，CPU(或其它处理装置)获取表(例如，表1)中的下一终端计数值。处理装置471可接着通过使得来自表的终端计数值与工作周期(在0与1之间的值，所述值可为浮点值但将更一般地被存储为16位的定点值，其中0x0000表示0且OxFFFF或0x10000表示1)相乘来计算下一工作周期寄存器值。或者，可预先计算工作周期计数值和终端计数值两者且将其存储在表中。在计算了下一工作周期寄存器值之后，把这些值载入到用于工作周期425和终端计数值435的缓冲器寄存器。可通过处理装置471直接向缓冲器425和435载入，或通过DMA控制器476使用DMA向缓冲器425和435载入。此过程可重复直至来自表的所有值均已被载入到缓冲器寄存器为止。图4B中所展示的时序图说明输出Q如何维持每一个周期期间的恒定工作周期及所有周期上的恒定平均工作周期，即使当P WM周期的长度变化时。举例来说，周期2比周期1长50％(即，由于不同工作周期值和终端计数值)，然而，传号2和空号2的长度保持与传号1和空号1的长度成比例以维持恒定工作周期。

在一项实施例中，PWM电路400可为边缘对准的PWM。举例来说，如果将终端计数设置在50,000处，那么计数器110(其可为递减计数器)在50,000处开始计数且递减计数到工作周期计数寄存器120中的值。当计数达到工作周期计数时，输出极性改变以指示此情形。当计数器110达到零时，将终端计数值重新载入到寄存器130中且周期再次开始。针对此基本主旨的许多变化是可能的，例如，使用递增计数器替代递减计数器、变化极性选择、使用互补输出，等。

在另一实施例中，PWM电路400可为中心对准的PWM。通过中心对准的PWM，计数器110从零递增计数到来自寄存器130的终端计数值，且接着递减计数回到零。工作周期数字比较器140检测关于递增计数以及递减计数的匹配；以及关于递增计数周期和接着再次关于递减计数周期的输出极性改变。

在一项实施例中，对于驱动负载的总共六个输出而言，可存在各自具有真和互补输出的三个独立PWM。边缘对准的PWM输出将均同时重新载入，导致更多切换噪音和EMI。而且，与中心对准的PWM的一个周期相反，边缘对准PWM的每一个周期存在两个转变(即，时钟相关噪音推高了频谱，在一些应用中，所述频谱可为平均值)。因此，在一些实施例中，可使用中心对准的PWM，因为其产生较少噪音。另外，当使用互补输出时，因为负载延迟而需要在时间上分离真和互补输出切换。如果不使用先开后合信号对关系，那么可导致瞬态开路电流。此可称为死区且应可编程。

图5是根据本发明的实施例的说明具有恒定时钟的EMI降低方法的流程图。方法500可由处理逻辑执行，所述处理逻辑包括硬件(例如，电路、专用逻辑、可编程逻辑、微码，等)、软件(例如，在处理装置上执行以执行硬件模拟的指令)，或硬件与软件的组合。处理逻辑经配置以跨越某范围频率扩展EMI而同时使用PWM来维持恒定工作周期。在一项实施例中，方法500可由如图1A中所展示的PWM控制电路170执行，或由如图4A中所展示的处理装置471执行。

参看图5，在块510处，方法500接收待调制的首先两个样本的终端计数值。样本数目可由变数N表示，其中N＝0表示第一样本，N-1表示第二样本，等等。可从例如表1的表接收终端计数值，所述表1可存储在快闪存储器472、RAM(随机存取存储器)473或某一其它存储装置中。在块520处，方法500计算首先两个样本中的每一者的工作周期计数值。可通过使工作周期乘以终端计数值来确定工作周期计数值。举例来说，可将所得的工作周期计数值存储在表1中。在块530处，方法500分别将第一样本(N＝0)的终端计数值和工作周期计数值载入到缓冲器寄存器435和425中。

在块540处，方法500起动PWM电路400且分别将缓冲器425和435的值载入到工作周期计数寄存器120和终端计数寄存器130中。计数器110在时钟信号CLK的频率下开始计数(例如，从初始值递增或递减计数)。在一项实施例中，所述时钟信号CLK的频率跨越所有PWM周期保持恒定。在块550处，方法500将第二样本(N＝1)的计数值载入到缓冲器425和435。可从表1检索所述值。

在块560处，方法500操作PWM且等候计数器110重新载入。PWM电路可通过比较寄存器120和130的值与计数器110的当前值且在适当时将信号施加到触发器160而如以上关于图1A所描述进行操作，在块570处，方法500从表1检索下一终端计数值。可将数字比较器150的输出施加到中断控制器475，所述中断控制器475确认对于处理装置471的中断。在块580处，方法500计算针对相应的终端计数值的下一工作周期计数值。中断可使得处理装置471读取终端计数值，且相应地计算工作周期计数值。方法500可返回到块550且将所述计数值载入到缓冲器425和435中。可针对具有表1中的终端计数值的所有样本重复块550至580，且接着整个过程以表中的第一项开始再次重复。

在以上所描述的实施例中，工作周期已跨越所有PWM周期保持恒定。然而，在其它实施例中，PWM工作周期可每隔每一个PWM周期有规则地改变。举例来说，可使用PWM电路作为控制回路的一部分，其中反馈信号可关于每一个PWM周期使得工作周期增大或减小固定或可变时间间隔。在另一情况下，PWM电路可用以合成波形，其中工作周期改变以产生根据值的表或根据公式或算法计算的预定波形。在这些情况下，PWM电路可经配置以维持匹配所要工作周期的工作周期。

图6是根据实施例的说明具有恒定时钟和可变工作周期的EMI降低方法的流程图。在方法600中，处理逻辑经配置以跨越某范围频率扩展EMI而同时使用PWM维持每一周期的恒定工作周期，然而，工作周期可在周期之间变化。在一项实施例中，方法600可由如图1A中所展示的PWM控制电路170或如图4A中所展示的处理装置471执行。

参看图6，在块605处，方法600检索起始终端计数值。举例来说，可将所述起始终端计数值存储在表1中，所述表1可存储在Flash 472或RAM 473中。可基于时钟信号CLK的频率和PWM周期长度来计算所述起始终端计数值。在块610处，方法600确定起始工作周期。在一项实施例中，可接收工作周期作为I/O终端机472处的输入。可将工作周期接收为百分比值或在零与一之间的小数值。举例来说，可由用户、软件程序或某一其它源提供工作周期。在块615处，方法600计算工作周期计数。所述工作周期计数可使用来自块610的工作周期值来计算，且可为与起始终端计数之值成比例的值。在块620处，方法600将工作周期计数和终端计数载入到缓冲器425和435中，且接着载入到工作周期计数寄存器120和终端计数寄存器130中。任选地，可直接将所述值载入到寄存器120和130中。

在块625处，方法600接收信号(例如，反馈信号)。在一项实例中，电路可提供指示存在要求工作周期需要增大或减小的条件的输入。此电路可包含电压比较器，所述电压器比较耦合到PWM信号的电路的输出电压与参考信号，使得如果电压超过参考信号电压达多于阈值量那么反馈信号指示应减少PWM工作周期，且如果电压小于参考信号电压达多于阈值量那么反馈信号指示应增大PWM工作周期。在另一实例中，反馈信号可包含PWM工作周期应增大或减小的绝对或相对量的指示。

在块630处，方法600基于反馈信号计算新的工作周期值。所述工作周期值可由处理装置471计算，且存储在Flash 472、RAM 473或某一其它存储装置中。在块635处，方法600接收下一终端计数值。所述终端计数值可为来自存储在(例如)表1中的扩展曲线的后续值。在块640处，方法600计算对应于来自块630的新工作周期的下一工作周期计数值。举例来说，可通过使工作周期与终端计数值相乘来确定所述工作周期计数值。

在块645处，方法600将终端计数值和工作周期计数值载入到缓冲器120、130、425和435中。如以上所论述，比较所述值与计数器110的当前值。在块650处，方法600等候计数器重新载入。当计数器110达到寄存器130中的终端计数值时，将复位信号施加到计数器110，从而使得计数器110复位为初始值(例如，零)。方法600返回到块625以等候另一反馈信号被接收。可针对接收到的每一个新反馈信号和工作周期重复块625至650。

图7A是根据本发明的实施例的说明具有同步可变时钟的脉波宽度调制电路的框图。在此方法中，时钟频率变化，但所述变化为离散的且与PWM周期同步。举例来说，可使用一对分数N锁相回路(PLL)来产生可变时钟频率，以从恒定的较低频率振荡器合成精确定义的时钟频率。可能需要两个所述PLL，因为对于所需要的接近瞬时的频率改变而言PLL的设置时间可能过长。在一项实例中，使用一个PLL来对PWM电路计时而同时将另一PLL设置为其新值。当终端计数使计数器复位时，PWM的时钟源可改变。或者，可使用不包括PLL的其它频率倍频器电路。

图7A说明可用以同步变化施加到PWM电路400的时钟信号的电路700的另一实施例。在此实施例中，PWM电路400可与以上关于图2A所描述的PWM电路200相同，或类似于以上关于图2A所描述的PWM电路200。电路700的剩余部分控制时钟信号CLK的频率，所述时钟信号CLK可作为输入被提供到PWM电路200。在一项实施例中，电路700包含固定频率时钟源710、时钟倍频器720、730、多路复用器740和触发器750。

固定频率时钟源710可为提供至少一个固定频率时钟信号的任何类型的振荡器。在一项实施例中，时钟信号可随着温度、电压等或多或少地变化，且可具有小的周期间抖动，而可保持实质上恒定。时钟倍频器720和730中的每一个可接收倍频值作为输入(未图示)。在一项实施例中，可存在与每一个时钟倍频器720、730相关联的缓冲器寄存器(未图示)，所述每一个时钟倍频器720、730存储待使用的一个或一个以上倍频值。倍频值的序列可构成如图7C至图7E中所展示的扩展曲线(例如，三角形曲线、“赫氏吻合”曲线，伪随机曲线)。可将从时钟源710接收的固定频率时钟信号施加到时钟倍频器720和730中的每一个作为输入。时钟倍频器720和730中的每一个均可输出从时钟源710的固定频率时钟信号变化的经倍频的时钟信号。

图7C至图7E是根据本发明的实施例的说明频率扩展曲线的图。图7C说明三角形曲线，图7D说明“赫氏吻合”曲线，且图7E说明伪随机曲线。每一个曲线均展示平均功率如何相对于频率而改变。在其它实施例中，可使用一些其它扩展曲线。

再次参看图7A，可将时钟倍频器720和730中的每一个的输出施加到多路复用器740作为输入。在其它实施例中，可使用一些其它选择电路。倍频器740的输出被施加到PWM电路200作为时钟信号CLK，且受触发器750的输出控制。在一项实施例中，触发器750可为T型触发器，然而，在其它实施例中，可使用某一其它锁存器或电路交替地将时钟倍频器720和730的输出耦合到PWM 200的时钟输入。每当选通时钟输入时，T型触发器750就在高状态与低状态之间双态触发输出Q。在一项实施例中，触发器750的时钟输入为PWM电路200的数字比较器150的输出752。当计数器110达到表示PWM周期的结束的终端计数值130时，数字比较器150输出高信号。通过回应于数字比较器150的切换到高状态的输出752来双态触发多路复用器740的输出Q，电路700确保时钟信号CLK的频率仅在PWM周期的结束处改变。时钟频率因此保持恒定历时每一个PWM周期的持续时间。当由多路复用器740选择一个时钟倍频器(例如，时钟倍频器720)时，可根据相关联曲线将来自另一时钟倍频器(例如，时钟倍频器730)的缓冲器的新倍频值载入到所述另一时钟倍频器。在其它实施例中，可在电路700中使用额外时钟倍频器。图7B中的时序图说明输出Q如何维持每一个周期期间的恒定工作周期和所有周期上的恒定平均工作周期，即使在时钟信号CLK的频率变化时。举例来说，周期2比周期1长50％(即，由于CLK频率的改变)，然而，传号2和空号2的长度保持与传号1和空号1的长度成比例以维持恒定的工作周期。

使用固定频率时钟源710的一个原因可为保持其它子系统彼此同步的要求。在所述系统中，可能需要的是使用例如晶体振荡器、陶瓷谐振器或芯片上振荡器的单一时钟源来对设计中的所有子系统和装置计时。然而，在不存在所述限制的其它实施例中，可优选使用可编程振荡器。实例实施可包含使用数字/模拟转换器(DAC)数字编程的压控振荡器，或数控弛豫振荡器。为了提供有效扩展，数控振荡器可具有振荡器频率上的细微度控制。为了有效，通常在+/-2％至+/-5％的频率范围内将需要至少16个步骤，且理想的是将优选50至100个步骤，以便实现最有效的扩展且因此实现最大可能的EMI降低；然而，视应用的要求而定，步骤的其它范围或数目可为合适的。可编程振荡器的实例可包含压控振荡器(VCO)、弛豫振荡器、环式振荡器，或其它振荡器。用于所述振荡器的其它术语可包含数字控制振荡器、数控振荡器和可编程时钟。

图8A至图8B是根据本发明的实施例的说明可变频率振荡器的框图。举例来说，所说明的可变频率振荡器可为在由Cypress半导体公司制造的可编程片上系统(PsoC)装置上找到的内部主要振荡器(IMO)。在一项实施例中，IMO包含电流模式弛豫振荡器。IMO的频率受IDAC(电流模式数字/模拟转换器)控制，所述IDAC可包含复制电流源和/或电流吸收器的阵列。视用以对电容器充电和/或使电容器放电的电流而定，弛豫振荡器的频率改变。在IMO的情况下，使用在任一时间处所启用的电流吸收器和/或电流源的数目和电流来使电流变化，且因此使振荡器频率变化。

在另一实施中，压控振荡器(VCO)可受电压模式DAC控制，所述电压模式DAC的操作对于所属领域的技术人员而言是显而易见的。在另一实施中，可使用针对振荡器的模拟控制。在一项实例中，可使用模拟“三角波形”电压信号来控制VCO。为了使VCO的频率的改变与PWM周期同步，可使用取样和保持(S/H)电路。所述电路对于所属领域的技术人员而言将为熟悉的，且不在本文中作进一步描述。正弦波和锯齿波为交替模拟电压波形的实例，但可视所要扩展而使用许多其它变化的电压来使振荡器频率变化。

在一项实例中，经由S/H电路将三角波馈入到VCO。所述S/H电路可在“保持”模式下，而PWM计数器递增计数到终端计数。当达到终端计数时，S/H电路对连续变化的模拟电压取样，且保持彼电压历时后续PQM周期的持续时间。

在一些实施例中，时钟产生电路可包含数控振荡器和一个或一个以上分频器连同一个或一个以上频率倍频器。数控振荡器(DCO)可用以产生具有给定频率的时钟，可将所述时钟馈入到时钟分频器，可将所述时钟分频器的输出馈入到PLL时钟倍频器，可在必要时再次对PLL时钟倍频器的输出进行分频。如所属领域的技术人员将显而易见，即使DCO自身的频率限于其变化的范围和/或分辨率，但可通过使预分频器、PLL倍频因数和/或可编程分频器比率变化而产生几乎任何频率的输出。在另一实施例中，可使用频率划分和倍频的组合来支持可变时钟恒定工作周期的展频脉波宽度调制，即使具有固定频率时钟源。

如先前所论述，EMI的降低可为马达驱动应用中的特别考虑因素。关注使EMI最小化的马达驱动的一项实例为在电动自行车或eBike中。图9是根据本发明的实施例的说明用于eBike的控制系统900的框图。在一项实施例中，在需要传感器的无刷直流(BLDC)系统中使用霍尔(Hall)传感且在无需传感器系统中使用反EMF(电动势)信号。通过由控制器900的PWM输出驱动的高侧和/或低侧MOSFET驱动器来驱动马达相位。控制器900回应例如速度命令、制动命令等的用户输入，且产生适当的马达驱动输出以改变或维持E-Bike的速度。

ADC可用于电流传感以及电池电压测量两者。在过电流的情况下，控制器900可提供删除信号以立即停用驱动器FET。控制器900还可产生各种模式显示和警报指示器输出。

本文中所描述的技术的另一应用为马达的场定向控制(FOC)。图10是根据本发明的实施例的说明用于马达的场定向控制的控制系统的框图。在此实施例中，展示永久磁体同步马达(PMSM)。具有场定向控制(FOC)的PMSM用于例如洗衣机、空调、冰箱和类似应用的电器中。PMSM比BLDC马达有效且因此以较低功率而吸引电器消费者。其也具有低的可以听到的噪音和EMI。

PMSM为AC(交流)同步马达，其场激励是由永久磁体提供。定子承载旋转场且此在永久磁体转子上产生力矩。当定子场垂直于永久磁体转子场且转子位置通过BEMF传感检测时产生最佳力矩(使用最少能量)。PMSM马达是设计以弦波调制PWM驱动并且其BEMF亦是弦波(与用于BLDC马达之梯形相反)。因为BEMF是弦波的，其理想上不含有谐波并且此导致听到的噪音降低及较佳的效率。

基本驱动编程需要3-维电流空间(在定子绕线中的电流)至代表磁通空间之2-维电流空间的映射并且然后2-维空间然后转换至另外对齐转子的2-维转动参考框。这些两个转换被称为，个别地，Clarke及Park转换(以发明者命名)并且导致驱动电流至转子位置的映射，其然后被使用当转子极的位置与个别的定子绕线呈90°反相时驱动定子绕线。此产生最佳的力矩。定子驱动电流被使用逆Park转换(亦即从位置到电流)计算。

转换计算需要乘法及正弦波及余弦波计算并且需要此计算通常每50微秒执行一次。MIPS需求依据来源变化但它需要能快速地执行16X16乘法并且一些11MIPS已经被举出用于具有DSP协助硬件之16-bit机器。通常目的CPU需要更高的MIPS数并且至少20MIPS被认为是最小要求。

正如显明于习于此艺者，FOC中所需要之控制的需求准确性使得准确并可预估的工作周期在使用PWM执行FOC为必要的；各种描述于此揭示的CDC-SSPWM方法因此特别地可应用于那些想要降低EMI的FOC应用。

本发明的实施例包含各种描述于此的操作。这些操作可藉由硬件组件、软件、固件，或其中的组合来执行。描述于此的各种提供于总线上的任一信号可以与其他的信号时间多路复用并且提供予一或多个共同总线。另外，电路组件或块的互连可以总线或单信号线呈现。总线的每一者可以是一或多个单信号线并且单信号线的每一者可以是总线。

特定实施例可以计算机编程产品执行，其可包含储存于机器可读媒体之指令。这些指令可使用以编程通常目的或特殊目的处理器以执行所描述的操作。机器可读媒体包含以一机器(例如，计算机)可读形式(例如，软件，处理应用)而用于储存或传送资讯之任一机制。机器可读媒体可包含，但不限于，磁性储存媒体(例如，软磁盘)；光储存媒体(例如，CD-ROM)；磁光储存媒体；只读内存(ROM)；随机存取内存(RAM)；可抹去的可编程内存(例如，EPROM及EEPROM)；闪存；或适合用于储存电子指令之另外形式的媒体。

另外，一些实施例可以实践于分散式的计算环境，其中机器可读媒体被储存于及/或藉由一个以上的计算机系统执行。另外，计算机系统之间转移的资讯可跨越连接计算器系统的通信媒体被拉出或推入。

本文中所描述的数字处理装置可包含例如微处理器或中央处理单元、控制器或其类似者的一个或一个以上通用处理装置。或者，所述数字处理装置可包含例如数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其类似者的一个或一个以上专用处理装置。在替代实施例中，例如，所述数字处理装置可为具有多个处理器的网络处理器，所述多个处理器包含核心单元和多个微引擎。另外，所述数字处理装置可包含通用处理装置和专用处理装置的任何组合。

尽管以特定次序展示并描述了本文中的方法的操作，但每一个方法的操作的次序均可更改，使得可以相反次序执行特定操作或使得可至少部分地与其它操作同时执行特定操作。在另一实施例中，个别操作的指令或子操作可以间歇和/或交替方式进行。

Claims (26)

1.一种方法，其特征在于，包括：

使用脉波宽度调制PWM信号来驱动负载；以及

通过处理装置来跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的恒定工作周期。

2.如权利要求1所述的方法，其特征在于，所述扩展包括：

维持所述PWM信号的恒定时钟频率；以及

根据扩展曲线来变化所述PWM信号的周期长度。

3.如权利要求2所述的方法，其特征在于，变化所述周期长度包括：

确定表示所述周期长度的终端计数值；以及

计算对应于所述负载的所述恒定工作周期的工作周期计数值。

4.如权利要求2所述的方法，其特征在于，所述扩展曲线包括三角形曲线、“赫氏吻合”曲线和伪随机曲线中的一者。

5.如权利要求1所述的方法，其特征在于，所述扩展包括：

根据扩展曲线来变化所述PWM信号的时钟频率；以及

使所述时钟频率的所述变化与所述PWM信号的周期的改变同步。

6.如权利要求5所述的方法，其特征在于，使所述变化同步包括：

产生第一时钟频率和第二时钟频率；

识别所述PWM信号的所述周期的改变；以及

在所述周期的所述改变处从所述第一时钟频率切换到所述第二时钟频率。

7.如权利要求1所述的方法，其特征在于，所述扩展包括：

根据第一扩展曲线来变化所述PWM信号的时钟频率；

使所述时钟频率的所述变化与所述PWM信号的周期的改变同步；以及

根据第二扩展曲线来变化所述PWM信号的周期长度。

8.如权利要求1所述的方法，其特征在于，所述负载包括无刷直流BLDC马达。

9.如权利要求1所述的方法，其特征在于，所述负载包括使用场定向控制FOC的马达。

10.一种设备，其特征在于，包括：

脉波宽度调制PWM电路，其经配置以使用PWM信号驱动负载；以及

耦合到所述PWM电路的PWM控制电路，其经配置以跨越复数个频率扩展所述PWM信号的频谱而同时维持所述负载的所要工作周期。

11.如权利要求10所述的设备，其特征在于，所述PWM电路包括：

由时钟信号计时的计数器；

第一数字比较器，其用以比较所述计数器的值与工作周期计数值；

第二数字比较器，其用以比较所述计数器的值与终端计数值；以及

触发器，其经配置以基于所述第一数字比较器和所述第二数字比较器的输出来切换所述PWM电路的输出。

12.如权利要求11所述的设备，其特征在于，所述PWM控制电路包括：

处理装置；

耦合到所述处理装置的存储装置，其用以存储复数个终端计数值，所述复数个终端计数值根据扩展曲线来变化所述PWM信号的周期长度而同时所述时钟信号保持恒定。

13.如权利要求12所述的设备，其特征在于，所述处理装置用以基于所述的所要工作周期来计算对应于所述复数个终端计数值的复数个工作周期计数值。

14.如权利要求11所述的设备，其特征在于，进一步包括：

实质上恒定频率的时钟源；

复数个时钟倍频器，其耦合到所述实质上恒定频率的时钟源以提供变化的时钟频率；以及

选择电路，其用以选择所述复数个时钟倍频器中的一者的输出以提供作为所述时钟信号。

15.如权利要求14所述的设备，其特征在于，所述选择电路经配置以使所述时钟信号的改变与所述PWM信号的周期的改变同步。

16.如权利要求11所述的设备，其特征在于，进一步包括：

可编程时钟产生器，其中所述可编程时钟产生器的输出经提供为所述时钟信号，且其中所述可编程时钟产生器的所述输出的改变与所述PWM信号的周期的改变同步。

17.如权利要求10所述的设备，其特征在于，所述负载包括马达。

18.如权利要求10所述的设备，其特征在于，所述负载包括无刷直流BLDC马达。

19.如权利要求10所述的设备，其特征在于，所述负载包括使用场定向控制FOC的马达。

20.一种方法，其特征在于，包括：

比较计数器的值与工作周期计数寄存器值，其中所述计数器是由时钟信号计时；

如果所述计数器的所述值等于所述工作周期计数寄存器值，那么将用以驱动负载的脉波宽度调制PWM电路的输出从第一状态切换到第二状态；

比较所述计数器的所述值与终端计数寄存器值；

如果所述计数器的所述值等于所述终端计数值，那么将所述PWM电路的所述输出从所述第二状态切换到所述第一状态。

21.如权利要求20所述的方法，其特征在于，进一步包括：

如果所述计数器的所述值等于所述终端计数值，那么：

将所述计数器复位到初始值；以及

将后续工作周期计数值载入到所述工作周期寄存器中，且将后续终端计数值载入到所述终端计数寄存器中。

22.如权利要求21所述的方法，其特征在于，所述后续终端计数值根据扩展曲线来变化PWM周期的周期的长度。

23.如权利要求21所述的方法，其特征在于，所述后续工作周期计数值与所述后续终端计数值成比例以维持恒定工作周期。

24.如权利要求20所述的方法，其特征在于，进一步包括：

变化所述时钟信号的频率；以及

使所述时钟频率的所述变化与所述PWM周期的改变同步。

25.如权利要求20所述的方法，其特征在于，所述负载包括无刷直流BLDC马达。

26.如权利要求20所述的方法，其特征在于，所述负载包括使用场定向控制FOC的马达。

Images