CN112511159A - 一种pd快充pwm芯片的电磁兼容频率源 - Google Patents

Abstract

本发明公开了一种PD快充PWM芯片的电磁兼容频率源，通过电压偏置电路为计时频率振荡电路以及主振荡电路产生MOS管栅极电压偏置，采用计时频率振荡电路产生N位计数电路的基准频率，通过N位计数电路在基准频率下的自增计数，持续性地微调主振荡电路输出信号的频率，形成一个振荡频率周期性缓慢变化的频率源。在频域上，这样的频率源频谱更宽，故而基于此实现的PWM波的PD快速充电器开关过程的能量突变不集中于单一频点，电磁干扰相对较弱，电磁兼容能力较传统技术更强。

Description

一种PD快充PWM芯片的电磁兼容频率源

技术领域

本发明涉及功率集成电路领域，具体涉及一种PD快充PWM芯片的电磁兼容频率源。

背景技术

作为智能终端的PD快速充电器的技术基石，反激式转换器近些年已有长足的发展。反激式转换器能够在输入级和输出级之间提供绝缘隔离，为普通用户提供安全可靠的低压直流电源，而脉冲宽度调制(PWM)芯片是其重要的关键部件。

PWM波是一种周期性且每周期高电平持续时间可变的脉冲波，在反激式转换器中，PWM波控制功率MOS管对输入电源进行通断，在互感线圈、续流二极管和电容的作用下为达到降压且直流输出的作用。然而这种机制却有着不可忽视的缺陷，周期性开通和关断的运行过程会使得外部供电母线发生周期性的阻抗突变，产生EMI电磁干扰效应。

目前，国内外不少研发团队以及科研组织对反激式转换器充电设备的电磁兼容进行了深入的研究，但大部分研究均采用滤波的方式抑制电磁干扰效应，例如在PD充电器的母线上加装磁环或共轭线圈，虽是一种有效方案，但却使得充电器体积庞大、重量不轻，携带不便。

发明内容

针对现有技术中的上述不足，本发明提供的一种PD快充PWM芯片的电磁兼容频率源解决了PD快速设备电磁兼容能力不足的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种PD快充PWM芯片的电磁兼容频率源，包括：电压偏置电路、计时频率振荡电路、N位计数电路和主振荡电路；

所述电压偏置电路分别与计时频率振荡电路和主振荡电路连接，用于产生MOS管栅极电压偏置；所述计时频率振荡电路的时钟输出端与N位计数电路的时钟输入端连接，用于产生N位计数电路的基准频率；所述N位计数电路与主振荡电路连接，用于产生增计数模式的N位自增数据，控制主振荡电路，持续性地微调其频率输出；所述电压偏置电路的供电端VDD分别与计时频率振荡电路的供电端VDD和主振荡电路的供电端VDD连接，并作为电磁兼容频率源的直流供电端；所述计时频率振荡电路的3.5V输入端与主振荡电路的3.5V输入端连接，并作为电磁兼容频率源的第一输入端；所述计时频率振荡电路的1.5V输入端与主振荡电路的1.5V输入端连接，并作为电磁兼容频率源的第二输入端；所述主振荡电路的clk端作为电磁兼容频率源的输出端。

进一步地，所述电压偏置电路包括：电流源I1、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5和PMOS管M6；

所述电流源I1的一端与PMOS管M6的源极连接，并作为电压偏置电路的供电端VDD；所述电流源I1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极和NMOS管M4的栅极连接，并作为电压偏置电路的V2端；所述NMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M2的栅极和NMOS管M3的栅极连接，并作为电压偏置电路的V1端；所述PMOS管M5的源极分别与PMOS管M6的漏极和PMOS管M6的栅极连接，并作为电压偏置电路的V4端；所述PMOS管M5的漏极分别与PMOS管M5的栅极和NMOS管M4的漏极连接，并作为电压偏置电路的V3端；所述NMOS管M3的漏极与NMOS管M4的源极连接，其源极与NMOS管M2的源极连接，并接地。

进一步地，所述计时频率振荡电路包括：PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、电容C1、比较器U1、比较器U2、反相器U3、或非门U4、或非门U5、反相器U6、反相器U7和反相器U8；

所述PMOS管M7的源极作为计时频率振荡电路的供电端VDD，其漏极与PMOS管M8的源极连接，其栅极作为计时频率振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M8的漏极分别与PMOS管M9的源极和NMOS管M10的源极连接，其栅极作为计时频率振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M9的漏极分别与NMOS管M10的漏极、PMOS管M11的源极、NMOS管M12源极、电容C1的上极板、比较器U1的同相端和比较器U2的同相端连接，其栅极分别与NMOS管M12的栅极和反相器U8的输出端连接；所述PMOS管M11的漏极分别与NMOS管M12的漏极和NMOS管M13的漏极连接，其栅极分别与NMOS管M10的栅极、反相器U7的输出端和反相器U8的输入端连接；所述NMOS管M13的源极与NMOS管M14的漏极连接，其栅极作为计时频率振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M14的源极接地，其栅极作为计时频率振荡电路的V1端，并与电压偏置电路的V1端连接；所述电容C1的下极板接地；所述或非门U4的第一输入端与比较器U1的输出端连接，其第二输入端分别与或非门U5的输出端和反相器U7的输入端连接，其输出端分别与反相器U6的输入端和或非门U5的第一输入端连接；所述反相器U3的输入端与比较器U2的输出端连接，其输出端与或非门U5的第二输入端连接；所述反相器U6的输出端作为计时频率振荡电路的时钟输出端；所述比较器U1的反相端作为计时频率振荡电路的3.5V输入端；所述比较器U2的反相端作为计时频率振荡电路的1.5V输入端。

进一步地，所述N位计数电路包括：N个D触发器，其中，N为大于等于1的正整数；所述N个D触发器包括：第1D触发器、……、第iD触发器、……和第ND触发器；

所述第1D触发器的时钟输入端C作为N位计数电路的时钟输入端；所述第iD触发器的反相输出端Q-分别与第i+1D触发器的时钟输入端C和第iD触发器的数据输入端D连接，其中，N>i>＝1；所述第iD触发器的正相输出端Q+作为N位计数电路的第i个输出端Di；所述第ND触发器的反相输出端Q-与第ND触发器的数据输入端D连接，其正相输出端Q+作为N位计数电路的第N个输出端DN。

进一步地，所述主振荡电路包括：P型可调节电流源整列、N型可调节电流源整列、PMOS管M15、PMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、电容C2、比较器U9、比较器U10、反相器U11、或非门U12、或非门U13、反相器U14、反相器U15和反相器U16；

所述PMOS管M19的漏极分别与NMOS管M20的漏极、PMOS管M21的源极、NMOS管M22的源极、电容C2的上极板、比较器U9的同相端和比较器U10的同相端连接，其栅极分别与NMOS管M22的栅极和反相器U16的输出端连接，其源极分别与NMOS管M20的源极和PMOS管M16的漏极连接，并作为P型MOS电流源端；所述PMOS管M15的漏极与PMOS管M16的源极连接，其栅极与电压偏置电路的V4端连接；所述PMOS管M15的源极与主振荡电路的供电端VDD连接；所述PMOS管M16的栅极与电压偏置电路的V3端连接；所述PMOS管M21的栅极分别与NMOS管M20的栅极、反相器U16的输入端和反相器U15的输出端连接；所述PMOS管M21的漏极分别与NMOS管M22的漏极和NMOS管M17的漏极连接，并作为N型MOS电流源端；所述NMOS管M17的源极与NMOS管M18的漏极连接，其栅极与电压偏置电路的V2端连接；所述NMOS管M18的源极接地，其栅极与电压偏置电路的V1端连接；所述电容C2的下极板接地；所述或非门U12的第一输入端与比较器U9的输出端连接，其第二输入端分别与或非门U13的输出端和反相器U15的输入端连接，其输出端分别与反相器U14的输入端和或非门U13的第一输入端连接；所述反相器U11的输入端与比较器U10的输出端连接，其输出端与或非门U13的第二输入端连接；所述反相器U14的输出端作为主振荡电路的clk端；所述比较器U9的反相端作为主振荡电路的3.5V输入端；所述比较器U10的反相端作为主振荡电路的1.5V输入端。

进一步地，所述P型可调节电流源阵列包括：N列P型开关电流源；所述N列P型开关电流源包括：第1列P型开关电流源、……、第i列P型开关电流源、……和第N列P型开关电流源；

所述第i列P型开关电流源包括：PMOS管M1_i、PMOS管M2_i和PMOS管M3_i；所述PMOS管M1_i的源极作为第i列P型开关电流源的供电端VDD，并与主振荡电路的供电端VDD连接；所述PMOS管M1_i的漏极与PMOS管M2_i的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_i的漏极与PMOS管M3_i的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_i的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述PMOS管M1_N的源极与第i列P型开关电流源的供电端VDD连接；所述PMOS管M1_N的漏极与PMOS管M2_N的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_N的漏极与PMOS管M3_N的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_N的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接。

进一步地，所述N型可调节电流源阵列包括：N列N型开关电流源；所述N列N型开关电流源包括：第1列N型开关电流源、……、第i列N型开关电流源、……和第N列N型开关电流源；

所述第i列N型开关电流源包括：NMOS管M4_i、NMOS管M5_i和NMOS管M6_i；所述NMOS管M4_i的漏极与N型MOS电流源端连接，其源极与NMOS管M5_i的漏极连接，其栅极作为N型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述NMOS管M5_i的源极与NMOS管M6_i的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_i的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接；所述NMOS管M4_N的漏极与N型MOS电流源端连接，其源极与NMOS管M5_N的漏极连接，其栅极作为N型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接；所述NMOS管M5_N的源极与NMOS管M6_N的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_N的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接。

本发明的有益效果为：通过电压偏置电路为计时频率振荡电路以及主振荡电路产生MOS管栅极电压偏置，采用计时频率振荡电路产生N位计数电路的基准频率，通过N位计数电路在基准频率下的自增计数，持续性地微调主振荡电路输出信号的频率，形成一个振荡频率周期性缓慢变化的频率源。在频域上，这样的频率源频谱更宽，故而基于此实现的PWM波的PD快速充电器开关过程的能量突变不集中于单一频点，电磁干扰相对较弱，电磁兼容能力较传统技术更强。

附图说明

图1为一种PD快充PWM芯片的电磁兼容频率源电路图；

图2为一种PD快充PWM芯片的电磁兼容频率源频率输出频域示意图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，在本发明的一个实施例中，一种PD快充PWM芯片的电磁兼容频率源，包括：电压偏置电路、计时频率振荡电路、N位计数电路和主振荡电路；

所述电压偏置电路分别与计时频率振荡电路和主振荡电路连接，用于产生MOS管栅极电压偏置；所述计时频率振荡电路的时钟输出端与N位计数电路的时钟输入端连接，用于产生N位计数电路的基准频率；所述N位计数电路与主振荡电路连接，用于产生增计数模式的N位自增数据，控制主振荡电路，持续性地微调其频率输出；所述电压偏置电路的供电端VDD分别与计时频率振荡电路的供电端VDD和主振荡电路的供电端VDD连接，并作为电磁兼容频率源的直流供电端；所述计时频率振荡电路的3.5V输入端与主振荡电路的3.5V输入端连接，并作为电磁兼容频率源的第一输入端；所述计时频率振荡电路的1.5V输入端与主振荡电路的1.5V输入端连接，并作为电磁兼容频率源的第二输入端；所述主振荡电路的clk端作为电磁兼容频率源的输出端。

电压偏置电路包括：电流源I1、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5和PMOS管M6；所述电流源I1的一端与PMOS管M6的源极连接，并作为电压偏置电路的供电端VDD；所述电流源I1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极和NMOS管M4的栅极连接，并作为电压偏置电路的V2端；所述NMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M2的栅极和NMOS管M3的栅极连接，并作为电压偏置电路的V1端；所述PMOS管M5的源极分别与PMOS管M6的漏极和PMOS管M6的栅极连接，并作为电压偏置电路的V4端；所述PMOS管M5的漏极分别与PMOS管M5的栅极和NMOS管M4的漏极连接，并作为电压偏置电路的V3端；所述NMOS管M3的漏极与NMOS管M4的源极连接，其源极与NMOS管M2的源极连接，并接地。

电压偏置电路中，NMOS管M1和NMOS管M2各自的栅漏相接，形成了被标记为V2和V1的自偏置栅压，PMOS管M5及PMOS管M6同理，这些偏置电压可供给后续与其同等漏源堆叠关系的MOS的栅极驱动电压，而每条MOS管源漏通路的电流大小均由其名为宽长比的工艺参数决定。

计时频率振荡电路包括：PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、电容C1、比较器U1、比较器U2、反相器U3、或非门U4、或非门U5、反相器U6、反相器U7和反相器U8；

所述PMOS管M7的源极作为计时频率振荡电路的供电端VDD，其漏极与PMOS管M8的源极连接，其栅极作为计时频率振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M8的漏极分别与PMOS管M9的源极和NMOS管M10的源极连接，其栅极作为计时频率振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M9的漏极分别与NMOS管M10的漏极、PMOS管M11的源极、NMOS管M12源极、电容C1的上极板、比较器U1的同相端和比较器U2的同相端连接，其栅极分别与NMOS管M12的栅极和反相器U8的输出端连接；所述PMOS管M11的漏极分别与NMOS管M12的漏极和NMOS管M13的漏极连接，其栅极分别与NMOS管M10的栅极、反相器U7的输出端和反相器U8的输入端连接；所述NMOS管M13的源极与NMOS管M14的漏极连接，其栅极作为计时频率振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M14的源极接地，其栅极作为计时频率振荡电路的V1端，并与电压偏置电路的V1端连接；所述电容C1的下极板接地；所述或非门U4的第一输入端与比较器U1的输出端连接，其第二输入端分别与或非门U5的输出端和反相器U7的输入端连接，其输出端分别与反相器U6的输入端和或非门U5的第一输入端连接；所述反相器U3的输入端与比较器U2的输出端连接，其输出端与或非门U5的第二输入端连接；所述反相器U6的输出端作为计时频率振荡电路的时钟输出端；所述比较器U1的反相端作为计时频率振荡电路的3.5V输入端；所述比较器U2的反相端作为计时频率振荡电路的1.5V输入端。

在计时频率振荡电路中，PMOS管M7和PMOS管M8分别由V3端和V4端的栅极驱动电压驱动，形成了电容C1的充电电流源，与PMOS管M9和NMOS管M10构成了电容C1的充电链路；NMOS管M13和NMOS管M14分别由V1端和V2端的栅极驱动电压驱动，形成了电容C1的放电电流源，与PMOS管M11和NMOS管M12构成了电容C1的放电链路；PMOS管M9和NMOS管M10构成了CMOS互补开关，PMOS管M11和NMOS管M12构成了同样结构的CMOS互补开关，两个CMOS互补开关由互为180°反相的两个信号控制，即不让电容C1的充放电链路同时开启，又受后续电路的反馈控制。反相器U3、反相器U6、反相器U7、或非门U4和或非门U5构成了一个实现逻辑转换的电路，将比较器U1和比较器U2的输出信号进行转换，实现一个特定的功能，即当电容C1的上极板电压大于3.5V，计时频率振荡电路的时钟输出端由低电平翻转为高电平，电容C1充电链路关断，放电链路开启，继而当电容C1的上极板电压小于1.5V，计时频率振荡电路的时钟输出端输出低电平，同时放电链路关断，充电链路开启。在上述机理的运行过程下，实现了在1.5V阈值和3.5V阈值辖制下，一个与充电电流大小、放电电流大小以及电容容值三个因素相关的精准频率源，该频率源输出方波信号，占空比以及频率分别由充电时间和放电时间的比例以及总长决定。

N位计数电路包括：N个D触发器，其中，N为大于等于1的正整数；所述N个D触发器包括：第1D触发器、……、第iD触发器、……和第ND触发器；所述第1D触发器的时钟输入端C作为N位计数电路的时钟输入端；所述第iD触发器的反相输出端Q-分别与第i+1D触发器的时钟输入端C和第iD触发器的数据输入端D连接，其中，N>i>＝1；所述第iD触发器的正相输出端Q+作为N位计数电路的第i个输出端Di；所述第ND触发器的反相输出端Q-与第ND触发器的数据输入端D连接，其正相输出端Q+作为N位计数电路的第N个输出端DN。

上述结构实现了一个增计数工作模式的计数器，即计时频率振荡电路的时钟输出端每出现一个上升沿，便自增一次的N位计数器，在本实施例中，N设置为8，N位计数器可计数范围为0～255。

主振荡电路包括：P型可调节电流源整列、N型可调节电流源整列、PMOS管M15、PMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、电容C2、比较器U9、比较器U10、反相器U11、或非门U12、或非门U13、反相器U14、反相器U15和反相器U16；

所述PMOS管M19的漏极分别与NMOS管M20的漏极、PMOS管M21的源极、NMOS管M22的源极、电容C2的上极板、比较器U9的同相端和比较器U10的同相端连接，其栅极分别与NMOS管M22的栅极和反相器U16的输出端连接，其源极分别与NMOS管M20的源极和PMOS管M16的漏极连接，并作为P型MOS电流源端；所述PMOS管M15的漏极与PMOS管M16的源极连接，其栅极与电压偏置电路的V4端连接；所述PMOS管M15的源极与主振荡电路的供电端VDD连接；所述PMOS管M16的栅极与电压偏置电路的V3端连接；所述PMOS管M21的栅极分别与NMOS管M20的栅极、反相器U16的输入端和反相器U15的输出端连接；所述PMOS管M21的漏极分别与NMOS管M22的漏极和NMOS管M17的漏极连接，并作为N型MOS电流源端；所述NMOS管M17的源极与NMOS管M18的漏极连接，其栅极与电压偏置电路的V2端连接；所述NMOS管M18的源极接地，其栅极与电压偏置电路的V1端连接；所述电容C2的下极板接地；所述或非门U12的第一输入端与比较器U9的输出端连接，其第二输入端分别与或非门U13的输出端和反相器U15的输入端连接，其输出端分别与反相器U14的输入端和或非门U13的第一输入端连接；所述反相器U11的输入端与比较器U10的输出端连接，其输出端与或非门U13的第二输入端连接；所述反相器U14的输出端作为主振荡电路的clk端；所述比较器U9的反相端作为主振荡电路的3.5V输入端；所述比较器U10的反相端作为主振荡电路的1.5V输入端。

P型可调节电流源阵列包括：N列P型开关电流源；所述N列P型开关电流源包括：第1列P型开关电流源、……、第i列P型开关电流源、……和第N列P型开关电流源；所述第i列P型开关电流源包括：PMOS管M1_i、PMOS管M2_i和PMOS管M3_i；所述PMOS管M1_i的源极作为第i列P型开关电流源的供电端VDD，并与主振荡电路的供电端VDD连接；所述PMOS管M1_i的漏极与PMOS管M2_i的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_i的漏极与PMOS管M3_i的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_i的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述PMOS管M1_N的源极与第i列P型开关电流源的供电端VDD连接；所述PMOS管M1_N的漏极与PMOS管M2_N的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_N的漏极与PMOS管M3_N的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_N的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接。

N型可调节电流源阵列包括：N列N型开关电流源；所述N列N型开关电流源包括：第1列N型开关电流源、……、第i列N型开关电流源、……和第N列N型开关电流源；所述第i列N型开关电流源包括：NMOS管M4_i、NMOS管M5_i和NMOS管M6_i；所述NMOS管M4_i的漏极与N型MOS电流源端连接，其源极与NMOS管M5_i的漏极连接，其栅极作为N型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述NMOS管M5_i的源极与NMOS管M6_i的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_i的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接；所述NMOS管M4_N的漏极与N型MOS电流源端连接，其源极与NMOS管M5_N的漏极连接，其栅极作为N型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接；所述NMOS管M5_N的源极与NMOS管M6_N的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_N的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接。

主振荡电路的机理与计时频率振荡电路完全一致，而其他方面与之不同的是，充电电流和放电电流的大小根据工程所需，远低于计时频率振荡电路，由前文所述，电流大小由各个MOS管的工艺参数宽长比进行设定；同时还在充电链路和放电链路中分别并联了受N位计数电路的N个输出端作为开关控制的P型可调节电流源阵列和N型可调节电流源阵列，以此实现电流的周期性缓慢变化，从而形成一个振荡频率周期性缓慢变化的频率源。频率输出频域示意如图2所示。

综上，本发明通过电压偏置电路为计时频率振荡电路以及主振荡电路产生MOS管栅极电压偏置，采用计时频率振荡电路产生N位计数电路的基准频率，通过N位计数电路在基准频率下的自增计数，持续性地微调主振荡电路输出信号的频率，形成一个振荡频率周期性缓慢变化的频率源。在频域上，这样的频率源频谱更宽，故而基于此实现的PWM波的PD快速充电器开关过程的能量突变不集中于单一频点，电磁干扰相对较弱，电磁兼容能力较传统技术更强。

Claims (7)

1.一种PD快充PWM芯片的电磁兼容频率源，其特征在于，包括：电压偏置电路、计时频率振荡电路、N位计数电路和主振荡电路；

所述电压偏置电路分别与计时频率振荡电路和主振荡电路连接，用于产生MOS管栅极电压偏置；所述计时频率振荡电路的时钟输出端与N位计数电路的时钟输入端连接，用于产生N位计数电路的基准频率；所述N位计数电路与主振荡电路连接，用于产生增计数模式的N位自增数据，控制主振荡电路，持续性地微调其频率输出；所述电压偏置电路的供电端VDD分别与计时频率振荡电路的供电端VDD和主振荡电路的供电端VDD连接，并作为电磁兼容频率源的直流供电端；所述计时频率振荡电路的3.5V输入端与主振荡电路的3.5V输入端连接，并作为电磁兼容频率源的第一输入端；所述计时频率振荡电路的1.5V输入端与主振荡电路的1.5V输入端连接，并作为电磁兼容频率源的第二输入端；所述主振荡电路的clk端作为电磁兼容频率源的输出端。

2.根据权利要求1所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述电压偏置电路包括：电流源I1、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5和PMOS管M6；

所述电流源I1的一端与PMOS管M6的源极连接，并作为电压偏置电路的供电端VDD；所述电流源I1的另一端分别与NMOS管M1的漏极、NMOS管M1的栅极和NMOS管M4的栅极连接，并作为电压偏置电路的V2端；所述NMOS管M2的漏极分别与NMOS管M1的源极、NMOS管M2的栅极和NMOS管M3的栅极连接，并作为电压偏置电路的V1端；所述PMOS管M5的源极分别与PMOS管M6的漏极和PMOS管M6的栅极连接，并作为电压偏置电路的V4端；所述PMOS管M5的漏极分别与PMOS管M5的栅极和NMOS管M4的漏极连接，并作为电压偏置电路的V3端；所述NMOS管M3的漏极与NMOS管M4的源极连接，其源极与NMOS管M2的源极连接，并接地。

3.根据权利要求2所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述计时频率振荡电路包括：PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、电容C1、比较器U1、比较器U2、反相器U3、或非门U4、或非门U5、反相器U6、反相器U7和反相器U8；

所述PMOS管M7的源极作为计时频率振荡电路的供电端VDD，其漏极与PMOS管M8的源极连接，其栅极作为计时频率振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M8的漏极分别与PMOS管M9的源极和NMOS管M10的源极连接，其栅极作为计时频率振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M9的漏极分别与NMOS管M10的漏极、PMOS管M11的源极、NMOS管M12源极、电容C1的上极板、比较器U1的同相端和比较器U2的同相端连接，其栅极分别与NMOS管M12的栅极和反相器U8的输出端连接；所述PMOS管M11的漏极分别与NMOS管M12的漏极和NMOS管M13的漏极连接，其栅极分别与NMOS管M10的栅极、反相器U7的输出端和反相器U8的输入端连接；所述NMOS管M13的源极与NMOS管M14的漏极连接，其栅极作为计时频率振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M14的源极接地，其栅极作为计时频率振荡电路的V1端，并与电压偏置电路的V1端连接；所述电容C1的下极板接地；所述或非门U4的第一输入端与比较器U1的输出端连接，其第二输入端分别与或非门U5的输出端和反相器U7的输入端连接，其输出端分别与反相器U6的输入端和或非门U5的第一输入端连接；所述反相器U3的输入端与比较器U2的输出端连接，其输出端与或非门U5的第二输入端连接；所述反相器U6的输出端作为计时频率振荡电路的时钟输出端；所述比较器U1的反相端作为计时频率振荡电路的3.5V输入端；所述比较器U2的反相端作为计时频率振荡电路的1.5V输入端。

4.根据权利要求2所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述N位计数电路包括：N个D触发器，其中，N为大于等于1的正整数；所述N个D触发器包括：第1D触发器、……、第iD触发器、……和第ND触发器；

所述第1D触发器的时钟输入端C作为N位计数电路的时钟输入端；所述第iD触发器的反相输出端Q-分别与第i+1D触发器的时钟输入端C和第iD触发器的数据输入端D连接，其中，N>i>＝1；所述第iD触发器的正相输出端Q+作为N位计数电路的第i个输出端Di；所述第ND触发器的反相输出端Q-与第ND触发器的数据输入端D连接，其正相输出端Q+作为N位计数电路的第N个输出端DN。

5.根据权利要求4所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述主振荡电路包括：P型可调节电流源整列、N型可调节电流源整列、PMOS管M15、PMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、PMOS管M21、NMOS管M22、电容C2、比较器U9、比较器U10、反相器U11、或非门U12、或非门U13、反相器U14、反相器U15和反相器U16；

所述PMOS管M19的漏极分别与NMOS管M20的漏极、PMOS管M21的源极、NMOS管M22的源极、电容C2的上极板、比较器U9的同相端和比较器U10的同相端连接，其栅极分别与NMOS管M22的栅极和反相器U16的输出端连接，其源极分别与NMOS管M20的源极和PMOS管M16的漏极连接，并作为P型MOS电流源端；所述PMOS管M15的漏极与PMOS管M16的源极连接，其栅极与电压偏置电路的V4端连接；所述PMOS管M15的源极与主振荡电路的供电端VDD连接；所述PMOS管M16的栅极与电压偏置电路的V3端连接；所述PMOS管M21的栅极分别与NMOS管M20的栅极、反相器U16的输入端和反相器U15的输出端连接；所述PMOS管M21的漏极分别与NMOS管M22的漏极和NMOS管M17的漏极连接，并作为N型MOS电流源端；所述NMOS管M17的源极与NMOS管M18的漏极连接，其栅极与电压偏置电路的V2端连接；所述NMOS管M18的源极接地，其栅极与电压偏置电路的V1端连接；所述电容C2的下极板接地；所述或非门U12的第一输入端与比较器U9的输出端连接，其第二输入端分别与或非门U13的输出端和反相器U15的输入端连接，其输出端分别与反相器U14的输入端和或非门U13的第一输入端连接；所述反相器U11的输入端与比较器U10的输出端连接，其输出端与或非门U13的第二输入端连接；所述反相器U14的输出端作为主振荡电路的clk端；所述比较器U9的反相端作为主振荡电路的3.5V输入端；所述比较器U10的反相端作为主振荡电路的1.5V输入端。

6.根据权利要求5所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述P型可调节电流源阵列包括：N列P型开关电流源；所述N列P型开关电流源包括：第1列P型开关电流源、……、第i列P型开关电流源、……和第N列P型开关电流源；

所述第i列P型开关电流源包括：PMOS管M1_i、PMOS管M2_i和PMOS管M3_i；所述PMOS管M1_i的源极作为第i列P型开关电流源的供电端VDD，并与主振荡电路的供电端VDD连接；所述PMOS管M1_i的漏极与PMOS管M2_i的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_i的漏极与PMOS管M3_i的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_i的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述PMOS管M1_N的源极与第i列P型开关电流源的供电端VDD连接；所述PMOS管M1_N的漏极与PMOS管M2_N的源极连接，其栅极作为主振荡电路的V4端，并与电压偏置电路的V4端连接；所述PMOS管M2_N的漏极与PMOS管M3_N的源极连接，其栅极作为主振荡电路的V3端，并与电压偏置电路的V3端连接；所述PMOS管M3_N的漏极与P型MOS电流源端连接，其栅极作为P型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接。

7.根据权利要求5所述的PD快充PWM芯片的电磁兼容频率源，其特征在于，所述N型可调节电流源阵列包括：N列N型开关电流源；所述N列N型开关电流源包括：第1列N型开关电流源、……、第i列N型开关电流源、……和第N列N型开关电流源；

所述第i列N型开关电流源包括：NMOS管M4_i、NMOS管M5_i和NMOS管M6_i；所述NMOS管M4_i的漏极与N型MOS电流源端连接，其源极与NMOS管M5_i的漏极连接，其栅极作为N型可调节电流源阵列的第i个输入端Di，并与N位计数电路的第i个输出端Di连接；所述NMOS管M5_i的源极与NMOS管M6_i的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_i的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接；所述NMOS管M4_N的漏极与N型MOS电流源端连接，其源极与NMOS管M5_N的漏极连接，其栅极作为N型可调节电流源阵列的第N个输入端DN，并与N位计数电路的第N个输出端DN连接；所述NMOS管M5_N的源极与NMOS管M6_N的漏极连接，其栅极作为主振荡电路的V2端，并与电压偏置电路的V2端连接；所述NMOS管M6_N的源极接地，其栅极作为主振荡电路的V1端，并与电压偏置电路的V1端连接。

Images