TW202333454A - 驅動裝置的電位轉換電路 - Google Patents

驅動裝置的電位轉換電路 Download PDF

Info

Publication number
TW202333454A
TW202333454A TW112101178A TW112101178A TW202333454A TW 202333454 A TW202333454 A TW 202333454A TW 112101178 A TW112101178 A TW 112101178A TW 112101178 A TW112101178 A TW 112101178A TW 202333454 A TW202333454 A TW 202333454A
Authority
TW
Taiwan
Prior art keywords
signal
voltage
potential
conversion circuit
circuit
Prior art date
Application number
TW112101178A
Other languages
English (en)
Inventor
馮紹霖
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Publication of TW202333454A publication Critical patent/TW202333454A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明提供一種驅動裝置的電位轉換電路。電位轉換電路包括第一脈衝產生器、第一電位轉換器、第二脈衝產生器、第二電位轉換器及判斷電路。第一脈衝產生器根據高壓信號提供第一輸入信號。第一輸入信號包括具有第一電流準位的脈衝信號及具有第二電流準位的維持信號。第一電位轉換器接收第一輸入信號以產生第一指示信號。第二脈衝產生器根據高壓信號提供第二輸入信號。第二輸入信號包括脈衝信號及接續在脈衝信號後的維持信號。第二電位轉換器接收第二輸入信號以產生第二指示信號。判斷電路根據第一指示信號及第二指示信號產生低壓信號。

Description

驅動裝置的電位轉換電路
本發明是有關於一種電位轉換電路，且特別是有關於一種在電源轉換裝置中，電力開關的驅動裝置的電位轉換電路。
參考圖1，圖1是現有技術的一種驅動裝置100的方塊示意圖。邏輯單元110根據脈衝寬度調變信號PWM_H、PWM_L產生邏輯輸出信號OUT至驅動信號電位轉換電路121。驅動信號電位轉換電路121可將邏輯輸出信號OUT由低電壓域轉換為高電壓域的高壓信號HV_OUT，使第一驅動器131據以產生高電壓域的驅動信號UG，以驅動高側電力開關(未示出)。第二驅動器132可根據邏輯單元110的輸出信號產生低電壓域的驅動信號LG，以驅動低側電力開關(未示出)。電位轉換電路122可根據第一驅動器131的輸出而取得高壓信號HV_IN，並將其轉換為低壓信號LV_OUT提供至邏輯單元110。
參考圖2，圖2是圖1中的電位轉換電路122的現有電路200示意圖。高壓電晶體201接收高壓信號HV_IN，並輸出低壓信號LV_OUT。在電源轉換裝置的系統應用中，高壓接地信號HV_GND為電源轉換裝置的輸出節點電壓，會在工作電壓與接地電壓之間切換。當高壓接地信號HV_GND升高時，高壓電晶體201的控制端及第二端之間的寄生電容202會傳遞電流I_C提供至電路節點N1，低壓輸出信號LV_OUT的電壓電位將會被同步拉高。在高速切換的應用下，此現象會導致邏輯單元110發生誤判。
本發明是針對一種驅動裝置的電位轉換電路，可有效避免高壓接地信號及高壓電源變化時所造成的輸出誤判。
根據本發明的實施例，本發明的驅動裝置的電位轉換電路用以將高壓信號轉換為低壓信號。電位轉換電路包括第一脈衝產生器、第一電位轉換器、第二脈衝產生器、第二電位轉換器及判斷電路。第一脈衝產生器根據高壓信號提供第一輸入信號。第一輸入信號包括具有第一電流準位的脈衝信號及接續在脈衝信號後的具有第二電流準位的維持信號。第一電流準位高於第二電流準位。第一電位轉換器耦接第一脈衝產生器。第一電位轉換器接收第一輸入信號以產生第一指示信號。第二脈衝產生器根據高壓信號提供第二輸入信號。第二輸入信號包括脈衝信號及接續在脈衝信號後的維持信號。第二電位轉換器耦接第二脈衝產生器。第二電位轉換器接收第二輸入信號以產生第二指示信號。判斷電路耦接第一電位轉換器及第二電位轉換器。判斷電路根據第一指示信號及第二指示信號產生低壓信號。
在一實施例中，第一輸入信號的脈衝信號及維持信號發生於高壓信號為高電壓電位的期間。
在一實施例中，第二輸入信號的脈衝信號及維持信號發生於高壓信號為低電壓電位的期間。
在一實施例中，第一電流準位高於第二電流準位的十倍以上。
在一實施例中，第一輸入信號及第二輸入信號的脈衝信號的持續時間長度為高壓信號的工作周期的時間長度的10%~20%。
在一實施例中，第一輸入信號的維持信號根據高壓信號的下降緣截止。第二輸入信號的維持信號根據高壓信號的上升緣截止。
在一實施例中，判斷電路包括鎖存電路及判斷邏輯。鎖存電路耦接第一電位轉換器及第二電位轉換器。鎖存電路根據第一指示信號及第二指示信號產生第一方波信號及第二方波信號。判斷邏輯耦接鎖存電路。判斷邏輯根據第一方波信號及第二方波信號產生低壓信號。
在一實施例中，電位轉換電路還包括二極體。二極體的第一端耦接鎖存電路。二極體的第二端耦接第二電位轉換器。
在一實施例中，判斷邏輯包括邏輯閘及鎖存控制電路。邏輯閘接收第一方波信號及第二方波信號，並據以產生遮蔽信號。鎖存控制電路根據第一方波信號、第二方波信號及遮蔽信號產生低壓信號。
在一實施例中，本發明的驅動裝置接收脈衝寬度調變信號，產生驅動信號。驅動裝置包括邏輯單元、驅動信號電位轉換電路、第一驅動器及電位轉換電路。邏輯單元接收脈衝寬度調變信號並產生邏輯輸出信號。驅動信號電位轉換電路耦接邏輯單元。驅動信號電位轉換電路接收並將邏輯輸出信號由低電壓域轉換為高電壓域。第一驅動器耦接驅動信號電位轉換電路。第一驅動器根據高電壓域的輸出信號產生驅動信號。電位轉換電路耦接於第一驅動器與邏輯單元之間。電位轉換電路根據驅動信號取得高壓信號，並將高壓信號轉換為低壓信號。
基於上述，本發明的驅動裝置的電位轉換電路，可根據高壓信號產生具有脈衝信號以及低電流準位的維持信號的輸入信號，並根據輸入信號產生對應的指示信號，以供判斷電路可據以產生正確且穩定的低壓信號，且不受高壓接地信號和/或高壓電源的變化影響。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同組件符號在附圖和描述中用來表示相同或相似部分。
圖3是本發明的一實施例的電位轉換電路的方塊示意圖。參考圖1及圖3，本發明的驅動裝置包括圖1的邏輯單元110、第一驅動器131及電位轉換電路122，並且包括圖3的電位轉換電路300。應注意的是，本發明的驅動裝置是將圖1中的電位轉換電路122的內部具體電路以圖3的電位轉換電路300來實現的。參考圖1，邏輯單元110接收脈衝寬度調變信號PWM_H/PWM_L並產生邏輯輸出信號OUT。驅動信號電位轉換電路121耦接邏輯單元110，接收並將邏輯輸出信號OUT由低電壓域轉換為高電壓域。第一驅動器131耦接驅動信號電位轉換電路121，根據高電壓域的輸出信號HV_OUT產生驅動信號UG。電位轉換電路122耦接於第一驅動器131與邏輯單元110之間，根據驅動信號US取得高壓信號HV_IN，並將高壓信號HV_IN轉換為低壓信號LV_OUT。
參考圖3，電位轉換電路300適用於驅動裝置。電位轉換電路300包括反相器301、第一脈衝產生器302、第二脈衝產生器303、第一電位轉換器304、第二電位轉換器305及判斷電路306。反相器301的輸入端接收高壓信號HV_IN，並且反相器301的輸出端可輸出反相的高壓信號HV_INB。反相器301的輸出端耦接第一脈衝產生器302。第二脈衝產生器303接收高壓信號HV_IN。在本實施例中，第一脈衝產生器302可根據高壓信號HV_IN的上升緣觸發提供第一輸入信號PC1。第一電位轉換器304耦接第一脈衝產生器302，並且可接收第一輸入信號PC1以產生第一指示信號LV_IN。第二脈衝產生器303可根據高壓信號HV_IN的下降緣觸發提供第二輸入信號PC2。第二電位轉換器305耦接第二脈衝產生器303，並且可接收第二輸入信號PC2以產生第二指示信號LV_INB。判斷電路306耦接第一電位轉換器304及第二電位轉換器305，並且可根據第一指示信號LV_IN及第二指示信號LV_INB產生低壓信號LV_OUT。
在本實施例中，判斷電路306包括鎖存電路3061及判斷邏輯3062。鎖存電路3061的設定端(S)耦接第一電位轉換器304，並且鎖存電路3061的重設端(R)耦接第二電位轉換器305。鎖存電路3061可根據第一指示信號LV_IN及第二指示信號LV_INB從輸出端(Q)及互補輸出端(QB)輸出第一方波信號LV_SNS0及第二方波信號LV_SNS0B。判斷邏輯3062耦接鎖存電路3061的輸出端(Q)及互補輸出端(QB)。判斷邏輯3062可根據第一方波信號LV_SNS0及第二方波信號LV_SNS0B產生低壓信號LV_OUT。
圖4是本發明的一實施例的電位轉換電路的電路示意圖。參考圖4，圖4的電位轉換電路400可為上述圖3的電位轉換電路300的具體電路實施範例。在本實施例中，第一反相器401的輸入端耦接高壓輸入端414，以接收高壓信號HV_IN。第一反相器401的輸出端耦接第一脈衝產生器403，以提供反相的高壓信號HV_INB至第一脈衝產生器403。第二反相器402的輸入端耦接第一反相器401的輸出端，以接收反相的高壓信號HV_INB。第二反相器402的輸出端耦接第二脈衝產生器404，以提供高壓信號HV_IN至第二脈衝產生器404。
在本實施例中，第一脈衝產生器403耦接第一電位轉換器405。第一脈衝產生器403根據高壓信號HV_IN的上升緣觸發提供第一輸入信號PC1給第一電位轉換器405。第二脈衝產生器404耦接第二電位轉換器406。第二脈衝產生器404根據高壓信號HV_IN的下降緣觸發提供第二輸入信號PC2給第二電位轉換器406。在本實施例中，第一電位轉換器405包括高壓P型電晶體4051，高壓P型電晶體4051可例如是高壓P型金氧半電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。高壓P型電晶體4051的第一端耦接第一脈衝產生器403。高壓P型電晶體4051的控制端耦接高壓接地端415。高壓P型電晶體4051的第二端耦接鎖存電路407。第二電位轉換器406包括高壓P型電晶體4061，高壓P型電晶體4061可例如是高壓P型金氧半電晶體。高壓P型電晶體4061的第一端耦接第二脈衝產生器404。高壓P型電晶體4061的控制端耦接高壓接地端416。高壓P型電晶體4061的第二端耦接電晶體409、二極體410及第二電壓鉗位電路411。二極體410為電晶體409的體二極體，用以防止高壓接地端HV_GND電壓過低時產生的電流倒灌。尤其是在氮化鎵(GaN)電晶體作為電力開關的應用中，高壓接地端HV_GND電壓特別容易降至負電壓而發生電流倒灌的現象。電晶體409可為P型電晶體。二極體410的陽極耦接鎖存電路407。二極體410的陰極耦接電晶體409的第二端、高壓P型電晶體4061的第二端及第二電壓鉗位電路411。換言之，二極體410的第一端耦接鎖存電路3061，並且二極體410的第二端耦接第二電位轉換器305。
鎖存電路407包括電晶體4071~4074。電晶體4071可為P型電晶體，並且電晶體4072~4074可為N型電晶體。電晶體4071的第一端耦接電源電壓LV_PWR。電晶體4071的控制端耦接第一電位轉換器405的高壓P型電晶體4051的第二端，並且接收由高壓P型電晶體4051的第二端所輸出的第一指示信號LV_IN。電晶體4071的第二端通過二極體410耦接第二電位轉換器406，並且接收由高壓P型電晶體4061的第二端所輸出的第二指示信號LV_INB。電晶體4072的第一端耦接電晶體4071的第二端並且接收由高壓P型電晶體4061的第二端所輸出的第二指示信號LV_INB。電晶體4072的控制端耦接電晶體4071的控制端並且接收第一指示信號LV_IN。電晶體4702的第二端耦接接地電壓。電晶體4703的第一端耦接電晶體4071的控制端並且接收第一指示信號LV_IN。電晶體4703的控制端耦接電晶體4701的第二端並且接收由高壓P型電晶體4061的第二端所輸出的第二指示信號LV_INB。電晶體4074的第一端耦接電晶體4073的第二端。電晶體4074的第二端耦接接地電壓。電晶體4074的控制端耦接感測保護控制電路412。電晶體4071的控制端及電晶體4072的控制端耦接第一電壓鉗位電路408。值得注意的是，在一實施例中，電晶體4073的面積可大於電晶體4072的面積，用以提供較大的下拉電流。在兩個電晶體的控制端都存在驅動電流的情況下，電晶體4073優先於電晶體4072導通以發揮鎖存器的功能。
在本實施例中，脈衝產生器403、404產生的輸入信號PC1、PC2為電流信號。電流信號包括具有第一電流準位(例如3毫安(mA))的脈衝信號及接續在脈衝信號後的具有第二電流準位(例如100微安培(uA))的維持信號。鎖存電路407中的電晶體的控制端收到脈衝信號的電流會被導通，隨後利用維持信號的電流維持電晶體的導通狀態。當電流為零時，電晶體不導通。換句話說，在有電流的情況下鎖存電路中的電晶體為導通，可輸出邏輯高電位的電壓信號，在沒有電流的情況下鎖存電路中的電晶體為不導通，可輸出邏輯低電位的電壓信號，以達成低功耗鎖存電路的功效。
判斷邏輯413包括邏輯閘4131、第一延遲電路4132、第二延遲電路4133及鎖存控制電路4134。邏輯閘4131可為與閘(AND gate)。邏輯閘4131的第一輸入端以及第一延遲電路4132的輸入端耦接鎖存電路407的電晶體4071的控制端、電晶體4072的控制端、電晶體4073的第一端及高壓P型電晶體4051的輸出端。邏輯閘4131的第一輸入端及第一延遲電路4132的輸入端可接收鎖存電路407根據第一指示信號LV_IN所產生的第一方波信號LV_SNS0。邏輯閘4131的第二端以及第二延遲電路4133的輸入端耦接鎖存電路407的電晶體4071的第二端、電晶體4072的第一端、電晶體4073的控制端及高壓P型電晶體4061的輸出端。邏輯閘4131的第二輸入端以及第二延遲電路4133的輸入端可接收鎖存電路407根據第二指示信號LV_INB所產生的第二方波信號LV_SNS0B。邏輯閘4131可根據第一方波信號LV_SNS0及第二方波信號LV_SNS0B產生遮蔽信號SRBLK，並且從輸出端提供遮蔽信號SRBLK至鎖存控制電路4134。第一延遲電路4132的輸出端可輸出經延遲的第一方波信號LV_SNS0至鎖存控制電路4134。第二延遲電路4133的輸出端可輸出經延遲的第二方波信號LV_SNS0B至鎖存控制電路4134。鎖存控制電路4134可根據第一方波信號LV_SNS0、第二方波信號LV_SNS0B及遮蔽信號SRBLK產生低壓信號LV_OUT至低壓輸出端417。低壓輸出端417還可耦接後端邏輯電路，但本發明並不加以限制。
此外，在一實施例中，感測保護控制電路412用於可接收由外部系統在特殊狀況時所發出的控制信號，而關斷電晶體4074從而鎖定鎖存電路407的輸出。
圖5是本發明的一實施例的多個電壓信號以及多個電流信號的信號波形圖。同時參考圖4及圖5，以下說明以圖5的多個電壓信號以及多個電流信號的波形變化為範例說明。在時間t1以前，高壓信號HV_IN為低電壓電位(例如為5伏特(V))。第一脈衝產生器403持續產生具有零電流準位(例如0安培(uA))的第一輸入信號PC1。第二脈衝產生器404持續產生具有低電流準位(例如100微安培(uA))的維持信號的第二輸入信號PC2。此時，電晶體4071、4073、4074為導通，並且電晶體4072為關斷。第一電位轉換器405的高壓P型電晶體4051的第二端持續輸出具有低電壓電位(例如0V)的第一指示信號LV_IN。第二電位轉換器406的高壓P型電晶體4061的第二端持續輸出具有高電壓電位(例如5V)的第二指示信號LV_INB。如此一來，鎖存電路407輸出對應於邏輯低電位(例如0V)的第一方波信號LV_SNS0以及對應於邏輯高電位(例如5V)的第二方波信號LV_SNS0B。邏輯閘4131輸出邏輯低電位(例如0V)的遮蔽信號SRBLK。因此，鎖存控制電路4134可輸出具有低電壓電位(例如0V)的低壓信號LV_OUT。
在時間t1，高壓信號HV_IN為高電壓電位(例如為10V)。第一脈衝產生器403根據高壓信號HV_IN的上升緣觸發提供具有高電流準位(例如3毫安(mA))的脈衝信號的第一輸入信號PC1。第二脈衝產生器404根據反相的高壓信號HV_INB的下降緣提供具有零電流準位(例如0A)的第二輸入信號PC2(亦即停止輸出電流信號)。第二輸入信號PC2的維持信號根據反相的高壓信號HV_INB的下降緣截止(亦即根據高壓信號HV_IN的上升緣截止)。此時，電晶體4071為關斷，並且電晶體4072為導通。第一電位轉換器405的高壓P型電晶體4051的第二端輸出具有高電壓電位(例如5V)的第一指示信號LV_IN。第二電位轉換器406的高壓P型電晶體4061的第二端輸出具有低電壓電位(例如0V)的第二指示信號LV_INB。如此一來，鎖存電路407輸出對應於邏輯高電位(例如5V)的第一方波信號LV_SNS0以及對應於邏輯低電位(例如0V)的第二方波信號LV_SNS0B。邏輯閘4131持續輸出邏輯低電位(例如0V)的遮蔽信號SRBLK。因此，鎖存控制電路4134可根據前緣觸發的第一延遲電路4132以及第二延遲電路4133延遲數個納秒(ns)後的第一方波信號LV_SNS0及第二方波信號LV_SNS0B輸出具有高電壓電位(例如5V)的低壓信號LV_OUT。
在時間t2，第一脈衝產生器403提供第一輸入信號PC1中接續在脈衝信號後的具有低電流準位(例如100uA)的維持信號，以維持鎖存電路407的電晶體4071~4073為導通，以使鎖存電路407維持輸出對應於邏輯高電位(例如5V)的第一方波信號LV_SNS0。如此一來，有可有效降低電路功耗，並可同時使鎖存電路407保持在鎖定狀態。另外，在確保使電晶體導通與維持電晶體在導通狀態的前提下，上述的高電流準位可高於上述的低電流準位的十倍以上。
在時間t3，由於高壓信號HV_IN轉換為低電壓電位(例如為5V)，第一脈衝產生器403產生具有零電流準位(例如0 A)的第一輸入信號PC1。第一輸入信號PC1的維持信號根據高壓信號HV_IN的下降緣截止。並且，第二脈衝產生器404可根據反相的高壓信號HV_INB的上升緣(亦即高壓信號HV_IN的下降緣)觸發提供具有高電流準位(例如3mA)的脈衝信號的第二輸入信號PC2。此時，電晶體4071、4074為導通，並且電晶體4072為關斷。第一電位轉換器405的高壓P型電晶體4051的第二端輸出具有低電壓電位(例如0V)的第一指示信號LV_IN。第二電位轉換器406的高壓P型電晶體4061的第二端輸出具有高電壓電位(例如5V)的第二指示信號LV_INB。如此一來，鎖存電路407輸出對應於邏輯低電位(例如0V)的第一方波信號LV_SNS0及對應於邏輯高電位(例如5V)的第二方波信號LV_SNS0B。邏輯閘4131持續輸出邏輯低電位(例如0V)的遮蔽信號SRBLK。因此，鎖存控制電路4134可根據前緣觸發的第一延遲電路4132及第二延遲電路4133所不延遲輸出的第一方波信號LV_SNS0及第二方波信號LV_SNS0B，而輸出具有低電壓電位(例如0V)的低壓信號LV_OUT。
在時間t4，第二脈衝產生器404提供第二輸入信號PC2中接續在脈衝信號後具有低電流準位(例如100uA)的維持信號，以維持鎖存電路407的電晶體4071~4073的狀態，以使鎖存電路407維持輸出對應於邏輯高電位(例如5V)的第二方波信號LV_SNS0B。如此一來，有可有效降低電路功耗，並可同時使鎖存電路407保持在鎖定狀態。
換言之，第一輸入信號PC1的脈衝信號及具有低電流準位(例如100uA)的維持信號發生於高壓信號HV_IN為高電壓電位(例如為10V)的期間，並且具有零電流準位(例如0 A)的第一輸入信號PC1發生於高壓信號HV_IN為低電壓電位(例如為5V)的期間。第二輸入信號PC2的脈衝信號及具有低電流準位(例如100uA)的維持信號發生於高壓信號HV_IN為低電壓電位(例如為5V)的期間(亦即反相的高壓信號HV_INB的為高電壓電位(例如為10V)的期間)，並且具有零電流準位(例如0A)的第二輸入信號PC2發生於高壓信號HV_IN為高電壓電位(例如為10V)的期間(亦即反相的高壓信號HV_INB的為低電壓電位(例如為5V)的期間)。並且，第一輸入信號PC1及第二輸入信號PC2的脈衝信號的持續時間長度可為高壓信號HV_IN的工作周期的時間長度的10%~20%。
在時間t5至時間t6之間，由於高壓電源HV_PWR及高壓接地信號HV_GND升高，高壓P型電晶體4051、4061的控制端與第二端之間的寄生電容4052、4062基於電荷分享(charge sharing)因素所產生的電流IC1形成高電位的第一指示信號LV_IN和LV_INB提供至鎖存電路407，而使鎖存電路407輸出對應於邏輯高電位(例如5V)的第一方波信號LV_SNS0持續輸出對應於邏輯高電位(例如5V)的第二方波信號LV_SNS0B。如此一來，邏輯閘4131將切換為輸出邏輯高電位(例如5V)的遮蔽信號SRBLK。因此，鎖存控制電路4134可根據遮蔽信號SRBLK而鎖定鎖存控制電路4134的輸出，以使維持輸出具有低電壓電位(例如0V)的低壓信號LV_OUT，而不受電流IC1、IC2的影響。
在時間t6，由於高壓電源HV_PWR及高壓接地信號HV_GND停止升高，高壓P型電晶體4051、4061分別的寄生電容4061、4062停止傳遞電流IC1、IC2，而使電晶體4073的導通阻抗比電晶體4072低。如此一來，第一方波信號LV_SNS0的電壓電位會被電晶體4073下拉，而從邏輯高電位(例如5V)轉為邏輯低電位(例如0V)。邏輯閘4131將切換為輸出邏輯低電位(例如0V)的遮蔽信號SRBLK，以解鎖鎖存控制電路4134的輸出。鎖存控制電路4134將根據對應於邏輯低電位(例如0V)的第一方波信號LV_SNS0及對應於邏輯高電位(例如5V)的第二方波信號LV_SNS0B，而輸出具有低電壓電位(例如0V)的低壓信號LV_OUT。另外，時間t7至時間t9的信號變化與電路操作與上述時間t1至時間t3的舉例說明相同，因此不多加贅述。
綜上所述，本發明的電位轉換電路可通過兩個脈衝產生器產生具有脈衝信號及維持信號的兩個輸入信號，以實現降低功耗且可產生對應的兩個指示信號，以供判斷電路可據以產生正確且穩定的低壓信號。本發明的電位轉換電路可具有不易受高壓接地信號及高壓電源的變化影響的特點。
最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
100:驅動裝置 110:邏輯單元 121:驅動信號電位轉換電路 122、300、400:電位轉換電路 131:第一驅動器 132:第二驅動器 200:電路 201:高壓電晶體 202:寄生電容 414:高壓輸入端 417:低壓輸出端 301:反相器 302:第一脈衝產生器 303:第二脈衝產生器 304:第一電位轉換器 305:第二電位轉換器 306:判斷電路 3061、407:鎖存電路 3062:判斷邏輯 401:第一反相器 402:第二反相器 403:第一脈衝產生器 404:第二脈衝產生器 405:第一電位轉換器 4051、4061:高壓P型電晶體 4052、4062:寄生電容 406:第二電位轉換器 4071、4072、4073、4074、409:電晶體 408:第一電壓鉗位電路 410:二極體 411:第二電壓鉗位電路 412:感測保護控制電路 413:判斷邏輯 4131:邏輯閘 4132:第一延遲電路 4133:第二延遲電路 4134:鎖存控制電路 415、416:高壓接地端 PWM_H、PWM_L:脈衝寬度調變信號 OUT:邏輯輸出信號 UG:高電壓域的驅動信號 LG:低電壓域的驅動信號 HV_PWR:高壓電源 I_S、I_C、IC1、IC2:電流 N1:電路節點 HV_GND:高壓接地信號 HV_OUT、HV_IN、HV_INB:高壓信號 HV_INB:反相的高壓信號 PC1:第一輸入信號 PC2:第二輸入信號 LV_IN:第一指示信號 LV_INB:第二指示信號 LV_SNS0:第一方波信號 LV_SNS0B:第二方波信號 LV_OUT:低壓信號 SRBLK:遮蔽信號
圖1是現有技術的一種驅動裝置的方塊示意圖。 圖2是現有技術的一種電位轉換電路的電路示意圖。 圖3是本發明的一實施例的電位轉換電路的方塊示意圖。 圖4是本發明的一實施例的電位轉換電路的電路示意圖。 圖5是本發明的一實施例的多個電壓信號以及多個電流信號的信號波形圖。
300:電位轉換電路
301:反相器
302:第一脈衝產生器
303:第二脈衝產生器
304:第一電位轉換器
305:第二電位轉換器
306:判斷電路
3061:鎖存電路
3062:判斷邏輯
HV_IN:高壓信號
HV_INB:反相的高壓信號
PC1:第一輸入信號
PC2:第二輸入信號
LV_IN:第一指示信號
LV_INB:第二指示信號
LV_SNS0:第一方波信號
LV_SNS0B:第二方波信號
LV_OUT:低壓信號

Claims (10)

  1. 一種驅動裝置的電位轉換電路，用以將一高壓信號轉換為一低壓信號，其中該電位轉換電路包括： 一第一脈衝產生器，根據該高壓信號提供一第一輸入信號，其中該第一輸入信號包括具有一第一電流準位的脈衝信號及接續在該脈衝信號後的具有第二電流準位的維持信號，該第一電流準位高於該第二電流準位； 一第一電位轉換器，耦接該第一脈衝產生器，接收該第一輸入信號以產生一第一指示信號； 一第二脈衝產生器，根據該高壓信號提供一第二輸入信號，其中該第二輸入信號包括該脈衝信號及接續在該脈衝信號後的該維持信號； 一第二電位轉換器，耦接該第二脈衝產生器，接收該第二輸入信號以產生一第二指示信號；及 一判斷電路，耦接該第一電位轉換器及該第二電位轉換器，根據該第一指示信號及該第二指示信號產生該低壓信號。
  2. 如請求項1所述的電位轉換電路，其中該第一輸入信號的該脈衝信號及該維持信號發生於該高壓信號為一高電壓電位的期間。
  3. 如請求項1所述的電位轉換電路，其中該第二輸入信號的該脈衝信號及該維持信號發生於該高壓信號為一低電壓電位的期間。
  4. 如請求項1所述的電位轉換電路，其中該第一電流準位高於該第二電流準位的十倍以上。
  5. 如請求項1所述的電位轉換電路，其中該第一輸入信號及該第二輸入信號的該脈衝信號的持續時間長度為該高壓信號的工作周期的時間長度的10%~20%。
  6. 如請求項1所述的電位轉換電路，其中該第一輸入信號的該維持信號根據該高壓信號的下降緣截止，並且該第二輸入信號的該維持信號根據該高壓信號的上升緣截止。
  7. 如請求項1所述的電位轉換電路，其中該判斷電路包括： 一鎖存電路，耦接該第一電位轉換器及該第二電位轉換器，根據該第一指示信號及該第二指示信號產生一第一方波信號及一第二方波信號；及 一判斷邏輯，耦接該鎖存電路，根據該第一方波信號及該第二方波信號產生該低壓輸出信號。
  8. 如請求項7所述的電位轉換電路，其中該電位轉換電路還包括一二極體，該二極體的第一端耦接該鎖存電路，該二極體的第二端耦接該第二電位轉換器。
  9. 如請求項7所述的電位轉換電路，其中該判斷邏輯包括： 一邏輯閘，接收該第一方波信號及該第二方波信號，並據以產生一遮蔽信號；及 一鎖存控制電路，根據該第一方波信號、該第二方波信號及該遮蔽信號產生該低壓信號。
  10. 如請求項1所述的電位轉換電路，該驅動裝置接收一脈衝寬度調變信號，產生一驅動信號，其中該驅動裝置還包括： 一邏輯單元，接收該脈衝寬度調變信號並產生一邏輯輸出信號； 一驅動信號電位轉換電路，耦接該邏輯單元，接收並將該邏輯輸出信號由低電壓域轉換為高電壓域； 一第一驅動器，耦接該驅動信號電位轉換電路，根據該高電壓域的該邏輯輸出信號產生該驅動信號；以及 該電位轉換電路，耦接於該第一驅動器與該邏輯單元之間，根據該驅動信號取得該高壓信號，並將該高壓信號轉換為該低壓信號。
TW112101178A 2022-02-14 2023-01-11 驅動裝置的電位轉換電路 TW202333454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210133700.2 2022-02-14
CN202210133700.2A CN116633341A (zh) 2022-02-14 2022-02-14 驱动装置的电位转换电路

Publications (1)

Publication Number Publication Date
TW202333454A true TW202333454A (zh) 2023-08-16

Family

ID=87558160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101178A TW202333454A (zh) 2022-02-14 2023-01-11 驅動裝置的電位轉換電路

Country Status (3)

Country Link
US (1) US11881854B2 (zh)
CN (1) CN116633341A (zh)
TW (1) TW202333454A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116633341A (zh) * 2022-02-14 2023-08-22 力智电子股份有限公司 驱动装置的电位转换电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450371A (en) * 1982-03-18 1984-05-22 Rca Corporation Speed up circuit
US5903142A (en) 1997-06-27 1999-05-11 Cypress Semiconductor Corp. Low distortion level shifter
US7956642B2 (en) * 2007-06-26 2011-06-07 Qualcomm Incorporated Level shifter having low duty cycle distortion
TWI343184B (en) * 2007-11-07 2011-06-01 Richtek Technology Corp Level shift circuit and method for the same
US20100156498A1 (en) 2008-12-18 2010-06-24 Texas Instruments Incorporated Level shifter
US10270448B1 (en) * 2018-05-16 2019-04-23 Nxp B.V. Level shifter circuit with transistor drive strength variation compensation
CN108768145B (zh) 2018-05-25 2019-07-02 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
CN109905111B (zh) 2019-03-06 2020-06-30 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路
US10862463B1 (en) * 2020-01-10 2020-12-08 University Of Electronic Science And Technology Of China Level shifter for high-speed gate drivers
CN116633341A (zh) * 2022-02-14 2023-08-22 力智电子股份有限公司 驱动装置的电位转换电路

Also Published As

Publication number Publication date
CN116633341A (zh) 2023-08-22
US20230261658A1 (en) 2023-08-17
US11881854B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
KR100552441B1 (ko) 스위치 소자 구동 장치 및 이를 이용한 ｄｃ/ｄｃ 컨버터
US8723564B2 (en) Driving circuit
US20020014905A1 (en) Level shift circuit
CN109004820B (zh) 适用于GaN功率器件高速栅驱动的开关自举充电电路
US20170111040A1 (en) Switch driving device and switch driving method
CN110890878A (zh) 自适应多电平栅极驱动器电路和用于切换半桥电路的方法
US20140347116A1 (en) Level shift circuit
US11451130B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
TW202333454A (zh) 驅動裝置的電位轉換電路
JP5761656B2 (ja) ゲートドライブ回路
JP2011015136A (ja) 半導体回路
JP3900178B2 (ja) レベルシフト回路
CN113676029A (zh) 一种基于igbt的有源钳位电路
US11881759B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
US11962240B2 (en) Auto calibration dead-time control circuit
Xue et al. 100-V 2-MHz isolated QSW-ZVS three-level DC-DC converter with on-chip dynamic dead-time controlled synchronous gate driver for eGaN power FETs
CN114362501A (zh) 用于无线充电同步整流桥的动态防倒灌电路及其工作方法
RU74533U1 (ru) Полупроводниковое устройство ключевого типа
KR102657175B1 (ko) GaN FET용 구동회로
CN116436450B (zh) Mos型半导体器件的栅极驱动电路和电力变换装置
US11764760B1 (en) Pulse width control apparatus and method
CN114726198B (zh) 一种短路保护电路
CN117318689B (zh) 一种全桥和半桥电路高侧功率管的自举驱动电路
CN215580887U (zh) 一种栅极驱动辅助电源