CN114726198B

CN114726198B - 一种短路保护电路

Info

Publication number: CN114726198B
Application number: CN202210489730.7A
Authority: CN
Inventors: 周泽坤; 吴徽; 娄建理; 李世磊; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2022-05-07
Filing date: 2022-05-07
Publication date: 2023-03-31
Anticipated expiration: 2042-05-07
Also published as: CN114726198A

Abstract

本发明属于模拟集成电路技术领域，具体涉及一种短路保护电路。针对传统的短路保护电路在对输出电容的电荷进行泄放的过程中可能造成低侧功率管的损坏以及电感器的磁饱和的问题，本发明提出了一种短路保护电路，此电路可以保证当电感电流开始反向即开始为负载电容放电时，令低侧功率管周期开启、周期关断以防止低侧功率管烧毁以及磁饱和的发生。

Description

一种短路保护电路

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种短路保护电路。

背景技术

DC-DC变换器可以将粗糙的直流电压转换成一个稳定的直流电压，因此其性能和可靠性对于一个系统来说是至关重要的，而短路是DC-DC变换器中比较常见的一种异常态，如果处理不当会严重影响变换器乃至整个系统的正常工作。对于一个恒定输出电压的变换器来说，当其输出发生短路时，输出电压值会降到一个比较低的范围，因此若没有短路保护电路，其负反馈环会将占空比调高来将输出电压调高，但是由于此时输出是短路状态，几乎不会有电流流过负载，因此几乎所有的功耗都被开关功率管所吸收，从而产生大量的热量，这些热量会在短时间内将功率管乃至系统的其他电路烧毁；另外由于输出短路，可能会使变换器的前一级也长时间处于过载的状态，严重时甚至会导致其前级电路的损坏。因此一个可靠的短路保护电路对于DC-DC电压变换器来说是至关重要的。

传统的应用在DC-DC降压变换器中的短路保护电路是在芯片正常工作后对输出电压值进行检测，当检测到输出电压值低于某个阈值电压时认为此时输出端被短路，那么控制上管关闭使输入端不再向变换器传递能量，再控制下管常开来将输出端电容中的电荷泄放掉。然而由于变换器的输出电容较大，其内部会储存大量的电荷，因此若在输出短路时一直保持低侧功率管开启，可能会造成低侧功率管被烧毁以及电感器磁饱和的问题。因此传统的短路保护电路并不适用于输出电容较大的变换器。

发明内容

针对传统的短路保护电路在对输出电容的电荷进行泄放的过程中可能造成低侧功率管的损坏以及电感器的磁饱和的问题，本发明提出了一种短路保护电路。

本发明的技术方案为：

一种短路保护电路，用于DC-DC变换器，定义DC-DC变换器中高侧功率管和低侧功率管的连接点为功率管节点，其特征在于，所述短路保护电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管第八MOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第一高压NMOS管、第二高压NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、电容、齐纳二极管、第一施密特反相器、第二施密特反相器、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一与非门、第二与非门、第一或非门、第二或非门、第三或非门、第四或非门；

输入电压经过第一电阻后接第一NMOS管的栅极和第五PMOS管的栅极；第一NMOS管的源极和漏极接地；第五PMOS管的源极接第二PMOS管的漏极和栅极、第一PMOS管的漏极和栅极、第三PMOS管的漏极和栅极、第四PMOS管的栅极、第六PMOS管的源极，第五PMOS管的漏极接第二NMOS管的漏极和栅极、第四NMOS管的漏极和栅极、第五NMOS管的栅极；第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极接电源；第二NMOS管的源极接第三NMOS管的漏极，第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极接地；第六PMOS管的栅极和第六NOS管的栅极通过第二电阻后接基准电压，第六PMOS管的漏极接第五NMOS管的漏极、第七NMOS管的栅极；第五NMOS管的源极、第六NMOS管的源极和漏极接地；第三PMOS管的漏极接第七NMOS管的漏极、第八NMOS管的栅极和第一施密特反相器的输入端，第七NMOS管的源极、第八NMOS管的源极和漏极接地；第一施密特反相器的输出端接第一反相器的输入端、第三NMOS管的栅极和第四NMOS管的源极；第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接第九NMOS管的栅极；第四PMOS管的漏极接第九NMOS管的漏极、电容的一端、第三反相器的输入端、第十NMOS管的漏极；第九NMOS管的源极、电容的另一端、第十NMOS管的源极接地；第十NMOS管的栅极接SS_STOP_L，此信号在整体芯片软启动阶段为高电平，以防止短路保护模块误检测；第三反相器的输出端接第四反相器的输入端，第四反相器的输出端接第一或非门的一个输入端；

第七PMOS管的源极、第八PMOS管的源极、第九PMOS管的源极、第十PMOS管的源极、第十一PMOS管的源极接电源；第七PMOS管的栅极和漏极、第八PMOS管的栅极、第九PMOS管的栅极、第十PMOS管的栅极相连；第八PMOS管的漏极接第十三NMOS管的漏极和栅极、第十四NMOS的栅极；第十三NMOS管的源极接第十一NMOS管的源极、第一高压NMOS管的源极；第十一NMOS管的栅极接第二与非门的输出端，第二与非门的一个输入端接震荡信号，另一个输入端接第一使能信号，所述第一使能信号是低侧功率管的栅极控制信号的反向信号经过单侧延迟模块后产生，第十一NMOS管的漏极接地；第一高压NMOS管的栅极接第二与非门的输出经过一个反向非交叠时钟电路后的输出信号，第一高压NMOS管的漏极通过第三电阻后接地；第九PMOS管的漏极接第十四NMOS管的漏极、第十五NMOS管的漏极和第十六NMOS管的栅极；第十四NMOS管的源极接第二高压NMOS管的源极、第十二NMOS管的源极和齐纳二极管的阴极；第二高压NMOS管的漏极通过第四电阻接功率管节点，其栅极接第一高压NMOS管的栅极；第十二NMOS管的栅极接第十一NMOS管的栅极，第十二NMOS管的漏极和齐纳二极管的阳极接地；第十五NMOS管的栅极接NETG，此信号在高侧功率管开启阶段为高电平，来保证反向电流限电路在此阶段不工作，其源极接地；第十PMOS管的漏极接第十六NMOS管的漏极、第十一PMOS管的漏极和第二施密特反相器的输入端；第十六NMO管的源极接地；第十一PMOS管的栅极接第一高压NMOS管的栅极；第二施密特反相器的输出端接第一与非门的一个输入端；第一与非门为三输入与非门，其第二输入端接震荡信号，第三输入端接第一使能信号，输出端接第六反相器的输入端；第六反相器的输出端接第二或非门的一个输入端；第二或非门为三输入或非门，其第二输入端接第二使能信号ENB，此信号为芯片整体使能信号EN的反向，第三输入端接第三或非门的输出端，第二或非门的输出端接第三或非门的一个输入端和第四或非门的一个输入端；第三或非门的另一个输入端接第七反相器的输出端，第七反相器的输入端接震荡信号；第五反相器的输入端接第三使能信号EN，其输出端接第一或非门的另一个输入端，第一或非门的输出端接第四或非门的另一个输入端，第四或非门的输出端为保护电路输出端。

本发明的有益效果为：可以保证当电感电流开始反向即开始为负载电容放电时，令低侧功率管周期开启、周期关断以防止低侧功率管烧毁以及磁饱和的发生。

附图说明

图1为本发明提出的输出短路检测电路。

图2为本发明提出的放电控制电路。

具体实施方式

下面结合附图对本发明进行详细的描述；

本发明的保护电路可以分为输出短路检测电路以及放电控制电路。如图1所示的电路即为所提出的输出短路检测电路，与输入电压直流值成比例的电压信号VOUT_DET通过由第一电阻和第一NMOS管组成的滤波网络进行滤波后控制第五PMOS管的栅极，基准电压VREF通过第二电阻以及第六NMOS管组成的滤波网络进行滤波后控制第六PMOS管的栅极。当信号VOUT_DET大于VREF时，第六PMOS管产生的电流大于第五PMOS管，因此第五NMOS管的下拉能力要小于第六PMOS管，即第七NMOS管的栅极被上拉，其产生的下拉能力要大于第三PMOS管，因此这种情况下经过第一施密特反相器、第二反相器以及第三反相器整形后，第九NMOS管的栅极电压为高电平，因此其下拉能力大于第四PMOS管的上拉能力，经过第三、第四反相器的整形后，最后的短路检测信号SCP为低电平，认为此时电路的输出端未进入短路状态；而当信号VOUT_DET变为小于VREF时，第六PMOS管产生的电流小于第五PMOS管，因此第五NMOS管的下拉能力要大于第六PMOS管，即第七NMOS管的栅极被下拉，其产生的下拉能力要小于第三PMOS管，因此这种情况下经过第一施密特反相器、第二反相器以及第三反相器整形后，第九NMOS管的栅极电压为低电平，因此其下拉能力小于第四PMOS管的上拉能力，而由于第一电容的存在，因此经过一定的延迟后此点的电压才能达到第三反相器的翻转电压，再经过第四反相器的整形后，最后的短路检测信号SCP为高电平，于是认为此时电路的输出端进入短路状态。当进入短路状态后，放电控制电路就启动来相应的控制低侧功率管为输出电容中的电荷进行泄放。

如图2所示的电路即为放电控制电路。放电控制电路又包括控制信号产生电路、反向电流限电路和输出逻辑电路。输入信号ZCD_EN1为与低侧功率管的栅极控制信号相反的信号，其经过单侧延迟模块后产生ZCD_EN，因此信号ZCD_EN的上升沿一定在低侧功率管栅极信号的上升沿之后；ZCD_EN与震荡信号OSC2经过第二与非门后产生NETC信号，其中OSC2的下降沿时刻再加上驱动链以及死区延迟即代表高侧功率管开启的时刻，由此信号NETC为高电平时完全包含了高侧功率管的栅极电压为高的时间；NETC信号再经过一个反向非交叠时钟电路后产生NETF信号，此信号为NETC信号的反向，但是两个信号完全没有共同为高电平的情况发生。当高侧功率管开启时不希望反向电流限电路工作，因此信号NETF控制第一功率NMOS管和第二功率NMOS管关断，NETC控制第十一NMOS管以及第十二NMOS管开启，因此第十三NMOS管和第十四NMOS管的源极都为地电位，因此这时反向电流限电路相当于不工作，而为了防止第二施密特反相器的输入端出现不定态而造成逻辑混乱，因此利用信号NETF控制第十一PMOS管以及利用信号NETG控制第十五NMOS管开启来让第二施密特反相器的输入端信号保持在高电平。另外由于高侧功率管的开启阶段功率结点SWP的电位会被高侧功率管拉高到输入电压，而由于信号NETF和NETC为非交叠信号，因此这个高电平并不会进入到此低压电路中；而当高侧功率管关断低侧功率管开启时，希望反向电流限电路开启，因此这时信号NETF、NETC分别控制第一、第二高压NMOS管开启、第十一、第十二NMOS管关闭，因此反向电流限电路可以对高侧和低侧功率管的连接处SWP信号与地电位进行比较来判断此时电感电流是否减小到0，即是否换向，当信号SWP低于地电位时，第二施密特反相器的输入端转变为低电平，说明此时电感电流已经为零。

当所述短路检测信号SCP为高电平时说明此时出现了输出短路的情况，这时第一或非门的输出端跳为低电平，因此第四或非门等效成一个反相器；假如此时电感电流还未减小到0，即第二施密特反相器的输入端为高电平时，会使得整体的输出端LDV_OFF信号一直保持为低电平，因此在电感电流大于零的阶段低侧功率管一直保持开启来为电感进行续流；一旦电感电流减小到0即此时电感电流已经换向，可以为输出电容放电时，第二施密特反相器的输入端被拉低，而当震荡信号OSC2为低电平时，输出信号LDV_OFF仍为低电平，使得低侧功率管开启来通过电感、低侧功率管为输出电容的电荷进行泄放，而当震荡信号OSC2为高电平时，输出信号LDV_OFF跳为高电平，关断低侧功率管，因此实现了周期对输出电容的电荷泄放，从而防止电感磁饱和以及低侧功率管烧毁。

Claims

1.一种短路保护电路，用于DC-DC变换器，定义DC-DC变换器中高侧功率管和低侧功率管的连接点为功率管节点，其特征在于，所述短路保护电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管第八MOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第一高压NMOS管、第二高压NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、电容、齐纳二极管、第一施密特反相器、第二施密特反相器、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一与非门、第二与非门、第一或非门、第二或非门、第三或非门、第四或非门；

输入电压经过第一电阻后接第一NMOS管的栅极和第五PMOS管的栅极；第一NMOS管的源极和漏极接地；第五PMOS管的源极接第二PMOS管的漏极和栅极、第一PMOS管的漏极和栅极、第三PMOS管的漏极和栅极、第四PMOS管的栅极、第六PMOS管的源极，第五PMOS管的漏极接第二NMOS管的漏极和栅极、第四NMOS管的漏极和栅极、第五NMOS管的栅极；第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极接电源；第二NMOS管的源极接第三NMOS管的漏极，第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极接地；第六PMOS管的栅极和第六NOS管的栅极通过第二电阻后接基准电压，第六PMOS管的漏极接第五NMOS管的漏极、第七NMOS管的栅极；第五NMOS管的源极、第六NMOS管的源极和漏极接地；第三PMOS管的漏极接第七NMOS管的漏极、第八NMOS管的栅极和第一施密特反相器的输入端，第七NMOS管的源极、第八NMOS管的源极和漏极接地；第一施密特反相器的输出端接第一反相器的输入端、第三NMOS管的栅极和第四NMOS管的源极；第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接第九NMOS管的栅极；第四PMOS管的漏极接第九NMOS管的漏极、电容的一端、第三反相器的输入端、第十NMOS管的漏极；第九NMOS管的源极、电容的另一端、第十NMOS管的源极接地；第十NMOS管的栅极接软启动信号，所述软启动信号为在软启动阶段为高电平的信号；第三反相器的输出端接第四反相器的输入端，第四反相器的输出端接第一或非门的一个输入端；

第七PMOS管的源极、第八PMOS管的源极、第九PMOS管的源极、第十PMOS管的源极、第十一PMOS管的源极接电源；第七PMOS管的栅极和漏极、第八PMOS管的栅极、第九PMOS管的栅极、第十PMOS管的栅极相连；第八PMOS管的漏极接第十三NMOS管的漏极和栅极、第十四NMOS的栅极；第十三NMOS管的源极接第十一NMOS管的源极、第一高压NMOS管的源极；第十一NMOS管的栅极接第二与非门的输出端，第二与非门的一个输入端接震荡信号，另一个输入端接第一使能信号，所述第一使能信号是低侧功率管的栅极控制信号的反向信号经过单侧延迟模块后产生，第十一NMOS管的漏极接地；第一高压NMOS管的栅极接第二与非门的输出经过一个反向非交叠时钟电路后的输出信号，第一高压NMOS管的漏极通过第三电阻后接地；第九PMOS管的漏极接第十四NMOS管的漏极、第十五NMOS管的漏极和第十六NMOS管的栅极；第十四NMOS管的源极接第二高压NMOS管的源极、第十二NMOS管的源极和齐纳二极管的阴极；第二高压NMOS管的漏极通过第四电阻接功率管节点，其栅极接第一高压NMOS管的栅极；第十二NMOS管的栅极接第十一NMOS管的栅极，第十二NMOS管的漏极和齐纳二极管的阳极接地；第十五NMOS管的栅极接高侧功率管驱动信号，其源极接地；第十PMOS管的漏极接第十六NMOS管的漏极、第十一PMOS管的漏极和第二施密特反相器的输入端；第十六NMO管的源极接地；第十一PMOS管的栅极接第一高压NMOS管的栅极；第二施密特反相器的输出端接第一与非门的一个输入端；第一与非门为三输入与非门，其第二输入端接震荡信号，第三输入端接第一使能信号，输出端接第六反相器的输入端；第六反相器的输出端接第二或非门的一个输入端；第二或非门为三输入或非门，其第二输入端接第二使能信号，所述第二使能信号为全局使能信号，第三输入端接第三或非门的输出端，第二或非门的输出端接第三或非门的一个输入端和第四或非门的一个输入端；第三或非门的另一个输入端接第七反相器的输出端，第七反相器的输入端接震荡信号；第五反相器的输入端接第三使能信号，所述第三使能信号为全局使能信号的反向信号，其输出端接第一或非门的另一个输入端，第一或非门的输出端接第四或非门的另一个输入端，第四或非门的输出端为保护电路输出端。