JP7274965B2

JP7274965B2 - 過電流保護機能を備えたドライバ回路および過電流保護機能を備えたドライバ回路の制御方法

Info

Publication number: JP7274965B2
Application number: JP2019137934A
Authority: JP
Inventors: 浩之杉山; 祐司山中; 達史黒川
Original assignee: Aisin Seiki Co Ltd; Toshiba Electronic Devices and Storage Corp; Aisin Corp
Current assignee: Toshiba Electronic Devices and Storage Corp; Aisin Corp
Priority date: 2019-07-26
Filing date: 2019-07-26
Publication date: 2023-05-17
Anticipated expiration: 2039-07-26
Also published as: US11329473B2; CN112311367A; JP2021022818A; US20210028614A1

Description

本実施形態は、過電流保護機能を備えたドライバ回路および過電流保護機能を備えたドライバ回路の制御方法に関する。

従来、過電流からドライバ回路の出力トランジスタを保護する種々の技術が開示されている。過電流の状態は、天絡、あるいは、地絡といった過電流状態が継続する場合に限らず、ノイズ等によっても生じる。

従来、過電流による誤動作を回避する為、過電流状態を示す過電流検出信号が検出された後、一定期間、過電流検出信号に応答しないマスク時間を設ける構成が試みられている。しかしながら、このマスク時間に地絡等による過電流が流れる場合には出力トランジスタに過電流が流れ続け、出力トランジスタが破壊に至る恐れがある。また、ドライバ回路は、例えば、出力電圧に応じてデューティ比が調整されるＰＷＭ（ＰｕｌｔｈＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御信号によって駆動される。従って、ＰＷＭ制御信号のデューティ比が小さくなった場合においても過電流状態を確実に検知できる構成で有ることが望まれる。

特開２０１６－２１８６３９号公報

一つの実施形態は、ＰＷＭ制御信号のデューティ比が小さくなった場合でも確実に過電流状態を検知することができる過電流保護機能を備えたドライバ回路および過電流保護機能を備えたドライバ回路の制御方法を提供することを目的とする。

一つの実施形態によれば、過電流保護機能を備えたドライバ回路は、出力電流を負荷に供給する出力トランジスタを有する。前記出力トランジスタのオン／オフを制御するＰＷＭ制御信号を出力する制御信号生成回路を有する。前記出力トランジスタを流れる電流を検知する電流検知回路を有する。前記電流検知回路が検知した電流の値が予め設定したしきい値を超えた時に過電流検知信号を出力する過電流検出回路を有する。前記過電流検知信号の出力回数をカウントするカウンタを有する。前記ＰＷＭ制御信号の周期に所定の回数を乗じた値よりも長い時間である設定時間内に前記カウンタのカウント値が前記所定の回数を超えた時に過電流状態を示す信号を生成する制御回路を有する。前記過電流検知信号が出力された場合に、前記出力トランジスタをオフにする。

第１の実施形態の過電流保護機能を備えたドライバ回路を示す図。地絡に対する過電流保護の動作を説明する為の図。過電流保護機能を備えたドライバ回路の一つの制御方法を示すフローチャート。地絡に対する過電流保護の他の動作を説明する為の図。過電流保護機能を備えたドライバ回路の他の制御方法を示すフローチャート。天絡に対する過電流保護の動作を説明する為の図。天絡に対する過電流保護の他の動作を説明する為の図。

以下に添付図面を参照して、実施形態にかかる過電流保護機能を備えたドライバ回路およびその制御方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態の過電流保護機能を備えたドライバ回路を示す図である。本実施形態のドライバ回路１０は、直流の入力電圧ＶＩＮを直流の出力電圧ＶＯＵＴに変換して出力するＤＣ／ＤＣ電源回路を構成する。ドライバ回路１０は、出力電圧ＶＯＵＴの帰還電圧ＶＦＢと参照電圧ＶＲＥＦの比較結果に応じてデューティ比が調整されるＰＷＭ変調の制御信号ＣＨ、ＣＬが生成される構成を有する。

ドライバ回路１０は、負荷１に出力電流ＩＯＵＴを供給するＰＭＯＳ出力トランジスタ１１を有する。ＰＭＯＳ出力トランジスタ１１のソースは、電源供給端子３に接続され、ドレインは出力端子４に接続される。すなわち、ＰＭＯＳ出力トランジスタ１１の主電流路であるソース・ドレイン路は、電源供給端子３と出力端子４の間に接続される。ＰＭＯＳ出力トランジスタ１１は、電源供給端子３側に設けられることから、ハイサイド側の出力トランジスタと呼ばれることが有る。電源供給端子３には、直流入力電圧ＶＩＮを供給する電源２が接続される。

インダクタＬｏは、一端がＰＭＯＳ出力トランジスタ１１のドレインに接続され、他端が出力端子４に接続される。平滑コンデンサＣｏは、一端が出力端子４に接続され、他端は接地される。また、出力端子４は、負荷１に接続される。負荷１は、例えばモータ、ソレノイド等である。これらに電流を供給することで電力変換が行われる。

本実施形態は、ＰＭＯＳ出力トランジスタ１１に流れる電流を検出する電流検出回路２０を備える。電流検出回路２０は、ＰＭＯＳトランジスタ２１と、抵抗２２とを有する。ＰＭＯＳトランジスタ２１は、ドレインにＰＭＯＳ出力トランジスタ１１のドレインが接続され、ソースに抵抗２２を介して電源供給端子３が接続される。

ＰＭＯＳ出力トランジスタ１１とＰＭＯＳトランジスタ２１は、それぞれのドレインとゲートが共通接続され、カレントミラー回路を構成する。ＰＭＯＳトランジスタ２１とＰＭＯＳ出力トランジスタ１１の寸法比を１対Ｎｐ（Ｎｐは任意の正数）に設定することで、ＰＭＯＳ出力トランジスタ１１の１／Ｎｐのドレイン電流がＰＭＯＳトランジスタ２１に流れる。従って、ＰＭＯＳトランジスタ２１のドレイン電流を検知することによりＰＭＯＳ出力トランジスタ１１に流れる電流を検知することが出来る。

例えば、Ｎｐの値を１０００とすると、ＰＭＯＳ出力トランジスタ１１には、出力電流ＩＯＵＴに略等しい電流が流れる。従って、ＰＭＯＳトランジスタ２１のドレイン電流を検知することにより出力電流ＩＯＵＴを監視することが出来る。

ＰＭＯＳトランジスタ２１に流れる電流をＰＭＯＳ出力トランジスタ１１に流れるドレイン電流の１／Ｎｐとすることで、電流検出回路２０による電力消費を軽減することが出来る。

本実施形態は、過電流検出回路２３を備える。過電流検出回路２３は、抵抗２２の両端に入力端が接続された比較回路２４を有する。比較回路２４は、非反転入力端（＋）が抵抗２２の電源供給端子３側に接続され、反転入力端（－）が抵抗２２のＰＭＯＳトランジスタ２１側に接続される。比較回路２４は、抵抗２２における電圧降下が比較回路２４のしきい値を超えた時にＨレベルの過電流検出信号ＯＣＰＨを出力する。

過電流検出信号ＯＣＰＨはゲート回路８０に供給される。ゲート回路８０は、Ｈレベルの過電流検出信号ＯＣＰＨが供給されることでＨレベルの駆動信号ＤＨをＰＭＯＳ出力トランジスタ１１のゲートに供給する。すなわち、ＰＭＯＳ出力トランジスタ１１をオフにさせる制御が行われる。この制御により、マスク時間を設けることなく、過電流検出回路２３が所定のしきい値を超える出力電流ＩＯＵＴを検出した時に、瞬時にＰＭＯＳ出力トランジスタ１１をオフにする。これにより、ＰＭＯＳ出力トランジスタ１１や負荷１等が破壊される事態を回避することが出来る。

また、過電流検出信号ＯＣＰＨは、インターバル設定回路４０に供給される。インターバル設定回路４０は、ゲートに過電流検出信号ＯＣＰＨが供給されるＮＭＯＳトランジスタ４４を有する。ＮＭＯＳトランジスタ４４のソース・ドレイン間にはコンデンサ４２が接続される。また、インターバル設定回路４０は、コンデンサ４２を充電する定電流源４１とＡＮＤ回路４３を有する。

ＡＮＤ回路４３の一方の入力端はコンデンサ４２と定電流源４１の接続点に接続され、他方の入力端には制御回路１００からのＰＷＭ制御信号ＣＨが供給される。ＡＮＤ回路４３の出力信号はインバータ回路４５に供給され、インバータ回路４５の出力信号はゲート回路８０に供給される。

ＡＮＤ回路４３は、ＰＷＭ制御信号ＣＨとコンデンサ４２の電圧が共にＨレベルの時にＨレベルの信号を出力する。ＡＮＤ回路４３のＨレベルの出力信号はインバータ回路４５でＬレベルの信号に反転され、ゲート回路８０を介して出力される。すなわち、インバータ回路４５の出力信号がＬレベルの時、ゲート回路８０から出力される駆動信号ＤＨはＬレベルとなり、ＰＭＯＳ出力トランジスタ１１をオンさせる。

一方、過電流検出回路２３が過電流を検出し、過電流検出信号ＯＣＰＨがＨレベルになると、ＮＭＯＳトランジスタ４４がオンとなり、コンデンサ４２の電荷を放電する。これにより、コンデンサ４２の電圧はＬレベルになる為、ＡＮＤ回路４３の出力信号はＬレベルとなり、インバータ回路４５はＨレベルの信号を出力する。インバータ回路４５からＨレベルの信号が供給されることでゲート回路８０は、Ｈレベルの駆動信号ＤＨをＰＭＯＳ出力トランジスタ１１のゲートに供給する。これにより、ＰＭＯＳ出力トランジスタ１１はオフとなる。すなわち、ゲート回路８０は、比較回路２４からのＨレベルの過電流検出信号ＯＣＰＨ、又は、インバータ回路４５からのＨレベルの信号の供給を受けることにより、Ｈレベルの駆動信号ＤＨをＰＭＯＳ出力トランジスタ１１のゲートに供給する。

コンデンサ４２は、定電流源４１によって充電されることで、ＡＮＤ回路４３に接続された電極側の電圧が時間に比例して直線的に上昇する。コンデンサ４２の電圧が上昇しＨレベルに達すると、ＡＮＤ回路４３はＨレベルの信号を出力する。この時、インバータ回路４５からＬレベルの信号がゲート回路８０に供給され、Ｌレベルの駆動信号ＤＨがＰＭＯＳ出力トランジスタ１１のゲートに供給される。これにより、ＰＭＯＳ出力トランジスタ１１はオンする。

すなわち、過電流検出回路２３が過電流状態を検出してＨレベルの過電流検出信号ＯＣＰＨが出力される場合、定電流源４１の電流値とコンデンサ４２の容量値、及びＡＮＤ回路４３のしきい値で決まる所定の時間間隔でＰＭＯＳ出力トランジスタ１１をオンさせる制御が行われる。

過電流検出回路２３からＨレベルの過電流検出信号ＯＣＰＨが出力されない場合、すなわち過電流状態ではない場合には、コンデンサ４２の電圧はＨレベルを維持する。従って、ＰＷＭ制御信号ＣＨがＨレベルの時にＰＭＯＳ出力トランジスタ１１をオンにし、Ｌレベルの時にＰＭＯＳ出力トランジスタ１１をオフさせる制御、すなわち、ＰＷＭ制御信号ＣＨのレベルに応じてＰＭＯＳ出力トランジスタ１１をオン／オフさせる定常の制御状態となる。

また、過電流検出信号ＯＣＰＨは、カウント回路６０に供給される。カウント回路６０は、Ｈレベルの過電流検出信号ＯＣＰＨの数をカウントするカウンタ６２を有する。過電流検出信号ＯＣＰＨのカウント値が所定の数、例えば、「４」になった時、カウンタ６２はＨレベルの信号を出力し、ＡＮＤ回路６１はＨレベルの過電流検出フラグＦＨを出力する。従って、Ｈレベルの過電流検出フラグＦＨは、ＰＭＯＳ出力トランジスタ１１に過電流が流れる状態が継続していることを示す。

ＰＭＯＳ出力トランジスタ１１に過電流が流れる状態は、例えば、出力端子４が接地状態となる状態、すなわち、地絡の場合に生じる。この場合、ＰＭＯＳ出力トランジスタ１１のソース・ドレイン間に入力電圧ＶＩＮが直接印加されることで、過電流が流れる状態が生じる。図１において、地絡の状態を示す為に、スイッチ７を示している。スイッチ７がオンした場合が地絡に対応する。

本実施形態は、出力端子４と接地端子５間に主電流路であるソース・ドレイン路が接続されたＮＭＯＳ出力トランジスタ１２を備える。ＰＭＯＳ出力トランジスタ１１がオンで、ＮＭＯＳ出力トランジスタ１２がオフの時、ＰＭＯＳ出力トランジスタ１１のドレイン電流によって、負荷１にエネルギーが蓄積される。ＮＭＯＳ出力トランジスタ１２は、ＰＭＯＳ出力トランジスタ１１がオフの時にオンとなり、負荷１に蓄積したエネルギーを放出させる。すなわち、ＮＭＯＳ出力トランジスタ１２は、ＰＭＯＳ出力トランジスタ１１と交互にオン／オフする出力トランジスタである。ＮＭＯＳ出力トランジスタ１２は、接地端子５側に設けられることから、ローサイド側の出力トランジスタと呼ばれることが有る。

本実施形態は、ＮＭＯＳ出力トランジスタ１２に過電流が流れる状態から保護する構成を備える。例えば、出力端子４が電源供給端子３に接触する状態、すなわち、天絡の場合に、ＮＭＯＳ出力トランジスタ１２に過電流が流れる状態が生じる。本実施形態は、ＮＭＯＳ出力トランジスタ１２に流れる電流を検出する電流検出回路３０を備える。電流検出回路３０は、ＮＭＯＳトランジスタ３１と、抵抗３２とを有する。ＮＭＯＳトランジスタ３１は、ドレインがＮＭＯＳ出力トランジスタ１２のドレインに接続され、ソースが抵抗３２を介して接地端子５に接続される。

ＮＭＯＳ出力トランジスタ１２とＮＭＯＳトランジスタ３１は、それぞれのドレインとゲートが共通接続され、カレントミラー回路を構成する。ＮＭＯＳトランジスタ３１とＮＭＯＳ出力トランジスタ１２の寸法比を１対Ｎｎ（Ｎｎは任意の正数）に設定することで、ＮＭＯＳ出力トランジスタ１２の１／Ｎｎのドレイン電流がＮＭＯＳトランジスタ３１に流れる。従って、ＮＭＯＳトランジスタ３１のドレイン電流を検知することによりＮＭＯＳ出力トランジスタ１２に流れる電流を検知することが出来る。

例えば、Ｎｎの値を１０００とすると、ＮＭＯＳ出力トランジスタ１２には、出力電流ＩＯＵＴに略等しい電流が流れる。従って、ＮＭＯＳトランジスタ３１のドレイン電流を検知することにより出力電流ＩＯＵＴを監視することが出来る。

ＮＭＯＳトランジスタ３１に流れる電流をＮＭＯＳ出力トランジスタ１２に流れるドレイン電流の１／Ｎｎとすることで、電流検出回路３０による電力消費を軽減することが出来る。

本実施形態は、過電流検出回路３３を備える。過電流検出回路３３は、抵抗３２の両端に入力端が接続された比較回路３４を有する。比較回路３４は、非反転入力端（＋）がＮＭＯＳトランジスタ３１側に接続され、反転入力端（－）が接地端子５側に接続される。比較回路３４は、抵抗３２における電圧降下が比較回路３４のしきい値を超えた時にＨレベルの過電流検出信号ＯＣＰＬを出力する。

過電流検出信号ＯＣＰＬはゲート回路９０に供給される。ゲート回路９０は、Ｈレベルの過電流検出信号ＯＣＰＬが供給されることでＬレベルの駆動信号ＤＬをＮＭＯＳ出力トランジスタ１２のゲートに供給する。すなわち、ＮＭＯＳ出力トランジスタ１２をオフにさせる制御が行われる。マスク時間を設けることなく、過電流検出回路３３が所定のしきい値を超える出力電流ＩＯＵＴを検出した時に、瞬時にＮＭＯＳ出力トランジスタ１２をオフにする。これにより、ＮＭＯＳ出力トランジスタ１２が破壊する事態を回避することが出来る。

また、過電流検出信号ＯＣＰＬは、インターバル設定回路５０に供給される。インターバル設定回路５０は、ゲートに過電流検出信号ＯＣＰＬが供給されるＮＭＯＳトランジスタ５４を有する。ＮＭＯＳトランジスタ５４のソース・ドレイン間にはコンデンサ５２が接続される。また、インターバル設定回路５０は、コンデンサ５２を充電する定電流源５１とＡＮＤ回路５３を有する。

ＡＮＤ回路５３の一方の入力端はコンデンサ５２と定電流源５１の接続点に接続され、他方の入力端には制御回路１００からのＰＷＭ制御信号ＣＬが供給される。ＡＮＤ回路５３の出力信号は、ゲート回路９０に供給される。

ＡＮＤ回路５３は、ＰＷＭ制御信号ＣＬとコンデンサ５２の電圧が共にＨレベルの時にＨレベルの信号を出力する。ＡＮＤ回路５３のＨレベルの出力信号は、ゲート回路９０を介して出力される。すなわち、ＡＮＤ回路５３の出力信号がＨレベルの時、ゲート回路９０から出力される駆動信号ＤＬはＨレベルとなり、ＮＭＯＳ出力トランジスタ１２をオンさせる。

一方、過電流検出回路３３が過電流を検出し、過電流検出信号ＯＣＰＬがＨレベルになると、ＮＭＯＳトランジスタ５４がオンとなり、コンデンサ５２の電荷を放電する。これにより、コンデンサ５２の電圧はＬレベルになる為、ＡＮＤ回路５３の出力信号はＬレベルとなる。ＡＮＤ回路５３からＬレベルの信号が供給されることでゲート回路９０は、Ｌレベルの駆動信号ＤＬをＮＭＯＳ出力トランジスタ１２のゲートに供給する。これにより、ＮＭＯＳ出力トランジスタ１２はオフとなる。

コンデンサ５２は、定電流源５１によって充電されることで、ＡＮＤ回路５３に接続された電極側の電圧が時間に比例して直線的に上昇する。コンデンサ５２の電圧が上昇しＨレベルに達すると、ＡＮＤ回路５３はＨレベルの信号を出力し、Ｈレベルの信号がゲート回路９０に供給される。これにより、Ｈレベルの駆動信号ＤＬがＮＭＯＳ出力トランジスタ１２のゲートに供給される。これにより、ＮＭＯＳ出力トランジスタ１２はオンする。

すなわち、過電流検出回路３３が過電流状態を検出してＨレベルの過電流検出信号ＯＣＰＬが出力される場合、定電流源５１の電流値とコンデンサ５２の容量値、及びＡＮＤ回路５３のしきい値で決まる所定の時間間隔でＮＭＯＳ出力トランジスタ１２をオンさせる制御が行われる。

過電流検出回路３３からＨレベルの過電流検出信号ＯＣＰＬが出力されない場合、すなわち過電流状態ではない場合には、コンデンサ５２の電圧はＨレベルを維持する。従って、ＰＷＭ制御信号ＣＬがＨレベルの時にＮＭＯＳ出力トランジスタ１２をオンにし、Ｌレベルの時にＮＭＯＳ出力トランジスタ１２をオフさせる制御、すなわち、ＰＷＭ制御信号ＣＬのレベルに応じてＮＭＯＳ出力トランジスタ１２をオン／オフさせる定常の制御状態となる。

また、過電流検出信号ＯＣＰＬは、カウント回路７０に供給される。カウント回路７０は、Ｈレベルの過電流検出信号ＯＣＰＬの数をカウントするカウンタ７２を有する。過電流検出信号ＯＣＰＬのカウント値が所定の個数、例えば、「４」になった時、カウンタ７２はＨレベルの信号を出力し、ＡＮＤ回路７１はＨレベルの過電流検出フラグＦＬを出力する。従って、Ｈレベルの過電流検出フラグＦＬは、ＮＭＯＳ出力トランジスタ１２に過電流が流れる状態が継続していることを示す。

ＮＭＯＳ出力トランジスタ１２に過電流が流れる状態は、例えば、出力端子４が電源供給端子３に接触した状態、すなわち、天絡の場合に生じる。この場合、ＮＭＯＳ出力トランジスタ１２のソース・ドレイン間に入力電圧ＶＩＮが直接印加されることで、過電流が流れる状態が生じる。図１において、天絡の状態を示す為に、スイッチ６を示している。スイッチ６がオンした場合が天絡に対応する。

出力端子４と接地間には、抵抗Ｒ_ｆ１と抵抗Ｒ_ｆ２の直列回路から成る抵抗分圧器１１０を有する。抵抗分圧器１１０は、抵抗Ｒ_ｆ１と抵抗Ｒ_ｆ２の抵抗比によって出力電圧ＶＯＵＴが分圧された帰還電圧ＶＦＢを、比較回路１１１の非反転入力端（＋）に供給する。比較回路１１１の反転入力端子（－）には参照電圧ＶＲＥＦを供給する電源１１３が接続される。比較回路１１１は、帰還電圧ＶＦＢと参照電圧ＶＲＥＦを比較した結果に応じた出力信号をＰＷＭ回路１１２に供給する。

ＰＷＭ回路１１２は、クロック信号ＣＬＫに応答して生成される鋸波（図示せず）と比較回路１１１の出力信号を比較し、比較回路１１１の出力信号に応じてデューティ比が調整されるＰＷＭ信号を生成して、制御回路１００に供給する。

制御回路１００は、制御信号生成回路１０１を有する。制御信号生成回路１０１は、ＰＷＭ制御信号ＣＨ、ＣＬを生成して出力する。ＰＷＭ制御信号ＣＨはＰＭＯＳ出力トランジスタ１１のオン／オフを制御し、ＰＷＭ制御信号ＣＬはＮＭＯＳ出力トランジスタ１２のオン／オフを制御する。なお、制御信号生成回路１０１は、出力トランジスタ１１、１２が同時にオン状態になることを防止する為の所定のデッドタイムを設けてＰＷＭ制御信号ＣＨ、ＣＬを生成する。

制御回路１００は、タイマ１０２を有する。タイマ１０２は、例えば、過電流検出信号ＯＣＰＨ及び過電流検出信号ＯＣＰＬが検知されたタイミングで始まる設定時間を計数した値を保持する。また、タイマ１０２は、例えば、過電流検出信号ＯＣＰＨ及び過電流検出信号ＯＣＰＬが検知されたタイミングからＰＷＭ回路１１２の出力信号がＨレベルまたはＬレベルの状態にある時間を合算した値を保持する。

制御回路１００は、判定回路１０３を有する。判定回路１０３は、タイマ１０２が保持する値に基づいて、リセット信号Ｒｅｓｅｔ１、Ｒｅｓｅｔ２を生成して、カウンタ６２、７２に供給する。判定回路１０３は、例えばタイマ１０２が所定の値に達した時に、カウンタ６２、７２をリセットする制御を行う。また、判定回路１０３は、過電流検出フラグＦＨ、ＦＬの供給を受けた時に、カウンタ６２、７２をリセットする制御を行う。

過電流検出フラグＦＨは、制御回路１００に供給される。過電流検出フラグＦＨがＨレベルのとき、制御信号生成回路１０１はＰＷＭ制御信号ＣＨをＬレベルにする。この制御によりＰＭＯＳ出力トランジスタ１１はオフとなり、過電流が流れ続ける状態を回避することが出来る。

過電流検出フラグＦＬは、制御回路１００に供給される。過電流検出フラグＦＬがＨレベルのとき、制御信号生成回路１０１はＰＷＭ制御信号ＣＬをＬレベルにする。この制御により、ＮＭＯＳ出力トランジスタ１２はオフとなり、過電流が流れ続ける状態を回避することが出来る。

所定の時間内に、所定数のＨレベルの過電流検出信号ＯＣＰＬがカウントされなかった場合には、判定回路１０３はリセット信号Ｒｅｓｅｔ２をカウンタ７２に供給する。例えば、判定回路１０３は所定時間内のＨレベルの過電流検出信号ＯＣＰＬの数をカウントし、そのカウント値が所定数に達しない場合に、リセット信号Ｒｅｓｅｔ２をカウンタ７２に供給する。

本実施形態によれば、過電流検出回路２３、３３が出力トランジスタ１１、１２の過電流状態を検出した場合に、瞬時に出力トランジスタ１１、１２をオフさせる制御が行われる。予め設定した時間内に、過電流の状態を示す過電流検出信号ＯＣＰＨ、ＯＣＰＬが所定の数だけカウントされた場合、すなわち、過電流状態が継続している場合には、異常を知らせる過電流検出フラグＦＨ、ＦＬを出力すると共に、ＰＷＭ制御信号ＣＨ、ＣＬを制御して出力トランジスタ１１、１２を、例えば、所定時間オフにする制御を行う。

一方、予め設定した時間内に過電流検出信号ＯＣＰＨ、ＯＣＰＬを所定回数カウントしなかった場合には、定常の制御動作に復帰させる。例えば、ノイズによる過電流の発生の様な場合には、インターバル設定回路４０、５０のインターバル時間内に過電流状態が解除される。この様な場合、インターバル設定回路４０、５０で設定される所定の時間経過後に定常の制御に復帰させることが出来る。

インターバル時間の間は、過電流状態が解除されていても出力トランジスタ１１、１２は強制的にオフとなるが、インターバル時間を適宜、短時間に設定することにより、ＰＷＭ制御信号ＣＨ、ＣＬによる出力トランジスタ１１、１２のオンデューティへの影響を抑制することが出来る。

ドライバ回路１０では、ハイサイド側のＰＭＯＳ出力トランジスタ１１とローサイド側のＮＭＯＳ出力トランジスタ１２の夫々に、既述した保護回路を設けることにより、天絡、あるいは地絡、によって過電流が流れる状態から出力トランジスタ１１、１２を保護することが出来る。

ＰＷＭ回路１１２が生成するＰＷＭ信号の最小パルス幅、すなわち、最小のオンデューティを考慮してインターバル設定回路４０、５０のインターバル時間を設定することで、過電流状態の時には一つのＰＷＭ制御信号ＣＨ、ＣＬに対して少なくとも一つの過電流検出信号ＯＣＰＨ，ＯＣＰＬが検知される構成としている。タイマ１０２が保持する所定の設定時間ＳＴと、ＰＷＭ制御信号の周期Ｔ及び設定したカウント数ＳＣの関係は、例えば、「ＰＷＭ制御信号の周期Ｔ」×「設定したカウント数ＳＣ」＜「設定時間ＳＴ」になる様に調整する。すなわち、設定時間ＳＴは、ＰＷＭ制御信号の周期に設定したカウント数ＳＣを乗じた値よりも長い時間に設定される。設定時間ＳＴが経過するまでカウンタ６２、７２により過電流検出信号ＯＣＰＨ、ＯＣＰＬをカウントして過電流状態を判断することにより、ＰＷＭ制御信号ＣＨ、ＣＬのオンデューティが小さくなった場合でも、過電流状態を確実に検出することができる。

図２は、地絡に対する過電流保護の動作を説明する為の図である。図２は、ＰＷＭ制御信号ＣＨ、出力電圧ＶＯＵＴ、駆動信号ＤＨ、出力電流ＩＯＵＴ、過過電流検出信号ＯＣＰＨ、及び過電流検出フラグＦＨの信号波形と、カウンタ６２のカウント値及びタイマ１０２の計数値を示す。ＰＷＭ制御信号ＣＨは、ＰＷＭ信号に応答して制御信号生成回路１０１において生成される為、クロック信号ＣＬＫの周期に対応する周期Ｔで発生する。ＰＷＭ制御信号ＣＨの各信号Ｐ０～Ｐ３は、デューティ比に応じてＨレベルの時間幅が変化する。

ＰＷＭ制御信号ＣＨの最初の信号Ｐ０がＨレベルとなり地絡が発生した場合、出力電圧ＶＯＵＴは接地電位になり、ＰＭＯＳ出力トランジスタ１１に流れる出力電流ＩＯＵＴは過電流となる。

タイマ１０２は、地絡によって過電流状態を示す過電流検出信号ＯＣＰＨを検知したタイミングから設定時間ＳＴの計数を開始する。設定時間ＳＴは、「ＰＷＭ制御信号の周期Ｔ」×「設定したカウント数ＳＣ」＜「設定時間ＳＴ」になる様に調整されている。図２に示す例では、設定時間ＳＴは「２８」である。設定時間「２８」に達した時に、タイマ１０２はリセットされる。

カウント回路６０は、Ｈレベルの過電流検出信号ＯＣＰＨをカウントする。設定時間内におけるＨレベルの過電流検出信号ＯＣＰＨが所定の回数に達した場合には、過電流検出フラグＦＨはＨレベルとなる。そして、Ｈレベルの過電流検出フラグＦＨに応答し、ＰＷＭ制御信号ＣＨはＬレベルになる。すなわち、ＰＭＯＳ出力トランジスタ１１をオフにする制御を行う。判定回路１０３は、過電流検出フラグＦＨに応答して、リセット信号Ｒｅｓｅｔ１をカウンタ６２に供給する。これにより、カウンタ６２はリセットされる。

図２の例の場合、設定時間「２８」の間に、過電流検出信号ＯＣＰＨが４回検出され、過電流検出フラグＦＨはＨレベルとなっている、なお、設定時間内にカウント値が所定の回数に達しない場合には、地絡による過電流状態が解除されたと判定され、判定回路１０３は、タイマ１０２の計数値に応答してカウンタ６２をリセットする。設定時間経過後にカウンタ６２をリセットすることにより、ノイズ等による影響を抑制することができる。

ＰＭＯＳ出力トランジスタ１１に過電流が流れていることが検知された場合に、過電流検出信号ＯＣＰＨによって瞬時にＰＭＯＳ出力トランジスタ１１をオフにする制御が行われると共に、地絡により過電流が流れている状態が継続している場合には、その状態を示す過電流検出フラグＦＨにより、ＰＷＭ制御信号ＣＨ自体を制御してＰＭＯＳ出力トランジスタ１１をオフにして過電流から保護することが出来る。

設定時間ＳＴが経過するまでカウンタ６２によりＨレベルの過電流検出信号ＯＣＰＨをカウントして過電流状態を判断する。これにより、ＰＷＭ制御信号ＣＨのデューティ比が小さくなってＰＷＭ制御信号ＣＨのＨレベルの時間幅が短くなった場合でも、過電流状態を確実に検出することができる。

図２の例の場合、過電流検出信号ＯＣＰＨにおけるインターバル時間ＴｉｎｔＨは、ＰＷＭ制御信号ＣＨの周期Ｔに対応して設定される。かかる設定に限らず、例えば、一つのＰＷＭ制御信号ＣＨがＨレベルにある時間内に複数のインターバル時間ＴｉｎｔＨを含むように設定してもよい。

図３は、過電流保護機能を備えたドライバ回路の制御方法の一例を示すフローチャートである。地絡による過電流状態における保護動作のフローに対応する。過電流検出信号ＯＣＰＨを検出した場合（Ｓ３０１：Ｙｅｓ）には、カウント回路６０はカウント値を一つ増やす（Ｓ３０２）。過電流検出信号ＯＣＰＨを検出しない場合（Ｓ３０１：Ｎｏ）は、検知動作を継続する。尚、過電流検出信号ＯＣＰＨの検出に応答してタイマ１０２による時間の計数が開始する。

制御回路１００はカウントを開始してから設定時間が経過していないか否かを判定する（Ｓ３０３）。設定時間内の場合（Ｓ３０３：Ｙｅｓ）には、カウント値が所定の回数、例えば「４」に達したか否かを判定する（Ｓ３０４）。カウント値が所定の回数に達している場合（Ｓ３０４：Ｙｅｓ）には、過電流検出フラグＦＨをＨレベルにする（Ｓ３０５）。すなわち、地絡状態が継続していると判定する。Ｈレベルの過電流検出フラグＦＨに応答して、制御回路１００はカウント値をリセットする（Ｓ３０６）。カウント値が所定の回数に達していない場合（Ｓ３０４：Ｎｏ）は、検知動作を継続する。

設定時間を超えている場合（Ｓ３０３：Ｎｏ）には、カウント値をリセットする（Ｓ３０６）。これにより、ＰＷＭ制御信号ＣＨによる定常の動作に復帰する。

「ＰＷＭ制御信号ＣＨの周期Ｔ」×「設定したカウント数ＳＣ」＜「設定時間ＳＴ」になる様に設定した設定時間ＳＴ内において、過電流検出信号ＯＣＰＨの数が設定カウント数ＳＣに達したか否かを判定する制御とする。これにより、ＰＷＭ制御信号ＣＨのオンデューティが小さくなった場合でも、確実に地絡状態が継続していることを検知し、過電流状態からの保護動作を行うことができる。

図４は、地絡に対する過電流保護の他の動作を説明する為の図である。図４は、ＰＷＭ制御信号ＣＨ、出力電圧ＶＯＵＴ、駆動信号ＤＨ、出力電流ＩＯＵＴ、過電流検出信号ＯＣＰＨ、及び過電流検出フラグＦＨの信号波形と、カウンタ６２のカウント値及びタイマ１０２の合算値を示す。ＰＷＭ制御信号ＣＨが周期Ｔで出力される様子を示す。基本的には、図２の動作と同じであり、タイマ１０２の合算値が図２の場合と異なる。

タイマ１０２は、ＰＷＭ制御信号ＣＨがＨレベルにある時間を合算する。すなわち、ＰＷＭ制御信号ＣＨがＨレベルにある時間Ｔ１０～Ｔ１３を合算した値を記憶する。地絡によりＨレベルの過電流検出信号ＯＣＰＨが検出されたタイミングの信号Ｐ１０以降、信号Ｐ１３までのＰＷＭ制御信号ＣＨのＨレベルの時間のみが合算される。換言すれば、Ｌレベルの時間は合算されない。

合算値が設定時間ＳＴに達した時にＨレベルの過電流検出信号ＯＣＰＨが所定のカウント値に達している場合には、地絡による過電流状態が継続していると判定し、過電流検出フラグＦＨはＨレベルとなる。すなわち、ＰＷＭ制御信号ＣＨのオンデューティが変化しても、設定時間ＳＴ内におけるＨレベルの過電流検出信号ＯＣＰＨの数をカウントして過電流状態を判定している。これにより、ＰＷＭ制御信号ＣＨのオンデューティが短くなった場合でも、過電流を確実に検出することができる。

図４の例の場合、設定時間「４」の間に、過電流検出信号ＯＣＰＨが４回検出され、過電流検出フラグＦＨはＨレベルとなっている。Ｈレベルの過電流検出フラグＦＨを受け、判定回路１０３はカウント値をリセットする。なお、設定時間ＳＴの間にカウント値が所定の回数に達しない場合には、地絡による過電流状態が解除されたと判断し、判定回路１０３は、タイマ１０２の合算値に応答してカウント値をリセットする。

ＰＷＭ制御信号ＣＨのＨレベルの時間のみを合算し、その合計時間が設定時間ＳＴに達するまでに、Ｈレベルの過電流検出信号ＯＣＰＨが所定回数カウントされたか否かにより、地絡による過電流状態を検知する。すなわち、ＰＷＭ制御信号ＣＨがＰＭＯＳ出力トランジスタ１１をオンさせる状態の合算値による設定時間において過電流状態の検知が行われる。この為、ＰＷＭ制御信号ＣＨのオンデューティが小さくなった場合でも、過電流状態を確実に検出することができる。

図５は、過電流保護機能を備えたドライバ回路の制御方法の他例を示すフローチャートである。図４に示す地絡による過電流状態における保護動作のフローに対応する。過電流検出信号ＯＣＰＨを検出した場合（Ｓ５０１：Ｙｅｓ）には、カウント回路６０はカウント値を一つ増やし（Ｓ５０２）、ＨレベルのＰＷＭ制御信号ＣＨの時間を合算する（Ｓ５０３）。過電流検出信号ＯＣＰＨを検出しない場合（Ｓ５０１：Ｎｏ）は、検知動作を継続する。尚、過電流検出信号ＯＣＰＨの検出に応答して、タイマ１０２はＰＷＭ制御信号ＣＨのＨレベルの時間の合算を開始する。

ＨレベルのＰＷＭ制御信号ＣＨの合計時間が設定時間ＳＴ内の場合（Ｓ５０４：Ｙｅｓ）には、カウント値が所定の回数に達したか否かを判定する（Ｓ５０５）。

カウント値が所定の回数に達している場合（Ｓ５０５：Ｙｅｓ）には、過電流検出フラグＦＨをＨレベルにする（Ｓ５０６）。すなわち、地絡状態が継続していると判定する。Ｈレベルの過電流検出フラグＦＨに応答して、制御回路１００はカウント値をリセットする（Ｓ５０７）。カウント値が所定の回数に達していない場合（Ｓ５０５：Ｎｏ）は、検知動作を継続する。

ＰＷＭ制御信号ＣＨのＨレベルの合計時間が予め設定した設定時間を超えている場合（Ｓ５０４：Ｎｏ）には、カウント値をリセットする（Ｓ５０７）。カウント値のリセットにより、ＰＷＭ制御信号ＣＨによる定常の動作に復帰する。

ＨレベルのＰＷＭ制御信号ＣＨの合計時間が設定時間ＳＴに達した時に過電流検出信号ＯＣＰＨのカウント値が所定の回数に達している場合には、地絡による過電流状態が継続していると判定し、過電流検出フラグＦＨをＨレベルにする。すなわち、ＰＷＭ制御信号ＣＨのオンデューティが変化しても、設定時間ＳＴ内における過電流検出信号ＯＣＰＨをカウントして過電流状態を判定することができる。これにより、ＰＷＭ制御信号ＣＨのＨレベルの時間が短くなった場合でも、過電流検出信号ＯＣＰＨを確実に検出して、過電流状態を検出することができる。

また、ノイズ等で過電流状態が短期間の場合には、インターバル時間ＴｉｎｔＨの後、定常の制御状態に移行させることが出来る。換言すれば、所定のインターバル時間ＴｉｎｔＨを設けることにより、短時間で定常の制御状態に復帰させることが出来る。

図６は、天絡に対する過電流保護の動作を説明する為の図である。ＮＭＯＳ出力トランジスタ１２がオン状態の時に、天絡が発生した場合に生じる過電流保護動作を示す。図６は、ＰＷＭ制御信号ＣＬ、出力電圧ＶＯＵＴ、駆動信号ＤＬ、出力電流ＩＯＵＴ、過電流検出信号ＯＣＰＬ、過電流検出フラグＦＬの信号波形、及び、カウンタ７２のカウント値及びタイマ１０２の計数値を示す。ＰＷＭ制御信号ＣＬは、ＰＷＭ信号に応答して制御信号生成回路１０１において生成される為、クロック信号ＣＬＫの周期に対応する周期Ｔで発生する。ＰＷＭ制御信号ＣＬの各信号Ｐ２０～Ｐ２３はオンデューティに応じたＨレベルの時間を有する。

ＰＷＭ制御信号ＣＬの信号Ｐ２０がＨレベルとなり天絡が発生した場合、出力電圧ＶＯＵＴは入力電圧ＶＩＮになり、ＮＭＯＳ出力トランジスタ１２に流れる出力電流ＩＯＵＴは過電流となる。尚、出力端子４から出力電流ＩＯＵＴが流れ出す方向を正としている為、図６においては負の電流として示している。

ＮＭＯＳ出力トランジスタ１２に過電流が流れていることが検知された場合に、過電流検出回路３３の出力信号によって瞬時にＮＭＯＳ出力トランジスタ１２をオフにする制御が行われると共に、天絡により過電流が流れる状態が継続している場合には、その状態を示す過電流検出フラグＦＬにより、ＰＷＭ制御信号ＣＬ自体を制御してＮＭＯＳ出力トランジスタ１２をオフにして過電流から保護することが出来る。

インターバル時間ＴｉｎｔＬの間に天絡が解除された場合には、過電流検出信号ＯＣＰＬが出力されない為、ＰＷＭ制御信号ＣＬに応答してＮＭＯＳ出力トランジスタ１２のオン／オフが制御される定常の制御に復帰する。

ＮＭＯＳ出力トランジスタ１２に過電流が流れる状態になった場合には、過電流検出信号ＯＣＰＬによって、ＮＭＯＳ出力トランジスタ１２を瞬時にオフにする制御により、過電流状態からＮＭＯＳ出力トランジスタ１２が保護される。

また、カウント回路７０が所定の期間内にカウントするＨレベルの過電流検出信号ＯＣＰＬの回数により過電流状態が継続しているか否かを判断することが出来る。過電流状態が継続している場合には過電流検出フラグＦＬが出力される為、この過電流検出フラグＦＬに応答して、ＰＷＭ制御信号ＣＬを制御し、ＮＭＯＳ出力トランジスタ１２をオフにする制御を行うことが出来る。

更に、インターバル時間ＴｉｎｔＬ内に過電流状態が解除された場合、あるいは、所定期間内における過電流検出信号ＯＣＰＬのカウント値が予め定めた数に達しない場合等、過電流状態が短時間の場合には、インターバル時間ＴｉｎｔＬの後、あるいは、予め設定した時間の後に、定常の制御に復帰させる。従って、ＰＷＭ制御信号ＣＨ、ＣＬによってＰＭＯＳ出力トランジスタ１１、ＮＭＯＳ出力トランジスタ１２のオンデューティを設定する制御への影響を抑制することが出来る。

タイマ１０２は、天絡によって過電流状態を示す過電流検出信号ＯＣＰＬを検知したタイミングから設定時間ＳＴの計数を開始する。設定時間ＳＴは、「ＰＷＭ制御信号の周期Ｔ」×「設定したカウント数ＳＣ」＜「設定時間ＳＴ」になる様に調整されている。図６に示す例では、設定時間ＳＴは２８に設定されている。設定時間「２８」に達した時に、タイマ１０２はリセットされる。

カウント回路７０は、Ｈレベルの過電流検出信号ＯＣＰＬをカウントする。設定時間内におけるＨレベルの過電流検出信号ＯＣＰＬが所定の回数に達した場合には、過電流検出フラグＦＬはＨレベルとなる。図６の場合、設定時間内に４回の過電流検出信号ＯＣＰＬがカウントされ、Ｈレベルの過電流検出フラグＦＬが出力されている。判定回路１０３は、過電流検出フラグＦＬに応答して、リセット信号Ｒｅｓｅｔ２をカウンタ７２に供給する。これにより、カウンタ７２はリセットされる。

図６の例の場合、設定時間「２８」の間に、過電流検出信号ＯＣＰＬが４回検出され、過電流検出フラグＦＬはＨレベルとなっている。なお、設定時間内にカウント値が所定の回数に達しない場合には、天絡による過電流状態が解除されたと判定され、判定回路１０３は、タイマ１０２の計数値に応答してカウンタ７２をリセットする。

ＮＭＯＳ出力トランジスタ１２に過電流が流れていることが検知された場合に、過電流検出信号ＯＣＰＬによって瞬時にＮＭＯＳ出力トランジスタ１２をオフにする制御が行われると共に、天絡により過電流が流れている状態が継続している場合には、その状態を示す過電流検出フラグＦＬにより、ＰＷＭ制御信号ＣＬ自体を制御してＮＭＯＳ出力トランジスタ１２をオフにして過電流から保護することが出来る。

設定時間ＳＴが経過するまでカウンタ７２により過電流検出信号ＯＣＰＬのＨレベルをカウントして過電流状態を判断する。これにより、ＰＷＭ制御信号ＣＬのデューティ比が小さくなった場合でも、過電流状態を確実に検出することができる。

図７は、天絡に対する過電流保護の他の動作を説明する為の図である。図７は、ＰＷＭ制御信号ＣＬ、出力電圧ＶＯＵＴ、駆動信号ＤＬ、出力電流ＩＯＵＴ、過電流検出信号ＯＣＰＬ、及び過電流検出フラグＦＬの信号波形と、カウンタ７２のカウント値及びタイマ１０２の合算値を示す。ＰＷＭ制御信号ＣＬが周期Ｔで出力される様子を示す。基本的には、図６の動作と同じであり、タイマ１０２の合算値が図６の場合と異なる。

タイマ１０２は、ＰＷＭ制御信号ＣＬがＨレベルにある時間を合算する。すなわち、信号Ｐ３０～Ｐ３３のＨレベルの時間Ｔ３０～Ｔ３３を合算した値を記憶する。天絡によりＨレベルの過電流検出信号ＯＣＰＬが検出されたタイミングの信号Ｐ３０以降、信号Ｐ３３までのＰＷＭ制御信号ＣＬのＨレベルの時間のみが合算される。

合算値が設定時間ＳＴに達した時にＨレベルの過電流検出信号ＯＣＰＬが所定のカウント値に達している場合には、天絡による過電流状態が継続していると判定し、過電流検出フラグＦＬはＨレベルとなる。すなわち、ＰＷＭ制御信号ＣＬのオンデューティが変化しても、設定時間ＳＴ内におけるＨレベルの過電流検出信号ＯＣＰＬをカウントして過電流状態を判定している。これにより、ＰＷＭ制御信号ＣＬのオンデューティが短くなった場合でも、過電流検出信号ＯＣＰＬを確実に検出することができる。

図７の例の場合、設定時間「４」の間に、過電流検出信号ＯＣＰＬが４回検出され、過電流検出フラグＦＬはＨレベルとなっている。Ｈレベルの過電流検出フラグＦＬを受け、判定回路１０３はカウント値をリセットする。なお、設定時間ＳＴの間にカウント値が所定の回数に達しない場合には、天絡による過電流状態が解除されたと判断し、判定回路１０３は、タイマ１０２の合算値に応答してカウント値をリセットする。

ＰＷＭ制御信号ＣＬがＨレベルの時間のみを合算し、その合計時間が設定時間ＳＴに達するまでにＨレベルの過電流検出信号ＯＣＰＬが所定回数カウントされたか否かにより、天絡による過電流状態を検知する。すなわち、ＰＷＭ制御信号ＣＬがＮＭＯＳ出力トランジスタ１２をオンさせる状態の合計時間による設定時間において過電流状態の検知が行われる。この為、ＰＷＭ制御信号ＣＬのオンデューティが小さくなった場合でも、過電流状態を確実に検出することができる。

インターバル時間ＴｉｎｔＨ、ＴｉｎｔＬは、例えば、ＰＭＯＳ出力トランジスタ１１、ＮＭＯＳ出力トランジスタ１２の容量に応じて適宜設定することが出来る。例えば、５μ秒～１０μ秒に設定することが出来る。

尚、出力トランジスタ１１、１２のソースに抵抗（図示せず）を夫々接続し、その抵抗に生じる電圧降下を検出する構成とすることで、各出力トランジスタ１１、１２に流れる電流の検出と過電流状態の検出を行う構成とすることも可能である。

また、ハイサイド側のＰＭＯＳ出力トランジスタ１１とローサイド側のＮＭＯＳ出力トランジスタ１２に既述した保護回路を設ける必要は無く、いずれか一方に設ける構成であっても良い。

また、ハイサイド側のＰＭＯＳ出力トランジスタ１１のみをスイッチング動作させ、ローサイド側にはダイオードを設ける構成のドライバ回路に、既述したハイサイド側の保護回路の構成を設ける構成とすることも出来る。

また、Ｈレベルの過電流検出フラグＦＨ、ＦＬが供給された時に、ＰＷＭ制御信号ＣＨ、ＣＬの信号レベルを変える制御に代えて、ＰＷＭ制御信号ＣＨ、ＣＬの信号レベルは変えず、ＰＭＯＳ出力トランジスタ１１、ＮＭＯＳ出力トランジスタ１２をオフにする信号を別途供給する構成とすることも出来る。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ドライバ回路、１１ＰＭＯＳ出力トランジスタ、１２ＮＭＯＳ出力トランジスタ、２０電流検出回路、２３過電流検出回路、３０電流検出回路、３３過電流検出回路、４０及び５０インターバル設定回路、６０及び７０カウント回路、８０及び９０ゲート回路、１０１制御信号生成回路、１０２タイマ、１０３判定回路。

Claims

出力電流を負荷に供給する出力トランジスタと、
前記出力トランジスタのオン／オフを制御するＰＷＭ制御信号を出力する制御信号生成回路と、
前記出力トランジスタを流れる電流を検知する電流検知回路と、
前記電流検知回路が検知した電流の値が予め設定したしきい値を超えた時に過電流検知信号を出力する過電流検出回路と、
前記過電流検知信号の出力回数をカウントするカウンタと、
前記ＰＷＭ制御信号の周期に所定の回数を乗じた値よりも長い時間である設定時間内に前記カウンタのカウント値が前記所定の回数を超えた時に過電流状態を示す信号を生成する制御回路と、を具備し、
前記過電流検知信号が出力された場合に、前記出力トランジスタをオフにする、
ことを特徴とする過電流保護機能を備えたドライバ回路。
出力電流を負荷に供給する出力トランジスタと、
前記出力トランジスタのオン／オフを制御するＰＷＭ制御信号を出力する制御信号生成回路と、
前記出力トランジスタを流れる電流を検知する電流検知回路と、
前記電流検知回路が検知した電流の値が予め設定したしきい値を超えた時に過電流検知信号を出力する過電流検出回路と、
前記過電流検知信号の出力回数をカウントするカウンタと、
前記ＰＷＭ制御信号が前記出力トランジスタをオンさせる状態の合計時間が、前記ＰＷＭ制御信号の周期に所定の回数を乗じた値よりも長い時間である設定時間に達するまでに、前記カウンタのカウント値が前記所定の回数になった場合に過電流状態を示す信号を生成する制御回路と、を具備し、
前記過電流検知信号が出力された場合に、前記出力トランジスタをオフにする
ことを特徴とする過電流保護機能を備えたドライバ回路。
前記ＰＷＭ制御信号と前記過電流検知信号に応答し、前記ＰＷＭ制御信号が前記出力トランジスタをオンさせる制御の状態の場合に前記過電流検知信号が出力されたタイミングから所定の時間後に前記出力トランジスタをオンさせる出力信号を出力するインターバル設定回路を備えることを特徴とする請求項１または２に記載の過電流保護機能を備えたドライバ回路。
前記設定時間内に前記過電流検知信号を所定回数カウントしなかった場合に、前記制御回路は前記カウント値をリセットする信号を前記カウンタに供給することを特徴とする請求項１に記載の過電流保護機能を備えたドライバ回路。
前記ＰＷＭ制御信号が前記出力トランジスタをオンさせる状態の合計時間が、前記ＰＷＭ制御信号の周期に所定の回数を乗じた値よりも長い時間である設定時間に達するまでに、前記カウンタのカウント値が前記所定の回数に達しない場合に、前記制御回路は前記カウント値をリセットする信号を前記カウンタに供給することを特徴とする請求項２に記載の過電流保護機能を備えたドライバ回路。
出力電流を負荷に供給する出力トランジスタのオン／オフを制御するＰＷＭ制御信号を出力し、
前記出力トランジスタを流れる電流を検知し、
前記検知した電流の値が予め設定したしきい値を超えた時に過電流検知信号を出力し、
前記過電流検知信号の出力回数をカウントし、
前記ＰＷＭ制御信号が前記出力トランジスタをオンさせる状態の合計時間が、前記ＰＷＭ制御信号の周期に所定の回数を乗じた値よりも長い時間である設定時間に達するまでに、カウント値が前記所定の回数になった場合に過電流状態を示す信号を生成し、
前記過電流検知信号が出力された場合に、前記出力トランジスタをオフにする、
ことを特徴とする過電流保護機能を備えたドライバ回路の制御方法。