JP2004194452A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP2004194452A JP2004194452A JP2002360824A JP2002360824A JP2004194452A JP 2004194452 A JP2004194452 A JP 2004194452A JP 2002360824 A JP2002360824 A JP 2002360824A JP 2002360824 A JP2002360824 A JP 2002360824A JP 2004194452 A JP2004194452 A JP 2004194452A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- converter
- current
- determination unit
- ocl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】ＤＣ−ＤＣコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、ＤＣ−ＤＣコンバータ起動時や２次側の出力の短絡時の電流暴走を防止したＤＣ−ＤＣコンバータを提供することを課題とする。
【解決手段】ＤＣ−ＤＣコンバータは、スイッチング素子６をデューティ制御するＰＷＭ制御部２と、スイッチング素子を流れる電流を検出し、電流が基準値以上のときは、ＰＷＭ制御部２によるデューティ制御にかかわらず、スイッチング素子６をオフするＯＣＬ判定部４とを備えている。さらに、ＯＣＬ判定部４のオフ動作によりスイッチング素子６がオフした後、２次側の出力電圧Ｖout に応じてスキップ時間Ｔｓだけ継続してスイッチング素子６をオフするパルスＳＫＩＰ判定部３０を備えている。
【選択図】 図１
【解決手段】ＤＣ−ＤＣコンバータは、スイッチング素子６をデューティ制御するＰＷＭ制御部２と、スイッチング素子を流れる電流を検出し、電流が基準値以上のときは、ＰＷＭ制御部２によるデューティ制御にかかわらず、スイッチング素子６をオフするＯＣＬ判定部４とを備えている。さらに、ＯＣＬ判定部４のオフ動作によりスイッチング素子６がオフした後、２次側の出力電圧Ｖout に応じてスキップ時間Ｔｓだけ継続してスイッチング素子６をオフするパルスＳＫＩＰ判定部３０を備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチング動作を用いたＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
スイッチング素子を用いたフライバック方式のＤＣ−ＤＣコンバータにおいて、コンバータ起動時や２次側の出力の短絡時等、２次側の出力電圧が０Ｖあるいは低電圧状態にある場合、１次側電流が急激に増加するいわゆる突入電流が発生する。
コンバータ起動直後に１次側電流が急激に増加するのに対応する方法としては、ソフトスタートと称される起動方法が用いられている。これは、コンバータ起動直後、２次側の出力電圧が０Ｖの状態から電圧の高い定常状態となるまでの過渡期間において、１次側電流が急激に増加するのを防ぐため、１次側のスイッチング素子のオン時間を徐々に長くして、１次側のトランスに流れる電流を小電流から徐々に上昇させることにより出力電圧を徐々に高めて定常状態にする方法である。
【０００３】
また、２次側の出力の短絡時に１次側電流が急激に増加するのに対応する方法として、１次側のスイッチング素子に流れる過電流を検知してスイッチング動作を停止させる過電流防止のための保護回路が設けられている。
これらの方法により１次側のスイッチング素子に過電流が流れて動作不能になったり破壊するのを防止している。
また、上述した過電流保護機能を有するＤＣ−ＤＣコンバータの他の例として、過電流制御時に過電流閾値電圧を変えることによって素子を保護するものがある（例えば、特許文献１参照）。さらに、周波数減少回路との組み合わせで過電流を防止するコンバータ用１次側コントローラがある（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平９−３０８２３９号公報（第５−８頁、図１）
【特許文献２】
特開平６−２４５５０３号公報（第３−４頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、ソフトスタートを用いた起動方法では、トランスの１次側コイルには、当初から大電流を流すのではなく、徐々に大きな電流を流すように電流値を高めていくため、トランスの２次側の出力電圧を定常運転時の所望の値まで高めるのに時間がかかってしまうという問題点がある。
そこで、後で詳述するが、コンバータ起動時に、スイッチング素子を制御するＰＷＭ制御部から高いデューティを与えてコンバータ起動当初から大電流を流すとともに、上述した過電流保護回路を利用してスイッチング素子に流れる過電流を防止し、コンバータを短時間で定常状態まで立ち上げる方法が考えられている。
しかしながら、こうした過電流保護回路においては、過電流の検出からスイッチング素子の動作停止までに所定の時間を必要とする。この時間が過電流防止保護回路の動作遅れ時間となり、この動作遅れに起因して１次側、２次側の電流がどんどん上昇しいわゆる電流暴走が発生して、過電流保護回路が機能し得なくなるという問題点がある。
【０００６】
このような方法を用いた場合に発生する上述した電流暴走の現象を具体的に説明する。過電流保護回路としてパルス・バイ・パルス過電流（ＯＣＬ）判定部（以下、ＯＣＬ判定部と略す）が設けられたＤＣ−ＤＣコンバータの電気回路の構成を図７に示す。
トランス１の１次側において、トランス１の１次側コイル１ａの一端は図示しない入力電圧Ｖinの直流電源に接続され、他端はＭＯＳトランジスタ等からなるスイッチング素子（Ｍ１）６に接続されている。スイッチング素子６には過電流検出抵抗７が接続され、過電流検出抵抗７はトランス１の１次側のグランドに接地される。
【０００７】
また、トランス１の１次側に設けられたＰＷＭ制御部２は、トランス１の２次側の出力電圧Ｖout に連動する電圧をフィードバック信号として入力し、２次側の出力電圧Ｖout が目標の値になるような所定のデューティ信号Ｄ１（パルス幅変調信号）を出力する。ＡＮＤ回路３にはこのデューティ信号Ｄ１およびＯＣＬ判定部４からの出力信号Ｓ１が入力され、これらの信号の論理積が出力される。ＡＮＤ回路３には駆動回路５が接続され、駆動回路５にはスイッチング素子６が接続されている。駆動回路５は、ＡＮＤ回路３の出力信号Ｐ１に基づいてスイッチング素子６をオン、オフさせる。
【０００８】
また、ＯＣＬ判定部４には、スイッチング素子６と過電流検出抵抗７との間の電位Ｖｒが入力される。ＯＣＬ判定部４は、入力された電位Ｖｒを基に、スイッチング素子６に流れる電流ｉ１が、図８および９に示されるＯＣＬ閾値以上の過電流である場合に、ＡＮＤ回路３に出力する出力信号Ｓ１をＬｏにし、スイッチング素子６を強制的にオフするように構成されている。
一方、トランス１の２次側において、２次側コイル１ｂに整流ダイオード１１および平滑コンデンサ（Ｃ１）１２が接続され、平滑コンデンサ１２はグランドに接地される。整流ダイオード１１および平滑コンデンサ１２の間の位置１３からＤＣ−ＤＣコンバータの出力電圧Ｖout が取り出され、この出力電圧Ｖout に連動するフィードバック電圧がＰＷＭ制御部２にフィードバックされ、ＰＷＭ制御部２の制御に利用される。
【０００９】
ＰＷＭ制御部２からのデューティ信号Ｄ１に基づいてスイッチング素子６がオンするごとに、そのオン時間に対応して１次側コイル１ａに１次側電流ｉ１が流れる。スイッチング素子６がオフすると、２次側コイル１ｂに２次側電流ｉ２が誘起される。この２次側コイル１ｂに流れる２次側電流ｉ２によりＤＣ−ＤＣコンバータの出力電圧Ｖout が発生する。
【００１０】
図８および９は、トランス１の１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
図８は、２次側の出力電圧Ｖout が高い定常状態の様子を示し、図９は、ＤＣ−ＤＣコンバータの起動時や２次側の出力の短絡時等、２次側の出力電圧Ｖout が低い状態にある場合の様子を示す。
図８において、スイッチング素子６がオンすると、１次側電流ｉ１は徐々に上昇し、それとともに、電位Ｖｒが上昇する。１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達すると、ＯＣＬ判定部４が出力信号Ｓ１をＬｏにし、ＰＷＭ制御部２からのデューティ出力にかかわらず、スイッチング素子６を強制的にオフする。ここで、ＯＣＬ判定部４は１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達したことを検知してスイッチング素子６をオフするまでに動作遅れを有するため、１次側電流ｉ１の終期値ｉ１０がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされることになる。
【００１１】
スイッチング素子６がオフすると、２次側コイル１ｂに２次側電流ｉ２が流れる。この２次側電流ｉ２は、以下のように求められる。
２次側電流ｉ２の初期値ｉ２０は、ＯＣＬ閾値ｉＳ１に巻き比ｎ１／ｎ２を乗算した値である１次側換算ＯＣＬ閾値ｉＳ２の値をわずかに上回る値である。
【００１２】
図８の場合は、出力電圧Ｖout が高いので、その後の２次側電流ｉ２は、初期値ｉ２０に対して急激に減少し、再度スイッチング素子６がオンする前にｉ２＝０になっている。そして、再度スイッチング素子６がオンした瞬間の１次側電流ｉ１＝（ｎ２／ｎ１）×ｉ２＝０として求められる。
さらに、その後の１次側電流ｉ１は以下のように求められる。
この図の場合、スイッチング素子６が再度オンしたとき、すでに２次側電流ｉ２は０になっているので、１次側電流ｉ１は、再度０から上昇する。
【００１３】
一方、図９の示されるように、コンバータ起動時等出力電圧Ｖout が低い場合、ＯＣＬ判定部４は、出力電圧Ｖout が高い場合と同様に、１次側電流ｉ１の終期値ｉ１１がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされる。
２次側電流ｉ２の初期値ｉ２１は、図８の初期値ｉ２０と同じであるが、その後の２次側電流ｉ２は、上述した（式１）におけるＶout の値が小さいため、初期値ｉ２１に対して緩やかに減少する。
そのため、再度スイッチング素子６がオンするときにも、２次側電流ｉ２が高い値を維持しているため、１次側電流ｉ１２は、例えば、ＯＣＬ閾値ｉＳ１付近から、（式２）に基づいて再度上昇する。この際の１次側電流ｉ１は、ＯＣＬ閾値ｉＳ１を越えているため、ＯＣＬ判定部４は即座に過電流と判定し、スイッチング素子６がオフされるが、ＯＣＬ判定部４の動作遅れにより、スイッチング素子６がオフしたときの１次側電流の終期値ｉ１３は、前回の終期値ｉ１１よりもさらに上昇する。このような動作が繰り返され、１次側電流がＯＣＬ閾値ｉＳ１を越えて次々に上昇する電流暴走が発生する。
【００１４】
このような電流暴走が発生することを考慮し、スイッチング素子等ＤＣ−ＤＣコンバータの回路に用いられる素子については、素子の定格のマージンを十分取る必要があり、サイズが大きく、コストも高い素子を使用しなければならない。また、これらの定格の高い素子を使用することにより、ＤＣ−ＤＣコンバータの回路が大型化しまた、回路全体のコストも高いものになってしまうという問題点がある。
【００１５】
この発明は、このような課題を解決するためになされたもので、ＤＣ−ＤＣコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、ＤＣ−ＤＣコンバータ起動時や２次側の出力の短絡時の電流暴走を防止したＤＣ−ＤＣコンバータを提供することを目的とする。
【００１６】
【課題を解決するための手段】
この発明の請求項１に係るＤＣ−ＤＣコンバータは、１次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、スイッチング素子を流れる過電流を検出した場合、スイッチング素子をオフするとともに、その後の２次側の出力を検出し、２次側の出力に応じて、スイッチング素子のデューティを制御することを特徴とするものである。過電流が流れたスイッチング素子をオフし、過電流が流れなくなっても即座にスイッチング素子をオンすることなく、２次側の出力に応じてスイッチング素子のデューティを制御して、電流暴走を防止しつつＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
【００１７】
この発明の請求項２に係るＤＣ−ＤＣコンバータは、１次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、スイッチング素子をデューティ制御するＰＷＭ制御部と、スイッチング素子を流れる過電流を検出した場合、ＰＷＭ制御部によるデューティ制御にかかわらず、スイッチング素子をオフする過電流判定部と、この過電流判定部のオフ動作によりスイッチング素子がオフした後、その後の２次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するスキップ判定部とを備えることを特徴とするものである。過電流判定部のオフ動作によりスイッチング素子がオフした後、その後の２次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、電流暴走を防止しつつＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
２次側の出力として２次側出力電圧を用い、スキップ時間は２次側出力電圧に対して負の比例関係を有するようにしてもよい。２次側出力電圧が高い場合にはスキップ時間を長く、２次側出力電圧が低下するに従ってスキップ時間を短くして、電流暴走が発生しない範囲で、極力ＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
【００１８】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態１．
図１にこの発明の実施の形態１に係るＤＣ−ＤＣコンバータの電気回路図を示す。
このＤＣ−ＤＣコンバータは、図７のＤＣ−ＤＣコンバータに対して、主に、スキップ判定部としてパルスＳＫＩＰ判定部３０を追加して設けたものである。
【００１９】
トランス１の１次側において、トランス１の１次側コイル１ａ（インダクタンスＬ１、巻数ｎ１）の一端は図示しない入力電圧Ｖinの直流電源に接続され、他端は例えばＭＯＳトランジスタからなるスイッチング素子（Ｍ１）６に接続されている。スイッチング素子６には過電流検出抵抗７が接続され、過電流検出抵抗７はトランス１の１次側のグランドに接地される。
また、トランス１の１次側に設けられたＰＷＭ制御部２は、トランス１の２次側の出力電圧Ｖout に連動するフィードバック電圧をフィードバック信号として入力し、２次側の出力電圧Ｖout が目標の値になるように所定のデューティ信号Ｄ１（パルス幅変調信号）を出力するＩＣである。
【００２０】
さらに、ＰＷＭ制御部２は、ＡＮＤ回路２３の入力側に接続されている。このＡＮＤ回路２３の入力側は、ＯＣＬ判定部４およびパルスＳＫＩＰ判定部３０にも接続されている。したがって、ＡＮＤ回路２３には、ＰＷＭ制御部２からのデューティ信号Ｄ１、ＯＣＬ判定部４からの出力信号Ｓ１およびパルスＳＫＩＰ判定部３０からの出力信号Ｔ１が入力され、これらの信号の論理積が出力信号Ｐ１として出力される。
ＡＮＤ回路２３の出力側は駆動回路５に接続され、駆動回路５にはスイッチング素子６が接続されている。駆動回路５は、ＡＮＤ回路２３の出力信号Ｐ１に基づいてスイッチング素子６をオン、オフさせる。
【００２１】
また、ＯＣＬ判定部４は、ＮＯＴ回路２５を介して、パルスＳＫＩＰ判定部３０の入力端子３１に接続されている。さらに、ＯＣＬ判定部４には、スイッチング素子６と過電流検出抵抗７との間の電位Ｖｒが入力される。ＯＣＬ判定部４は、入力された電位Ｖｒを基に、スイッチング素子６に流れる電流ｉ１が図３に示されるＯＣＬ閾値ｉＳ１以上の過電流である場合に、ＡＮＤ回路２３およびＮＯＴ回路２５に出力する出力信号Ｓ１をＬｏにする。ここで、ＯＣＬ判定部４、過電流検出抵抗７およびＡＮＤ回路２３は過電流判定部を構成する。過電流判定部は、スイッチング素子６を流れる電流ｉ１を検出し、検出した電流ｉ１が基準値以上のときはスイッチング素子６をオフするように構成されている。
【００２２】
一方、トランス１の２次側において、２次側コイル１ｂ（インダクタンスＬ２、巻数ｎ２）に整流ダイオード１１および平滑コンデンサ（Ｃ１）１２が接続され、平滑コンデンサ１２はグランドに接地される。整流ダイオード１１および平滑コンデンサ１２によりＤＣ−ＤＣコンバータの出力電圧Ｖout が直流電圧として生成され、これらの間の位置１３から取り出され図示しない他の回路に供給されるとともに、出力電圧Ｖout に連動する電圧がＰＷＭ制御部２にフィードバックされＤＣ−ＤＣコンバータの制御に利用される。
【００２３】
パルスＳＫＩＰ判定部３０の入力端子３３は、直列に配置された抵抗４１および４２の間に接続されている。抵抗４１は一端に出力電圧Ｖout がかかり、抵抗４２は一端が接地されており、２次側の出力電圧Ｖout に連動する分圧Ｖｓが入力端子３３に入力される。
ここで、分圧Ｖｓは、
Ｖｓ＝Ｖout ×Ｒ１／（Ｒ１＋Ｒ２） ………（式３）
として表される。
【００２４】
図２に詳細に示されるように、パルスＳＫＩＰ判定部３０には、第１オペアンプ３４および第２オペアンプ３５が配置されている。第１オペアンプ３４の入力端子（＋）には分圧Ｖｓが入力される。第２オペアンプ３５の入力端子（＋）は、オフセット電圧をかけるためにパルスＳＫＩＰ判定部３０の基準電圧Ｖ１に接続され、反転入力端子（−）には、第１オペアンプ３４の出力が抵抗値Ｒ４の抵抗３７を介して入力される。また、第２オペアンプ３５には抵抗値Ｒ５の帰還抵抗３８が接続されている。
【００２５】
このように構成された回路により、第２オペアンプ３５の出力として閾値電圧Ｖｔが生成される。
ここで、閾値電圧Ｖｔは、
Ｖｔ＝Ｖ１＋（Ｒ５／Ｒ４）×(Ｖ１−Ｖｓ） ………（式４）
として表される。
次に、第２オペアンプ３５の出力は、コンパレータ３６の反転入力端子（−）に入力される。また、コンパレータ３６の入力端子（＋）は、ＭＯＳトランジスタである放電スイッチ（Ｍ２）３９と静電容量Ｃ２のコンデンサ４０が並列に接続された回路に接続されている。この放電スイッチ３９およびコンデンサ４０には所定の電源に接続された基準電流Ｉref が流れる。
【００２６】
放電スイッチ３９は、ＮＯＴ回路２５を介してＯＣＬ判定部４の出力信号Ｓ１により制御され、出力信号Ｓ１がＬｏのときにオンされ、出力信号Ｓ１がＨｉのときにオフされる。
ここで、パルスＳＫＩＰ判定部３０、ＮＯＴ回路２５およびＡＮＤ回路２３はスキップ判定部を構成する。なお、ＡＮＤ回路２３は過電流判定部を構成するとともにスキップ判定部をも構成することになる。
【００２７】
次に、この発明の実施の形態に係るＤＣ−ＤＣコンバータの動作を図１および２の電気回路図並びに図３のタイムチャートに従って説明する。
図３のタイムチャートは、ＤＣ−ＤＣコンバータの起動時、すなわち２次側の出力電圧Ｖout が当初０Ｖである場合における、トランス１の１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
【００２８】
ＤＣ−ＤＣコンバータ起動当初、時刻ｔ０において、ＯＣＬ判定部４の出力信号Ｓ１およびパルスＳＫＩＰ判定部３０の出力信号Ｔ１はＨｉであり、ＰＷＭ制御部２のデューティ出力信号Ｄ１に従い、スイッチング素子６がオンする。スイッチング素子６がオンすると、１次側電流ｉ１は徐々に上昇する。１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達すると、ＯＣＬ判定部４は１次側電流ｉ１が過電流であると判定して、出力信号Ｓ１をＬｏにする。
【００２９】
ＯＣＬ判定部４の出力信号Ｓ１がＬｏになることによりスイッチング素子６はオフされる。ＯＣＬ判定部４には多少の時間遅れがあるので、１次側電流ｉ１の終期値ｉ１１０がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされることになる。
このように、時刻ｔ１において、スイッチング素子６がオフされると、２次側コイル１ｂに２次側電流ｉ２が流れる。２次側電流ｉ２の初期値ｉ１２０は、１次側電流ｉ１の終期値ｉ１１０に対応して、１次側換算ＯＣＬ閾値ｉＳ２の値をわずかに上回る値である。
その後の２次側電流ｉ２は、上述した（式１）により求められ、ｉ２＝（ｎ１／ｎ２）×ｉ１−Ｖout /Ｌ２×Δｔoff であり且つ出力電圧Ｖout は低い状態あるので、２次側電流ｉ２は緩やかに減少する。
【００３０】
また、ＯＣＬ判定部４の出力信号Ｓ１がＬｏになると、ＮＯＴ回路２５を介してパルスＳＫＩＰ判定部３０の入力端子３１がＨｉになり、放電スイッチ３９がオンする。放電スイッチ３９のオンにより、コンデンサ４０は放電される。コンデンサ４０の放電により、コンパレータ３６の入力端子（＋）電圧ＶｃはＶｔより低い電圧になるので、コンパレータ３６の出力であるパルスＳＫＩＰ判定部３０の出力信号Ｔ１も、ＯＣＬ判定部４の出力信号Ｓ１と同様にＬｏになる。
【００３１】
上述したＯＣＬ判定部４の判定によりスイッチング素子６が一旦オフすると、過電流検出抵抗７には電流が流れなくなり、ＯＣＬ判定部４の出力信号Ｓ１がＨｉになる。しかしながら、パルスＳＫＩＰ判定部３０の出力信号Ｔ１は、依然としてＬｏのままであるので、ＯＣＬ判定部４の出力信号Ｓ１がＨｉになっても、スイッチング素子６が即座にオンすることはなく、ＰＷＭ制御部２からのデューティ出力Ｄ１に従ってスイッチング素子６が動作することはない。すなわち、ＰＷＭ制御部２からのデューティ出力信号Ｄ１のパルスがスキップされることになる。
【００３２】
ＯＣＬ判定部４の出力信号Ｓ１がＨｉになると、パルスＳＫＩＰ判定部３０の入力端子３１がＬｏになり、放電スイッチ３９がオフする。
放電スイッチ３９がオフすると、コンデンサ４０が基準電流Ｉrefにより充電され、コンパレータ３６の入力端子（＋）の電圧Ｖｃは、図４に示されるように徐々に高くなる。一方、閾値電圧Ｖｔ０は、（式４）より２次側の出力電圧Ｖout の増加ともに、少しずつ減少する。
コンパレータ３６の入力端子（＋）の電圧Ｖｃが、コンパレータ３６の反転入力端子（−）に入力される閾値電圧Ｖｔを上回ると、パルスＳＫＩＰ判定部３０の出力信号Ｔ１はＨｉになる。
【００３３】
ここで、パルスＳＫＩＰ判定部３０の出力信号Ｔ１がＬｏからＨｉに切り替わるまでのスキップ時間Ｔｓは、
Ｔｓ＝Ｃ２×Ｖｔ／Ｉref ………（式５）
で求められる。
また、（式４）により表される閾値電圧Ｖｔは出力電圧Ｖout の分圧Ｖｓが小さいほど大きい。
したがって、図５の直線ａに示されるように、出力電圧Ｖout とスキップ時間Ｔｓとの間には、負の比例関係があり、出力電圧Ｖout が低いときほど、スキップ時間Ｔｓが長くなるように設定されている。
【００３４】
このように設定されたスキップ時間Ｔｓによって、パルスＳＫＩＰ判定部３０は、スキップ時間Ｔｓが経過してから出力信号Ｔ１をＬｏからＨｉに切り替えるので、スキップ時間Ｔｓの間に、ＯＣＬ判定部４の出力信号Ｓ１がたとえＨｉになっていても、ＰＷＭ制御部２のデューティ信号Ｄ１に基づいてスイッチング素子６が動作することはない。
ここでは、コンバータ起動後の、最初のスキップ時間Ｔｓ１は２次側の電流ｉ２がＯＣＬ閾値ｉＳ２を下回って減少するまでの時間になるように設定されている。
【００３５】
スキップ時間Ｔｓ１だけ経過した時刻ｔ２において、パルスＳＫＩＰ判定部３０の出力信号Ｔ１がＨｉになると、すでにＯＣＬ判定部３０の出力信号Ｓ１は、Ｈｉになっているので、ＡＮＤ回路２３の出力信号Ｐ１は、ＰＷＭ制御部２のデューティ信号Ｄ１に対応することになり、デューティ信号Ｄ１に基づいてスイッチング素子６がオンすることになる。
このとき、１次側電流ｉ１は、２次側電流ｉ２に対応して、ＯＣＬ閾値ｉＳ１を下回った付近から、（式２）に基づいて再度上昇する。１次側電流ｉ１が再度ＯＣＬ閾値ｉＳ１を越えると、ＯＣＬ判定部４の出力信号Ｓ１がＬｏになり、時刻ｔ３において、スイッチング素子６がオフされ、再度２次側電流ｉ２が誘起される。この際、スキップ時間Ｔｓ１の経過により、２次側の出力電圧Ｖout は、図９に比べ十分高められているので、２次側電流ｉ２の減少の割合が多くなる。
【００３６】
スイッチング素子６がオフされるので、ＯＣＬ判定部４の出力信号Ｓ１はＨｉに戻るが、パルスＳＫＩＰ判定部３０の出力信号Ｔ１はＬｏのままであるので、出力電圧Ｖout の値に応じて、再度スキップ時間Ｔｓ２だけ、スイッチング素子６がオフ状態に維持される。
この際、スキップ時間Ｔｓ２の経過により、２次側の出力電圧Ｖout はさらに高められ、スキップ時間Ｔｓ３のようにスキップ時間Ｔｓは出力電圧Ｖout の上昇に応じて小さくなりながら、このような一連の動作を繰り返すことによって、出力電圧Ｖout が所望の定常状態の電圧まで高められる。
【００３７】
このように、コンバータ起動当初から１次側コイル１ａに大電流を流し、再度１次側コイル１ａに電流を流すタイミングを、出力電圧Ｖout に応じたスキップ時間Ｔｓだけ遅らせることにより、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
すなわち、出力電圧Ｖout に応じてスキップ時間Ｔｓを変更して、スイッチング素子６のデューティ制御のサイクルを一時的に長くなるように変更することによって、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
また、電流暴走を防止できので、スイッチング素子等ＤＣ−ＤＣコンバータの回路に用いられる素子の定格のマージンを小さくすることができる。したがって、コンパクトで安価な素子を使用することが可能になり、ＤＣ−ＤＣコンバータの全体回路のダウンサイジングやコストダウンを図ることができる。
【００３８】
実施の形態２．
この発明の実施の形態２に係るＤＣ−ＤＣコンバータは、図１のパルスＳＫＩＰ判定部３０の入力端子３３に接続される抵抗４１および４２の回路に、図６に示されるように、所定の基準電圧にＶref に一端が接続された抵抗５１を追加したものであり、その他の構成は図１と同様であるので、全体の回路図は省略する。
抵抗５１は、抵抗値Ｒ３を有し、分圧Ｖｓにオフセット電圧を与えるように構成されている。
ここで、分圧Ｖｓは、
として表される。
【００３９】
このように回路を構成すると、出力電圧Ｖout が０Ｖの場合であっても、分圧Ｖｓは０Ｖにならず、オフセット電圧が与えられる。
ところで、実施の形態１では、出力電圧Ｖout が０Ｖの場合における閾値電圧Ｖｔ０１は（式４）によりＶｔ０１＝Ｖ１＋（Ｒ５／Ｒ４）×Ｖ１となり、最大スキップ時間Ｔｓｍａｘは、（式５）によりＴｓｍａｘ＝Ｃ２×Ｖｔ０１／Ｉref となり、パルスＳＫＩＰ判定部３０の内部の回路構成により定められてしまう。
しかしながら、この実施の形態２のような回路構成にすると、出力電圧Ｖout が０Ｖの場合における、閾値電圧Ｖｔ０２は（式４）および（式６）によりＶｔ０２＝Ｖ１＋（Ｒ５／Ｒ４）×｛Ｖ１−（Ｖref ／Ｒ３）／（１／Ｒ１＋１／Ｒ２＋１／Ｒ３）｝となり、最大スキップ時間Ｔｓｍａｘは、（式５）によりＴｓｍａｘ＝Ｃ２×Ｖｔ０２／Ｉref となる。
【００４０】
したがって、パルスＳＫＩＰ判定部３０の入力端子３３に入力される分圧Ｖｓにオフセット電圧を与える回路を、パルスＳＫＩＰ判定部３０の外部に構成をすることにより、図５の線図ｂに示されるように、最大スキップ時間Ｔｓｍａｘを容易に変更することができる。
なお、この実施の形態２においては、最大スキップ時間Ｔｓｍａｘを上述した回路構成により変更できるようにしたが、（式５）からも明らかなように、パルスＳＫＩＰ判定部３０のコンデンサ４０の静電容量Ｃ２や基準電流Ｉref の値を変更することによっても、最大スキップ時間Ｔｓｍａｘを変更することができる。
【００４１】
上述した実施の形態１および２においては、図１、２および６に示されるように、パルスＳＫＩＰ判定部３０の入力端子３３に入力される分圧Ｖｓを生成するにあたり、２次側の出力電圧Ｖoutを利用したが、これに限定されるものではなく、ＰＷＭ制御部２に入力される２次側のフィードバック電圧を利用してもよい。すなわち、図１、２および６において、出力電圧Ｖout を抵抗４１の一端に印加する代わりに、ＰＷＭ制御部２に入力される２次側のフィードバック電圧を抵抗４１に印加する。
また、実施の形態１および２においては、スイッチング素子を用いたフライバック方式のＤＣ−ＤＣコンバータを例に説明したが、この発明に係るＤＣ−ＤＣコンバータは、これに限定されるものではなく、フォワードタイプのＤＣ−ＤＣコンバータにも適用できる。また、トランスを用いないＤＣ−ＤＣコンバータ、例えば、極性反転コンバータ、ステップダウンコンバータにも適用できる。
【００４２】
【発明の効果】
以上説明したように、この発明に係るＤＣ−ＤＣコンバータによれば、２次側の出力に応じて、デューティ制御のサイクルを変更するので、ＤＣ−ＤＣコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、ＤＣ−ＤＣコンバータ起動時や２次側の出力の短絡時の電流暴走を防止することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るＤＣ−ＤＣコンバータの電気回路図である。
【図２】図１のパルスＳＫＩＰ判定部の内部および周辺を示す電気回路図である。
【図３】実施の形態１に係るＤＣ−ＤＣコンバータの１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
【図４】図１のパルスＳＫＩＰ判定部の動作を模式的に示すグラフである。
【図５】実施の形態１および２における出力電圧とスキップ時間との関係を示すグラフである。
【図６】実施の形態２に係るＤＣ−ＤＣコンバータのパルスＳＫＩＰ判定部の入力端子に接続される抵抗の回路構成を示す電気回路図である。
【図７】従来のＤＣ−ＤＣコンバータの電気回路図である。
【図８】従来のＤＣ−ＤＣコンバータにおいて、出力電圧が高い場合に、１次側電流ｉ１および２次側電流ｉ２の様子を示すタイミングチャートである。
【図９】従来のＤＣ−ＤＣコンバータにおいて、出力電圧が低い場合に、１次側電流ｉ１および２次側電流ｉ２の様子を示すタイミングチャートである。
【符号の説明】
１ａ…１次側コイル、１ｂ…２次側コイル、２…ＰＷＭ制御部、４…ＯＣＬ判定部（過電流判定部）、６…スイッチング素子、７…過電流検出抵抗（過電流判定部）、３０…パルスＳＫＩＰ判定部（スキップ判定部）、Ｔｓ…スキップ時間、Ｖout …２次側の出力電圧。
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチング動作を用いたＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
スイッチング素子を用いたフライバック方式のＤＣ−ＤＣコンバータにおいて、コンバータ起動時や２次側の出力の短絡時等、２次側の出力電圧が０Ｖあるいは低電圧状態にある場合、１次側電流が急激に増加するいわゆる突入電流が発生する。
コンバータ起動直後に１次側電流が急激に増加するのに対応する方法としては、ソフトスタートと称される起動方法が用いられている。これは、コンバータ起動直後、２次側の出力電圧が０Ｖの状態から電圧の高い定常状態となるまでの過渡期間において、１次側電流が急激に増加するのを防ぐため、１次側のスイッチング素子のオン時間を徐々に長くして、１次側のトランスに流れる電流を小電流から徐々に上昇させることにより出力電圧を徐々に高めて定常状態にする方法である。
【０００３】
また、２次側の出力の短絡時に１次側電流が急激に増加するのに対応する方法として、１次側のスイッチング素子に流れる過電流を検知してスイッチング動作を停止させる過電流防止のための保護回路が設けられている。
これらの方法により１次側のスイッチング素子に過電流が流れて動作不能になったり破壊するのを防止している。
また、上述した過電流保護機能を有するＤＣ−ＤＣコンバータの他の例として、過電流制御時に過電流閾値電圧を変えることによって素子を保護するものがある（例えば、特許文献１参照）。さらに、周波数減少回路との組み合わせで過電流を防止するコンバータ用１次側コントローラがある（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平９−３０８２３９号公報（第５−８頁、図１）
【特許文献２】
特開平６−２４５５０３号公報（第３−４頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、ソフトスタートを用いた起動方法では、トランスの１次側コイルには、当初から大電流を流すのではなく、徐々に大きな電流を流すように電流値を高めていくため、トランスの２次側の出力電圧を定常運転時の所望の値まで高めるのに時間がかかってしまうという問題点がある。
そこで、後で詳述するが、コンバータ起動時に、スイッチング素子を制御するＰＷＭ制御部から高いデューティを与えてコンバータ起動当初から大電流を流すとともに、上述した過電流保護回路を利用してスイッチング素子に流れる過電流を防止し、コンバータを短時間で定常状態まで立ち上げる方法が考えられている。
しかしながら、こうした過電流保護回路においては、過電流の検出からスイッチング素子の動作停止までに所定の時間を必要とする。この時間が過電流防止保護回路の動作遅れ時間となり、この動作遅れに起因して１次側、２次側の電流がどんどん上昇しいわゆる電流暴走が発生して、過電流保護回路が機能し得なくなるという問題点がある。
【０００６】
このような方法を用いた場合に発生する上述した電流暴走の現象を具体的に説明する。過電流保護回路としてパルス・バイ・パルス過電流（ＯＣＬ）判定部（以下、ＯＣＬ判定部と略す）が設けられたＤＣ−ＤＣコンバータの電気回路の構成を図７に示す。
トランス１の１次側において、トランス１の１次側コイル１ａの一端は図示しない入力電圧Ｖinの直流電源に接続され、他端はＭＯＳトランジスタ等からなるスイッチング素子（Ｍ１）６に接続されている。スイッチング素子６には過電流検出抵抗７が接続され、過電流検出抵抗７はトランス１の１次側のグランドに接地される。
【０００７】
また、トランス１の１次側に設けられたＰＷＭ制御部２は、トランス１の２次側の出力電圧Ｖout に連動する電圧をフィードバック信号として入力し、２次側の出力電圧Ｖout が目標の値になるような所定のデューティ信号Ｄ１（パルス幅変調信号）を出力する。ＡＮＤ回路３にはこのデューティ信号Ｄ１およびＯＣＬ判定部４からの出力信号Ｓ１が入力され、これらの信号の論理積が出力される。ＡＮＤ回路３には駆動回路５が接続され、駆動回路５にはスイッチング素子６が接続されている。駆動回路５は、ＡＮＤ回路３の出力信号Ｐ１に基づいてスイッチング素子６をオン、オフさせる。
【０００８】
また、ＯＣＬ判定部４には、スイッチング素子６と過電流検出抵抗７との間の電位Ｖｒが入力される。ＯＣＬ判定部４は、入力された電位Ｖｒを基に、スイッチング素子６に流れる電流ｉ１が、図８および９に示されるＯＣＬ閾値以上の過電流である場合に、ＡＮＤ回路３に出力する出力信号Ｓ１をＬｏにし、スイッチング素子６を強制的にオフするように構成されている。
一方、トランス１の２次側において、２次側コイル１ｂに整流ダイオード１１および平滑コンデンサ（Ｃ１）１２が接続され、平滑コンデンサ１２はグランドに接地される。整流ダイオード１１および平滑コンデンサ１２の間の位置１３からＤＣ−ＤＣコンバータの出力電圧Ｖout が取り出され、この出力電圧Ｖout に連動するフィードバック電圧がＰＷＭ制御部２にフィードバックされ、ＰＷＭ制御部２の制御に利用される。
【０００９】
ＰＷＭ制御部２からのデューティ信号Ｄ１に基づいてスイッチング素子６がオンするごとに、そのオン時間に対応して１次側コイル１ａに１次側電流ｉ１が流れる。スイッチング素子６がオフすると、２次側コイル１ｂに２次側電流ｉ２が誘起される。この２次側コイル１ｂに流れる２次側電流ｉ２によりＤＣ−ＤＣコンバータの出力電圧Ｖout が発生する。
【００１０】
図８および９は、トランス１の１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
図８は、２次側の出力電圧Ｖout が高い定常状態の様子を示し、図９は、ＤＣ−ＤＣコンバータの起動時や２次側の出力の短絡時等、２次側の出力電圧Ｖout が低い状態にある場合の様子を示す。
図８において、スイッチング素子６がオンすると、１次側電流ｉ１は徐々に上昇し、それとともに、電位Ｖｒが上昇する。１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達すると、ＯＣＬ判定部４が出力信号Ｓ１をＬｏにし、ＰＷＭ制御部２からのデューティ出力にかかわらず、スイッチング素子６を強制的にオフする。ここで、ＯＣＬ判定部４は１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達したことを検知してスイッチング素子６をオフするまでに動作遅れを有するため、１次側電流ｉ１の終期値ｉ１０がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされることになる。
【００１１】
スイッチング素子６がオフすると、２次側コイル１ｂに２次側電流ｉ２が流れる。この２次側電流ｉ２は、以下のように求められる。
【００１２】
図８の場合は、出力電圧Ｖout が高いので、その後の２次側電流ｉ２は、初期値ｉ２０に対して急激に減少し、再度スイッチング素子６がオンする前にｉ２＝０になっている。そして、再度スイッチング素子６がオンした瞬間の１次側電流ｉ１＝（ｎ２／ｎ１）×ｉ２＝０として求められる。
さらに、その後の１次側電流ｉ１は以下のように求められる。
【００１３】
一方、図９の示されるように、コンバータ起動時等出力電圧Ｖout が低い場合、ＯＣＬ判定部４は、出力電圧Ｖout が高い場合と同様に、１次側電流ｉ１の終期値ｉ１１がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされる。
２次側電流ｉ２の初期値ｉ２１は、図８の初期値ｉ２０と同じであるが、その後の２次側電流ｉ２は、上述した（式１）におけるＶout の値が小さいため、初期値ｉ２１に対して緩やかに減少する。
そのため、再度スイッチング素子６がオンするときにも、２次側電流ｉ２が高い値を維持しているため、１次側電流ｉ１２は、例えば、ＯＣＬ閾値ｉＳ１付近から、（式２）に基づいて再度上昇する。この際の１次側電流ｉ１は、ＯＣＬ閾値ｉＳ１を越えているため、ＯＣＬ判定部４は即座に過電流と判定し、スイッチング素子６がオフされるが、ＯＣＬ判定部４の動作遅れにより、スイッチング素子６がオフしたときの１次側電流の終期値ｉ１３は、前回の終期値ｉ１１よりもさらに上昇する。このような動作が繰り返され、１次側電流がＯＣＬ閾値ｉＳ１を越えて次々に上昇する電流暴走が発生する。
【００１４】
このような電流暴走が発生することを考慮し、スイッチング素子等ＤＣ−ＤＣコンバータの回路に用いられる素子については、素子の定格のマージンを十分取る必要があり、サイズが大きく、コストも高い素子を使用しなければならない。また、これらの定格の高い素子を使用することにより、ＤＣ−ＤＣコンバータの回路が大型化しまた、回路全体のコストも高いものになってしまうという問題点がある。
【００１５】
この発明は、このような課題を解決するためになされたもので、ＤＣ−ＤＣコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、ＤＣ−ＤＣコンバータ起動時や２次側の出力の短絡時の電流暴走を防止したＤＣ−ＤＣコンバータを提供することを目的とする。
【００１６】
【課題を解決するための手段】
この発明の請求項１に係るＤＣ−ＤＣコンバータは、１次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、スイッチング素子を流れる過電流を検出した場合、スイッチング素子をオフするとともに、その後の２次側の出力を検出し、２次側の出力に応じて、スイッチング素子のデューティを制御することを特徴とするものである。過電流が流れたスイッチング素子をオフし、過電流が流れなくなっても即座にスイッチング素子をオンすることなく、２次側の出力に応じてスイッチング素子のデューティを制御して、電流暴走を防止しつつＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
【００１７】
この発明の請求項２に係るＤＣ−ＤＣコンバータは、１次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、スイッチング素子をデューティ制御するＰＷＭ制御部と、スイッチング素子を流れる過電流を検出した場合、ＰＷＭ制御部によるデューティ制御にかかわらず、スイッチング素子をオフする過電流判定部と、この過電流判定部のオフ動作によりスイッチング素子がオフした後、その後の２次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するスキップ判定部とを備えることを特徴とするものである。過電流判定部のオフ動作によりスイッチング素子がオフした後、その後の２次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、電流暴走を防止しつつＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
２次側の出力として２次側出力電圧を用い、スキップ時間は２次側出力電圧に対して負の比例関係を有するようにしてもよい。２次側出力電圧が高い場合にはスキップ時間を長く、２次側出力電圧が低下するに従ってスキップ時間を短くして、電流暴走が発生しない範囲で、極力ＤＣ−ＤＣコンバータ起動時の立ち上がりを早めている。
【００１８】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態１．
図１にこの発明の実施の形態１に係るＤＣ−ＤＣコンバータの電気回路図を示す。
このＤＣ−ＤＣコンバータは、図７のＤＣ−ＤＣコンバータに対して、主に、スキップ判定部としてパルスＳＫＩＰ判定部３０を追加して設けたものである。
【００１９】
トランス１の１次側において、トランス１の１次側コイル１ａ（インダクタンスＬ１、巻数ｎ１）の一端は図示しない入力電圧Ｖinの直流電源に接続され、他端は例えばＭＯＳトランジスタからなるスイッチング素子（Ｍ１）６に接続されている。スイッチング素子６には過電流検出抵抗７が接続され、過電流検出抵抗７はトランス１の１次側のグランドに接地される。
また、トランス１の１次側に設けられたＰＷＭ制御部２は、トランス１の２次側の出力電圧Ｖout に連動するフィードバック電圧をフィードバック信号として入力し、２次側の出力電圧Ｖout が目標の値になるように所定のデューティ信号Ｄ１（パルス幅変調信号）を出力するＩＣである。
【００２０】
さらに、ＰＷＭ制御部２は、ＡＮＤ回路２３の入力側に接続されている。このＡＮＤ回路２３の入力側は、ＯＣＬ判定部４およびパルスＳＫＩＰ判定部３０にも接続されている。したがって、ＡＮＤ回路２３には、ＰＷＭ制御部２からのデューティ信号Ｄ１、ＯＣＬ判定部４からの出力信号Ｓ１およびパルスＳＫＩＰ判定部３０からの出力信号Ｔ１が入力され、これらの信号の論理積が出力信号Ｐ１として出力される。
ＡＮＤ回路２３の出力側は駆動回路５に接続され、駆動回路５にはスイッチング素子６が接続されている。駆動回路５は、ＡＮＤ回路２３の出力信号Ｐ１に基づいてスイッチング素子６をオン、オフさせる。
【００２１】
また、ＯＣＬ判定部４は、ＮＯＴ回路２５を介して、パルスＳＫＩＰ判定部３０の入力端子３１に接続されている。さらに、ＯＣＬ判定部４には、スイッチング素子６と過電流検出抵抗７との間の電位Ｖｒが入力される。ＯＣＬ判定部４は、入力された電位Ｖｒを基に、スイッチング素子６に流れる電流ｉ１が図３に示されるＯＣＬ閾値ｉＳ１以上の過電流である場合に、ＡＮＤ回路２３およびＮＯＴ回路２５に出力する出力信号Ｓ１をＬｏにする。ここで、ＯＣＬ判定部４、過電流検出抵抗７およびＡＮＤ回路２３は過電流判定部を構成する。過電流判定部は、スイッチング素子６を流れる電流ｉ１を検出し、検出した電流ｉ１が基準値以上のときはスイッチング素子６をオフするように構成されている。
【００２２】
一方、トランス１の２次側において、２次側コイル１ｂ（インダクタンスＬ２、巻数ｎ２）に整流ダイオード１１および平滑コンデンサ（Ｃ１）１２が接続され、平滑コンデンサ１２はグランドに接地される。整流ダイオード１１および平滑コンデンサ１２によりＤＣ−ＤＣコンバータの出力電圧Ｖout が直流電圧として生成され、これらの間の位置１３から取り出され図示しない他の回路に供給されるとともに、出力電圧Ｖout に連動する電圧がＰＷＭ制御部２にフィードバックされＤＣ−ＤＣコンバータの制御に利用される。
【００２３】
パルスＳＫＩＰ判定部３０の入力端子３３は、直列に配置された抵抗４１および４２の間に接続されている。抵抗４１は一端に出力電圧Ｖout がかかり、抵抗４２は一端が接地されており、２次側の出力電圧Ｖout に連動する分圧Ｖｓが入力端子３３に入力される。
ここで、分圧Ｖｓは、
Ｖｓ＝Ｖout ×Ｒ１／（Ｒ１＋Ｒ２） ………（式３）
として表される。
【００２４】
図２に詳細に示されるように、パルスＳＫＩＰ判定部３０には、第１オペアンプ３４および第２オペアンプ３５が配置されている。第１オペアンプ３４の入力端子（＋）には分圧Ｖｓが入力される。第２オペアンプ３５の入力端子（＋）は、オフセット電圧をかけるためにパルスＳＫＩＰ判定部３０の基準電圧Ｖ１に接続され、反転入力端子（−）には、第１オペアンプ３４の出力が抵抗値Ｒ４の抵抗３７を介して入力される。また、第２オペアンプ３５には抵抗値Ｒ５の帰還抵抗３８が接続されている。
【００２５】
このように構成された回路により、第２オペアンプ３５の出力として閾値電圧Ｖｔが生成される。
ここで、閾値電圧Ｖｔは、
Ｖｔ＝Ｖ１＋（Ｒ５／Ｒ４）×(Ｖ１−Ｖｓ） ………（式４）
として表される。
次に、第２オペアンプ３５の出力は、コンパレータ３６の反転入力端子（−）に入力される。また、コンパレータ３６の入力端子（＋）は、ＭＯＳトランジスタである放電スイッチ（Ｍ２）３９と静電容量Ｃ２のコンデンサ４０が並列に接続された回路に接続されている。この放電スイッチ３９およびコンデンサ４０には所定の電源に接続された基準電流Ｉref が流れる。
【００２６】
放電スイッチ３９は、ＮＯＴ回路２５を介してＯＣＬ判定部４の出力信号Ｓ１により制御され、出力信号Ｓ１がＬｏのときにオンされ、出力信号Ｓ１がＨｉのときにオフされる。
ここで、パルスＳＫＩＰ判定部３０、ＮＯＴ回路２５およびＡＮＤ回路２３はスキップ判定部を構成する。なお、ＡＮＤ回路２３は過電流判定部を構成するとともにスキップ判定部をも構成することになる。
【００２７】
次に、この発明の実施の形態に係るＤＣ−ＤＣコンバータの動作を図１および２の電気回路図並びに図３のタイムチャートに従って説明する。
図３のタイムチャートは、ＤＣ−ＤＣコンバータの起動時、すなわち２次側の出力電圧Ｖout が当初０Ｖである場合における、トランス１の１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
【００２８】
ＤＣ−ＤＣコンバータ起動当初、時刻ｔ０において、ＯＣＬ判定部４の出力信号Ｓ１およびパルスＳＫＩＰ判定部３０の出力信号Ｔ１はＨｉであり、ＰＷＭ制御部２のデューティ出力信号Ｄ１に従い、スイッチング素子６がオンする。スイッチング素子６がオンすると、１次側電流ｉ１は徐々に上昇する。１次側電流ｉ１がＯＣＬ閾値ｉＳ１に達すると、ＯＣＬ判定部４は１次側電流ｉ１が過電流であると判定して、出力信号Ｓ１をＬｏにする。
【００２９】
ＯＣＬ判定部４の出力信号Ｓ１がＬｏになることによりスイッチング素子６はオフされる。ＯＣＬ判定部４には多少の時間遅れがあるので、１次側電流ｉ１の終期値ｉ１１０がＯＣＬ閾値ｉＳ１を多少上回った時点で、スイッチング素子６がオフされることになる。
このように、時刻ｔ１において、スイッチング素子６がオフされると、２次側コイル１ｂに２次側電流ｉ２が流れる。２次側電流ｉ２の初期値ｉ１２０は、１次側電流ｉ１の終期値ｉ１１０に対応して、１次側換算ＯＣＬ閾値ｉＳ２の値をわずかに上回る値である。
その後の２次側電流ｉ２は、上述した（式１）により求められ、ｉ２＝（ｎ１／ｎ２）×ｉ１−Ｖout /Ｌ２×Δｔoff であり且つ出力電圧Ｖout は低い状態あるので、２次側電流ｉ２は緩やかに減少する。
【００３０】
また、ＯＣＬ判定部４の出力信号Ｓ１がＬｏになると、ＮＯＴ回路２５を介してパルスＳＫＩＰ判定部３０の入力端子３１がＨｉになり、放電スイッチ３９がオンする。放電スイッチ３９のオンにより、コンデンサ４０は放電される。コンデンサ４０の放電により、コンパレータ３６の入力端子（＋）電圧ＶｃはＶｔより低い電圧になるので、コンパレータ３６の出力であるパルスＳＫＩＰ判定部３０の出力信号Ｔ１も、ＯＣＬ判定部４の出力信号Ｓ１と同様にＬｏになる。
【００３１】
上述したＯＣＬ判定部４の判定によりスイッチング素子６が一旦オフすると、過電流検出抵抗７には電流が流れなくなり、ＯＣＬ判定部４の出力信号Ｓ１がＨｉになる。しかしながら、パルスＳＫＩＰ判定部３０の出力信号Ｔ１は、依然としてＬｏのままであるので、ＯＣＬ判定部４の出力信号Ｓ１がＨｉになっても、スイッチング素子６が即座にオンすることはなく、ＰＷＭ制御部２からのデューティ出力Ｄ１に従ってスイッチング素子６が動作することはない。すなわち、ＰＷＭ制御部２からのデューティ出力信号Ｄ１のパルスがスキップされることになる。
【００３２】
ＯＣＬ判定部４の出力信号Ｓ１がＨｉになると、パルスＳＫＩＰ判定部３０の入力端子３１がＬｏになり、放電スイッチ３９がオフする。
放電スイッチ３９がオフすると、コンデンサ４０が基準電流Ｉrefにより充電され、コンパレータ３６の入力端子（＋）の電圧Ｖｃは、図４に示されるように徐々に高くなる。一方、閾値電圧Ｖｔ０は、（式４）より２次側の出力電圧Ｖout の増加ともに、少しずつ減少する。
コンパレータ３６の入力端子（＋）の電圧Ｖｃが、コンパレータ３６の反転入力端子（−）に入力される閾値電圧Ｖｔを上回ると、パルスＳＫＩＰ判定部３０の出力信号Ｔ１はＨｉになる。
【００３３】
ここで、パルスＳＫＩＰ判定部３０の出力信号Ｔ１がＬｏからＨｉに切り替わるまでのスキップ時間Ｔｓは、
Ｔｓ＝Ｃ２×Ｖｔ／Ｉref ………（式５）
で求められる。
また、（式４）により表される閾値電圧Ｖｔは出力電圧Ｖout の分圧Ｖｓが小さいほど大きい。
したがって、図５の直線ａに示されるように、出力電圧Ｖout とスキップ時間Ｔｓとの間には、負の比例関係があり、出力電圧Ｖout が低いときほど、スキップ時間Ｔｓが長くなるように設定されている。
【００３４】
このように設定されたスキップ時間Ｔｓによって、パルスＳＫＩＰ判定部３０は、スキップ時間Ｔｓが経過してから出力信号Ｔ１をＬｏからＨｉに切り替えるので、スキップ時間Ｔｓの間に、ＯＣＬ判定部４の出力信号Ｓ１がたとえＨｉになっていても、ＰＷＭ制御部２のデューティ信号Ｄ１に基づいてスイッチング素子６が動作することはない。
ここでは、コンバータ起動後の、最初のスキップ時間Ｔｓ１は２次側の電流ｉ２がＯＣＬ閾値ｉＳ２を下回って減少するまでの時間になるように設定されている。
【００３５】
スキップ時間Ｔｓ１だけ経過した時刻ｔ２において、パルスＳＫＩＰ判定部３０の出力信号Ｔ１がＨｉになると、すでにＯＣＬ判定部３０の出力信号Ｓ１は、Ｈｉになっているので、ＡＮＤ回路２３の出力信号Ｐ１は、ＰＷＭ制御部２のデューティ信号Ｄ１に対応することになり、デューティ信号Ｄ１に基づいてスイッチング素子６がオンすることになる。
このとき、１次側電流ｉ１は、２次側電流ｉ２に対応して、ＯＣＬ閾値ｉＳ１を下回った付近から、（式２）に基づいて再度上昇する。１次側電流ｉ１が再度ＯＣＬ閾値ｉＳ１を越えると、ＯＣＬ判定部４の出力信号Ｓ１がＬｏになり、時刻ｔ３において、スイッチング素子６がオフされ、再度２次側電流ｉ２が誘起される。この際、スキップ時間Ｔｓ１の経過により、２次側の出力電圧Ｖout は、図９に比べ十分高められているので、２次側電流ｉ２の減少の割合が多くなる。
【００３６】
スイッチング素子６がオフされるので、ＯＣＬ判定部４の出力信号Ｓ１はＨｉに戻るが、パルスＳＫＩＰ判定部３０の出力信号Ｔ１はＬｏのままであるので、出力電圧Ｖout の値に応じて、再度スキップ時間Ｔｓ２だけ、スイッチング素子６がオフ状態に維持される。
この際、スキップ時間Ｔｓ２の経過により、２次側の出力電圧Ｖout はさらに高められ、スキップ時間Ｔｓ３のようにスキップ時間Ｔｓは出力電圧Ｖout の上昇に応じて小さくなりながら、このような一連の動作を繰り返すことによって、出力電圧Ｖout が所望の定常状態の電圧まで高められる。
【００３７】
このように、コンバータ起動当初から１次側コイル１ａに大電流を流し、再度１次側コイル１ａに電流を流すタイミングを、出力電圧Ｖout に応じたスキップ時間Ｔｓだけ遅らせることにより、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
すなわち、出力電圧Ｖout に応じてスキップ時間Ｔｓを変更して、スイッチング素子６のデューティ制御のサイクルを一時的に長くなるように変更することによって、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
また、電流暴走を防止できので、スイッチング素子等ＤＣ−ＤＣコンバータの回路に用いられる素子の定格のマージンを小さくすることができる。したがって、コンパクトで安価な素子を使用することが可能になり、ＤＣ−ＤＣコンバータの全体回路のダウンサイジングやコストダウンを図ることができる。
【００３８】
実施の形態２．
この発明の実施の形態２に係るＤＣ−ＤＣコンバータは、図１のパルスＳＫＩＰ判定部３０の入力端子３３に接続される抵抗４１および４２の回路に、図６に示されるように、所定の基準電圧にＶref に一端が接続された抵抗５１を追加したものであり、その他の構成は図１と同様であるので、全体の回路図は省略する。
抵抗５１は、抵抗値Ｒ３を有し、分圧Ｖｓにオフセット電圧を与えるように構成されている。
ここで、分圧Ｖｓは、
【００３９】
このように回路を構成すると、出力電圧Ｖout が０Ｖの場合であっても、分圧Ｖｓは０Ｖにならず、オフセット電圧が与えられる。
ところで、実施の形態１では、出力電圧Ｖout が０Ｖの場合における閾値電圧Ｖｔ０１は（式４）によりＶｔ０１＝Ｖ１＋（Ｒ５／Ｒ４）×Ｖ１となり、最大スキップ時間Ｔｓｍａｘは、（式５）によりＴｓｍａｘ＝Ｃ２×Ｖｔ０１／Ｉref となり、パルスＳＫＩＰ判定部３０の内部の回路構成により定められてしまう。
しかしながら、この実施の形態２のような回路構成にすると、出力電圧Ｖout が０Ｖの場合における、閾値電圧Ｖｔ０２は（式４）および（式６）によりＶｔ０２＝Ｖ１＋（Ｒ５／Ｒ４）×｛Ｖ１−（Ｖref ／Ｒ３）／（１／Ｒ１＋１／Ｒ２＋１／Ｒ３）｝となり、最大スキップ時間Ｔｓｍａｘは、（式５）によりＴｓｍａｘ＝Ｃ２×Ｖｔ０２／Ｉref となる。
【００４０】
したがって、パルスＳＫＩＰ判定部３０の入力端子３３に入力される分圧Ｖｓにオフセット電圧を与える回路を、パルスＳＫＩＰ判定部３０の外部に構成をすることにより、図５の線図ｂに示されるように、最大スキップ時間Ｔｓｍａｘを容易に変更することができる。
なお、この実施の形態２においては、最大スキップ時間Ｔｓｍａｘを上述した回路構成により変更できるようにしたが、（式５）からも明らかなように、パルスＳＫＩＰ判定部３０のコンデンサ４０の静電容量Ｃ２や基準電流Ｉref の値を変更することによっても、最大スキップ時間Ｔｓｍａｘを変更することができる。
【００４１】
上述した実施の形態１および２においては、図１、２および６に示されるように、パルスＳＫＩＰ判定部３０の入力端子３３に入力される分圧Ｖｓを生成するにあたり、２次側の出力電圧Ｖoutを利用したが、これに限定されるものではなく、ＰＷＭ制御部２に入力される２次側のフィードバック電圧を利用してもよい。すなわち、図１、２および６において、出力電圧Ｖout を抵抗４１の一端に印加する代わりに、ＰＷＭ制御部２に入力される２次側のフィードバック電圧を抵抗４１に印加する。
また、実施の形態１および２においては、スイッチング素子を用いたフライバック方式のＤＣ−ＤＣコンバータを例に説明したが、この発明に係るＤＣ−ＤＣコンバータは、これに限定されるものではなく、フォワードタイプのＤＣ−ＤＣコンバータにも適用できる。また、トランスを用いないＤＣ−ＤＣコンバータ、例えば、極性反転コンバータ、ステップダウンコンバータにも適用できる。
【００４２】
【発明の効果】
以上説明したように、この発明に係るＤＣ−ＤＣコンバータによれば、２次側の出力に応じて、デューティ制御のサイクルを変更するので、ＤＣ−ＤＣコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、ＤＣ−ＤＣコンバータ起動時や２次側の出力の短絡時の電流暴走を防止することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るＤＣ−ＤＣコンバータの電気回路図である。
【図２】図１のパルスＳＫＩＰ判定部の内部および周辺を示す電気回路図である。
【図３】実施の形態１に係るＤＣ−ＤＣコンバータの１次側コイル１ａを流れる１次側電流ｉ１および２次側コイル１ｂを流れる２次側電流ｉ２の様子を示すタイミングチャートである。
【図４】図１のパルスＳＫＩＰ判定部の動作を模式的に示すグラフである。
【図５】実施の形態１および２における出力電圧とスキップ時間との関係を示すグラフである。
【図６】実施の形態２に係るＤＣ−ＤＣコンバータのパルスＳＫＩＰ判定部の入力端子に接続される抵抗の回路構成を示す電気回路図である。
【図７】従来のＤＣ−ＤＣコンバータの電気回路図である。
【図８】従来のＤＣ−ＤＣコンバータにおいて、出力電圧が高い場合に、１次側電流ｉ１および２次側電流ｉ２の様子を示すタイミングチャートである。
【図９】従来のＤＣ−ＤＣコンバータにおいて、出力電圧が低い場合に、１次側電流ｉ１および２次側電流ｉ２の様子を示すタイミングチャートである。
【符号の説明】
１ａ…１次側コイル、１ｂ…２次側コイル、２…ＰＷＭ制御部、４…ＯＣＬ判定部（過電流判定部）、６…スイッチング素子、７…過電流検出抵抗（過電流判定部）、３０…パルスＳＫＩＰ判定部（スキップ判定部）、Ｔｓ…スキップ時間、Ｖout …２次側の出力電圧。
Claims (3)
- １次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子を流れる過電流を検出した場合、スイッチング素子をオフするとともに、その後の２次側の出力を検出し、前記２次側の出力に応じて、前記スイッチング素子のデューティを制御することを特徴としたＤＣ−ＤＣコンバータ。 - １次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、２次側コイルに誘起される電流から直流電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子をデューティ制御するＰＷＭ制御部と、
前記スイッチング素子を流れる過電流を検出した場合、前記ＰＷＭ制御部による前記デューティ制御にかかわらず、スイッチング素子をオフする過電流判定部と、
この過電流判定部の前記オフ動作により前記スイッチング素子がオフした後、
その後の２次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するスキップ判定部と
を備えたＤＣ−ＤＣコンバータ。 - 前記２次側の出力は、２次側出力電圧であって、
前記スキップ時間は、前記２次側出力電圧に対して負の比例関係を有する請求項２に記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360824A JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360824A JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004194452A true JP2004194452A (ja) | 2004-07-08 |
| JP4082200B2 JP4082200B2 (ja) | 2008-04-30 |
Family
ID=32759788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360824A Expired - Fee Related JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082200B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006085847A1 (en) * | 2005-01-28 | 2006-08-17 | Semiconductor Components Industries, L.L.C. | Soft-start circuit and method therefor |
| US7321206B2 (en) | 2006-02-13 | 2008-01-22 | Samsung Electronics Co., Ltd. | LED driving apparatus |
| CN105006966A (zh) * | 2015-05-05 | 2015-10-28 | 深圳市稳先微电子有限公司 | 一种开关电源控制芯片及反激式ac-dc转换器 |
| EP3185420A3 (en) * | 2015-12-25 | 2017-08-09 | Rohm Co., Ltd. | Switching power supply device |
| WO2020066111A1 (ja) * | 2018-09-26 | 2020-04-02 | Fdk株式会社 | スイッチング電源装置 |
-
2002
- 2002-12-12 JP JP2002360824A patent/JP4082200B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006085847A1 (en) * | 2005-01-28 | 2006-08-17 | Semiconductor Components Industries, L.L.C. | Soft-start circuit and method therefor |
| US7321206B2 (en) | 2006-02-13 | 2008-01-22 | Samsung Electronics Co., Ltd. | LED driving apparatus |
| KR100917623B1 (ko) | 2006-02-13 | 2009-09-17 | 삼성전자주식회사 | Ｌｅｄ 구동장치 |
| CN105006966A (zh) * | 2015-05-05 | 2015-10-28 | 深圳市稳先微电子有限公司 | 一种开关电源控制芯片及反激式ac-dc转换器 |
| CN105006966B (zh) * | 2015-05-05 | 2017-08-15 | 深圳市稳先微电子有限公司 | 一种开关电源控制芯片及反激式ac‑dc转换器 |
| EP3185420A3 (en) * | 2015-12-25 | 2017-08-09 | Rohm Co., Ltd. | Switching power supply device |
| US9882484B2 (en) | 2015-12-25 | 2018-01-30 | Rohm Co., Ltd. | Switching power supply device having pulse-by-pulse type overcurrent protection function |
| US10063148B2 (en) | 2015-12-25 | 2018-08-28 | Rohm Co., Ltd. | Switching power supply device having pulse-by-pulse type overcurrent protection function |
| WO2020066111A1 (ja) * | 2018-09-26 | 2020-04-02 | Fdk株式会社 | スイッチング電源装置 |
| JP2020054100A (ja) * | 2018-09-26 | 2020-04-02 | Fdk株式会社 | スイッチング電源装置 |
| JP7074633B2 (ja) | 2018-09-26 | 2022-05-24 | Fdk株式会社 | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4082200B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450402B2 (en) | Soft switching high efficiency flyback converter | |
| JP4291324B2 (ja) | Ｄｃ／ｄｃコンバータのための制御装置 | |
| JP4797637B2 (ja) | 共振型スイッチング電源装置 | |
| KR102613431B1 (ko) | 멀티 모드 스타트업을 갖는 스위칭 모드 파워 제어기 | |
| JP4104609B2 (ja) | スイッチモード電源ユニットの電流および電圧を制御する方法 | |
| JP2007006614A (ja) | スイッチング電源装置 | |
| JP2017127109A (ja) | スイッチング電源装置 | |
| JP6113077B2 (ja) | 方法および回路 | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| KR101642761B1 (ko) | Dc-dc 컨버터용 소프트 스타트 장치 및 방법 | |
| CN107834857B (zh) | 电源控制装置及绝缘型开关电源装置 | |
| US20160298590A1 (en) | A flyback switching mode power supply with voltage control and a method thereof | |
| JP5228567B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| CN112152432A (zh) | 用于驱动电力转换器中的电子开关的方法及控制电路 | |
| JP4161551B2 (ja) | 高圧電源装置 | |
| US7199643B2 (en) | Hot swappable pulse width modulation power supply circuits | |
| JP4082200B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| JP2018113811A (ja) | スイッチング電源装置 | |
| JP2009219250A (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| US8593830B2 (en) | Reverse current limit protection for active clamp converters | |
| JP2006042576A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002246192A (ja) | 放電灯点灯回路 | |
| US20220360172A1 (en) | Dc-dc buck smps | |
| JP6761357B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |