CN116134719A - 降压转换器的限流技术 - Google Patents

降压转换器的限流技术 Download PDF

Info

Publication number
CN116134719A
CN116134719A CN202180058958.4A CN202180058958A CN116134719A CN 116134719 A CN116134719 A CN 116134719A CN 202180058958 A CN202180058958 A CN 202180058958A CN 116134719 A CN116134719 A CN 116134719A
Authority
CN
China
Prior art keywords
output
voltage
input
comparator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180058958.4A
Other languages
English (en)
Inventor
J·O·豪鲁
A•K•瓦纳恁
A·J·科尔霍恩
J·M·帕卡拉
J·M·A·萨卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116134719A publication Critical patent/CN116134719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

在一些示例中，一种装置(104)包括开关调节器电路(112)、输出电路(114)、占空比比较电路(106)、电流比较电路(108)和开关调节器控制电路(110)。开关调节器电路(112)在第一电压和第二电压之间切换。输出电路(114)具有电压输入(220)和电压输出(211)，并基于第一电压和第二电压生成信号。占空比比较电路(106)响应于电压输出(211)处的电压超过乘数与参考信号的乘积而断言第一信号。电流比较电路(108)响应于电压输入(220)处的电压超过第一参考电压而断言第二信号，并且响应于电压输入(220)处的电压低于第二参考电压而断言第三信号。开关调节器控制电路(110)基于第一、第二和第三信号控制开关调节器电路(112)。

Description

降压转换器的限流技术
背景技术
功率转换器使输入信号阶跃上升或下降，以产生适合于电子设备的输出信号。例如，降压转换器可以产生比降压转换器接收到的输入信号具有更低电压和更高电流的输出信号。为了实现这个目的，功率转换器可以包括开关调节器电路。开关调节器电路包括快速接通和断开以调节由功率转换器提供的输出信号的开关(例如，晶体管)。
发明内容
在至少一个示例中，一种装置包括开关调节器电路、输出电路、占空比比较电路、电流比较电路和开关调节器控制电路。该开关调节器电路具有使能输入和开关输出。该输出电路具有电压输入和电压输出，该电压输入耦合到开关输出。该占空比比较电路包括第一比较器，该第一比较器具有第一比较器输入和第一比较器输出，该第一比较器输入耦合到电压输出。该电流比较电路包括第二比较器，该第二比较器具有第二比较器输出和第二比较器第一和第二输入，该第二比较器第一输入耦合到电压输入，而第二比较器第二输入被配置为接收第一参考电压。该电流比较电路还包括第三比较器，该第三比较器具有第三比较器输出和第三比较器第一和第二输入，该第三比较器第一输入耦合到电压输入，而第三比较器第二输入被配置为接收第二参考电压。该开关调节器控制电路具有控制输出和第一、第二和第三控制输入，该控制输出耦合到使能输入，而第一、第二和第三控制输入分别耦合到第一、第二和第三比较器输出。
在另一示例中，一种系统包括电源、负载和耦合到电源和负载的功率转换器。功率转换器包括开关调节器电路、输出电路、占空比比较电路、电流比较电路和开关调节器控制电路。开关调节器电路具有使能输入和开关输出，并且被配置为在第一电压和第二电压之间切换开关输出。该输出电路具有电压输入和电压输出。该电压输入耦合到开关输出。该电压输出耦合到负载并且被配置为向负载提供电压。占空比比较电路包括第一比较器。该第一比较器具有第一比较器输出，并且被配置为指示在电压输出处提供的电压是否超过乘数和由电源供应的参考信号的电压的乘积。电流比较电路包括第二比较器和第三比较器。该第二比较器具有第二比较器输出，并且被配置为指示在电压输入处提供的电压是否超过第一参考电压。该第三比较器具有第三比较器输出，并且被配置为指示在输入电压处提供的电压是否低于第二参考电压。开关调节器控制电路具有控制输出和第一、第二和第三控制输入。该控制输出耦合到使能输入，并且第一、第二和第三控制输入耦合到第一、第二和第三比较器输出。开关调节器控制电路被配置为基于第一、第二和第三比较器的指示在第一电流和第二电流之间驱动输出电路的电流。
在另一示例中，一种装置包括开关调节器电路、输出电路、占空比比较电路、电流比较电路和开关调节器控制电路。该开关调节器电路具有开关输出，并且被配置为在第一电压和第二电压之间切换。该输出电路具有电压输入和电压输出。该电压输入耦合到开关输出。该输出电路被配置为基于第一电压和第二电压生成输出信号。该占空比比较电路被配置为响应于在电压输出处提供的电压超过乘数和参考信号的乘积而断言第一信号。该电流比较电路被配置为响应于在电压输入处提供的电压超过第一参考电压而断言第二信号，并且响应于在电压输入处所提供的电压低于第二参考电压而断言第三信号。该开关调节器控制电路被配置为基于第一、第二和第三信号来控制开关调节器电路。
附图说明
图1是包括各种示例中的示例功率转换器电路的系统的框图。
图2是各种示例中的示例功率转换器电路的示意图。
图3是各种示例中的功率转换器电路的示例占空比比较电路的操作的图表。
图4A和图4B是用于操作各种示例中的功率转换器电路的示例方法的流程图。
图5A和图5B是各种示例中的示例开关调节器控制电路的示意图。
图6是各种示例中的示例功率转换器电路的时序图。
图7是各种示例中的示例功率转换器电路的时序图。
图8A、图8B和图8C是各种示例中的示例功率转换器电路的时序图。
具体实施方式
如上所述，功率转换器通过在导通和截止状态之间切换晶体管将输入信号(例如，由直流(DC)源提供)转换为输出信号。诸如场效应晶体管(FET)的晶体管是有效的开关，因为在FET接通或断开之后，它们几乎不需要额外的功率。然而，在开关时刻，由于耦合在晶体管和负载之间的输出电路，晶体管可能容易受到高振铃电压或电压尖峰的影响。例如，输出电路可以包括电感器，该电感器响应于第一晶体管具有导通状态和第二晶体管具有截止状态而开始存储能量。响应于第一和第二晶体管的开关状态，存储在电感器中的能量可以开始消散，以努力维持输出信号的电流，因此电压尖峰可能发生在晶体管和输出电路耦合的开关节点处。电压尖峰可能导致功率转换器电路的晶体管或其他部件的故障，或者可能导致输出信号的电流中的对应尖峰。电流尖峰可能损坏或干扰耦合到输出电路的负载的操作。
电流比较电路通常包括在功率转换器电路中，以帮助防止电压尖峰。电流比较电路可以包括第一比较器，以响应于第一晶体管具有导通状态和第二晶体管具有截止状态，将与输出电路的电流相关联的电压与与第一电流限制电平相关联的第一参考电压进行比较。与输出电路的电流相关联的电压可以在晶体管和输出电路耦合的节点处测量，并且可以被称为感测电压。响应于输出电路的电流的增加，感测电压降低。为了确定输出电路的电流是否高于第一电流限制电平，上述电流比较电路确定感测电压是否小于第一参考电压。电流比较电路还可以包括第二比较器，以响应于第一晶体管具有截止状态和第二晶体管具有导通状态将感测电压与与第二电流限制电平相关联的第二参考电压进行比较。响应于输出电路的电流的减小，感测电压增加。为了确定输出电路的电流是否低于第二电流限制电平，上述电流比较电路确定感测电压是否大于第二参考电压。第一电流限制电平可以被设置为略高于向适于耦合到功率转换器电路的负载供应所需的电流的值。第二电流限制电平可以被设置为略小于根据特定系统或设备的任何适当标准选择的电流的值。
上述电流比较电路允许响应于感测电压具有小于与第一电流限制电平相关联的第一参考电压的值或大于与第二电流限制电平相关联的第二参考电压的值而进行电流限制。然而，这种电流比较电路不是万无一失的，特别是在具有高频参考时钟信号或具有宽范围占空比的功率转换器中。特别地，响应于高频参考时钟信号，第一晶体管或第二晶体管可以在对要进行的感测电压的精确测量所需的最小时间量过去之前切换到导通状态。在该最小时间量期间，输出电路的电流可能超过第一电流限制电平或下降到低于第二电流限制电平。响应于输出电路的电流越过电流限制电平，电压尖峰可能发生在晶体管和输出电路耦合的开关节点处。
此外，功率转换器电路可能需要宽范围的供应电压以支持目标输出电压范围，因此功率转换器电路的占空比在宽范围内变化。宽范围占空比可导致第一晶体管或第二晶体管在要进行精确测量所需的最小时间量过去之前切换到导通状态，并且电压尖峰可能已经发生。在参考时钟信号具有高频或功率转换器电路具有宽范围占空比的实例中，上述电流比较电路可以减少但不消除电压尖峰的出现次数。在某些应用中，诸如传感器处理器供电系统(例如，安全气囊、防抱死制动器、动力转向等)，行业标准包括对一段时间内可能发生的大量故障的严格容差。电压尖峰的实例可能损坏功率转换器电路，并对由功率转换器电路供电的系统造成中断。中断可能会导致系统在时间容差上超过严格的故障。
因此，本文描述了包括电流比较电路和占空比比较电路以克服上述挑战的功率转换器电路的各种示例。本文描述的功率转换器电路根据输入信号的占空比驱动输出信号，同时限制输出电路的电流，使得输出电路的电流保持在电流上限电平和电流下限电平之间。在一些示例中，电流限制电平可以包括第一组电流限制电平和第二组电流限制电平。第一组电流限制电平可以限定输出电路的电流将在其内操作的电流上限范围，而第二组电流限制电平可以限定输出电路的电流将在其内操作的电流下限范围。每个电流限制范围包括电流上限电平和电流下限电平。例如，电流上限范围可以具有5安培(A)的电流上限电平和4A的电流下限电平，而电流下限范围可以具有-2A的电流上限电平和-1A的电流下限电平。电流比较电路使功率转换器电路能够响应于输出电路的电流已经越过电流限制电平的指示而强制晶体管接通。与参考时钟信号所指示的状态相反地接通的晶体管在本文中可以被称为“强制导通”晶体管。
占空比比较电路使功率转换器电路能够响应于输出信号的占空比在占空比极限之上或之下操作的指示来控制晶体管是否被强制接通。在一些示例中，占空比比较电路可以包括占空比上限和占空比下限。例如，给定0.1至1的占空比范围，占空比上限可以是0.75，而占空比下限可以是0.25。占空比比较电路指示输出信号的占空比是在低占空比范围、中间占空比(中占空比)范围还是在高占空比范围中操作。功率转换器电路响应于输出信号的占空比在一定范围内操作的指示来控制晶体管是否被强制接通。
图1是在各种示例中具有示例功率转换器电路104的系统100的框图。在示例中，系统100代表用于汽车系统的传感器处理系统(诸如安全气囊、防抱死制动器或动力转向系统)的电源。在一些示例中，系统100代表诸如平板电脑、笔记本电脑或智能手机的个人电子设备的传感器处理系统的电源。更一般地，系统100代表包括功率转换器电路的任何系统或设备，特别是包括高频宽占空比降压转换器的任何系统和设备。因此，系统100可以受益于在宽占空比上限制输出信号的电流，使得输出电路的电流在容差上限和容差下限之间，以保持符合适用于系统100的安全标准。
在一些示例中，系统100包括电源102、功率转换器电路104和负载116。电源102耦合到功率转换器电路104。电源102可以是能够提供DC或交流(AC)输入信号的任何设备。例如，电源102可以是发电机、储电部件(例如，电池)或被配置为将AC信号转换为DC信号的整流器电路(例如，交流发电机)。功率转换器电路104耦合到电源102和负载116。在示例中，功率转换器电路104包括占空比比较电路106、电流比较电路108、开关调节器控制电路110、开关调节器电路112和输出电路114。关于占空比比较电路106、电流比较电路108、开关调节器控制电路110、开关调节器电路112和输出电路114的内容和操作的示例细节在下面参考图2和图5提供。负载116耦合到功率转换器电路104。负载116是适于接收来自功率转换器电路104的输出信号并由其供电的任何部件、电路或设备。例如，负载116可以是或可以是汽车传感器处理系统的部件。
图1示出了信号VIN和信号VOUT。电源102将信号VIN输出到功率转换器电路104以供功率转换器电路104处理。功率转换器电路104处理信号VIN并输出信号VOUT以向负载116供电。下面提供了关于功率转换器电路104的操作的细节，但通常，占空比比较电路106使功率转换器电路106能够响应于信号VOUT的占空比在占空比极限之上或之下操作的指示来控制晶体管是否被强制导通。电流比较电路108使功率转换器电路104能够响应于输出电路114的电流已经越过电流限制电平的指示而强制晶体管导通。开关调节器控制电路110响应于来自占空比比较电路106和电流比较电路108的指示符来驱动开关调节器电路112。响应于开关调节器控制电路110的输出信号，开关调节器电路112以交替方式切换晶体管的状态，以生成在第一电压和第二电压之间切换的电压。输出电路114调节并滤波开关调节器电路112的电压，以生成具有在电流限制电平内的电流的信号VOUT。负载116至少部分地根据信号VOUT操作。在功率转换器电路104是降压转换器的示例中，信号VOUT的电压小于信号VIN的电压。
图2是根据示例的示例功率转换器电路104的示意图。如上参考图1所述，功率转换器电路104包括占空比比较电路106、电流比较电路108、开关调节器控制电路110、开关调节器电路112和输出电路114。虽然在图1中未明确示出，但是功率转换器电路104进一步包括比较器200，这将在下面参考图2进行描述。
占空比比较电路106接收参考信号VIN，并耦合到开关调节器控制电路110、开关调节器电路112和输出电路114。例如，参考信号VIN可以由电源102(图1)供应。在示例中，占空比比较电路106包括放大器电路202和204以及比较器206和208。在示例中，放大器电路202、204是具有非单位增益的非反相放大器。在一些示例中，放大器电路202、204可以由分压器电路代替。放大器电路202接收参考信号VIN，并耦合到比较器206的反相端子和开关调节器电路112的晶体管210的漏极端子。比较器206的非反相端子耦合到输出电路114的输出节点211。比较器206的输出端子耦合到开关调节器控制电路110的输入Upper_Duty_Limit。放大器电路204接收参考信号VIN并耦合到比较器208的反相端子。比较器208的非反相端子耦合到输出节点211。比较器208的输出端子耦合到开关调节器控制电路110的输入Lower_Duty_Limit。因为比较器206、208的非反相端子耦合到输出节点211，所以比较器206、206适于接收信号VOUT。
电流比较电路108接收多个参考电压，并耦合到开关调节器控制电路110、开关调节器电路112和输出电路114。每个参考电压具有各自的电流限制电平。不同的电流限制电平是特定于应用的，并且可以使用特定系统或设备的任何合适的标准来确定。例如，第一和第二电流限制电平可以确定功率转换器电路104的输出信号的电流上限范围，而第三和第四电流限制电平则可以确定功率转换器电路104的输出信号的电流下限范围。参考电压可以由被配置为供应电压的任何部件、电路或设备供应。
在示例中，电流比较电路108包括比较器212、214、216和218。比较器212的非反相端子接收参考电压5A_ref_voltage。参考电压5A_ref_voltage可以与例如5A的电流限制电平相关联。比较器212的反相端子耦合到开关节点220、晶体管210的源极、晶体管222的漏极和电感器224的第一端。比较器212的输出端子耦合到开关调节器控制电路110的输入HS_Upper_Limit。比较器214的非反相端子接收参考电压4A_ref_voltage。参考电压4A_ref_voltage可以与例如4A的电流限制电平相关联。比较器214的反相端子耦合到开关节点220。比较器214的输出端子耦合到开关调节器控制电路110的输入LS_Upper_Limit。比较器216的反相端子接收参考电压-1A_ref_voltage。参考电压-1A_ref_voltage可以与例如-1A的电流限制电平相关联。比较器216的非反相端子耦合到开关节点220。比较器216的输出端子耦合到开关调节器控制电路110的输入HS_Lower_Limit。比较器218的反相端子接收参考电压-2A_ref_voltage。参考电压-2A_ref_voltage可以与例如-2A的电流限制电平相关联。比较器218的非反相端子耦合到开关节点220。比较器218的输出端子耦合到开关调节器控制电路110的输入LS_Lower_Limit。
开关调节器控制电路110耦合到占空比比较电路106、电流比较电路108和开关调节器电路112。开关调节器控制电路110还包括耦合到比较器200的输出的输入Loop_comp。下面参考图5A和图5B描述关于开关调节器控制电路110的内容的示例细节。在示例中，开关调节器控制电路110包括多个输入和耦合到开关调节器电路112的驱动器电路226的输出。在开关调节器控制电路110的输出227处提供输出信号hs_on。
开关调节器电路112接收参考信号VIN，并耦合到开关调节器控制电路110、输出电路114、占空比比较电路106和电流比较电路108。在示例中，开关调节器电路112包括驱动器电路226、晶体管210和晶体管222。在一些示例中，晶体管210、222是场效应晶体管(FET)。在示例中，晶体管210、222是n沟道FET(NFET)。在一些示例中，晶体管210、222是高压FET。驱动器电路226耦合到开关调节器控制电路110的输出227、晶体管210的栅极端子和晶体管222的栅极端子。驱动器电路226可以是被配置为以交替方式切换晶体管210、222的任何电路，使得在晶体管210导通时，晶体管222截止，并且使得在晶体管210截止时，晶体管222导通。晶体管210的漏极端子接收参考信号VIN并耦合到放大器202、204。因为晶体管210接收参考信号VIN，所以晶体管210可以被称为高侧(HS)晶体管210。如上所述，晶体管210的源极端子耦合到晶体管222的漏极端子、开关节点220、电感器224的第一端、比较器212、214的反相端子以及比较器216、218的非反相端子。晶体管222的源极端子耦合到接地端子。因为晶体管222耦合到接地端子，所以晶体管222可以被称为低侧(LS)晶体管222。
输出电路114适于耦合到负载(图2中未明确示出)，并且耦合到占空比比较电路106、电流比较电路108和开关调节器电路112。负载可以是例如负载116。在示例中，输出电路114包括开关节点220、电感器224、输出节点211和电容器228。如上所述，电感器224的第一端耦合到开关节点220、比较器212、214的反相端子、比较器216、218的非反相端子、晶体管210的源极端子和晶体管222的漏极端子。电感器224的第二端适于耦合到负载116，并且耦合到电容器228的第一端、输出节点211以及比较器206、208的非反相端子。电容器228的第二端耦合到接地端子。信号VOUT被提供在输出节点211处。
比较器200接收参考电压VREF(例如，在比较器200的非反相端子处)，并耦合到开关调节器控制电路110和输出电路114。例如，参考电压VREF可以由参考电压源供应。参考电压可以称为反馈电压阈值VREF，或者简称为VREF。参考电压源可以是被配置为供应电压的任何部件、电路或设备。在示例中，比较器200的反相端子耦合到输出节点211，并且比较器200的输出端子耦合到开关调节器控制电路110的输入Loop_comp。
现在描述占空比比较电路106的操作。参考信号VIN被提供给占空比比较电路106。在示例中，参考信号VIN的电压可以在2.7伏(V)和5.5V之间变化。在一些示例中，参考信号VIN的电压是特定于应用的，并且可以根据特定系统或设备的任何合适的标准在上限和下限之间变化。放大器电路202输出是参考信号VIN的电压和放大器电路202的增益的乘积的电压。放大器电路202的增益可以是对应于占空比上限的乘数。占空比上限可指示仅HS晶体管210可被强制接通或保持导通。例如，响应于0.7的占空比上限，放大器电路202可以具有0.7的增益。比较器206将放大器电路202的输出与信号VOUT的电压进行比较。在示例中，信号VOUT的电压可以在0.3V至3.3V之间变化。在一些示例中，信号VOUT的电压是特定于应用的，并且可以根据特定系统或设备的任何合适的标准在上限和下限之间变化。基于该比较，比较器206生成指示信号VOUT的电压是否大于或小于放大器电路202的输出的输出信号。(图3是示出基于占空比限制的强制许可的图，并在下文中描述。)比较器206的输出信号被提供给开关调节器控制电路110的输入Upper_Duty_Limit。下面参考图5A和图5B描述开关调节器控制电路110的操作。
放大器电路204输出是参考信号VIN和放大器电路204的增益的乘积的电压。放大器电路204的增益可以是对应于占空比下限的乘数，该占空比下限可以指示仅LS晶体管222可以被强制接通或保持导通。例如，响应于0.3的占空比下限，放大器电路204可以具有0.3的增益。在一些示例中，放大器电路202、204的增益是特定于应用的，因此根据特定系统或设备的任何合适的标准来选择。比较器208将放大器电路204的输出与信号VOUT的电压进行比较。基于该比较，比较器206生成指示信号VOUT的电压是否大于或小于放大器电路204的输出的输出信号。(如上所述，图3是示出基于占空比限制的强制许可的图。)比较器208的输出信号被提供给开关调节器控制电路110的输入Lower_Duty_Limit。如上所述，下面参考图5A和图5B描述开关调节器控制电路110的操作。
现在描述电流比较电路108的操作。将参考电压5A_ref_voltage供应给比较器212的非反相端子。例如，参考电压5A_ref_voltage可以与5A的目标电感器电流相关联。电感器电流是电感器224的电流，并且可以被称为输出电路114的电流。在一些示例中，参考电压5A_ref_voltage与电流限制电平相关联，该电流限制电平对应于略大于操作系统或设备所需的电流电平的电流。例如，参考电压5A_ref_voltage可以与比操作系统或设备所需的电流大0.2A的电流限制电平相关联。在一些示例中，参考电压5A_ref_voltage是特定于应用的，因此根据特定系统或设备的任何合适的标准来选择。比较器212将参考电压5A_ref_voltage与在开关节点220处提供的感测电压进行比较。如上所述，感测电压与输出电路114的电流相关联。因为输出电路114的电流是在晶体管210、222耦合到输出电路114的开关节点220处测量的，所以输出电路114的电流可以被称为输出电路114的输入电流。基于该比较，比较器212生成指示参考电压5A_ref_voltage是否大于或小于感测电压的输出信号。比较器212的输出信号被提供给开关调节器控制电路110的输入HS_Upper_Limit。如上所述，下面参考图5A和图5B描述开关调节器控制电路110的操作。
将参考电压4A_ref_voltage供应给比较器214的非反相端子。例如，参考电压4A_ref_voltage可以与4A的目标电感器电流相关联。在一些示例中，参考电压4A_ref_voltage与电流限制电平相关联，该电流限制电平略低于响应于HS晶体管210或LS晶体管222接通而防止感测电压超过参考电压5A_ref_voltage所需的电流。例如，参考电压4A_ref_voltage可以与电流限制电平相关联，该电流限制电平比响应于HS晶体管210或LS晶体管222接通而防止感测电压超过参考电压5A_ref_voltage所需的电流低0.2A。在一些示例中，参考电压4A_ref_voltage是特定于应用的，因此根据特定系统或设备的任何合适的标准来选择。在示例中，参考电压5A_ref_voltage和参考电压4A_ref_voltage是电感器电流在其内操作的电流上限范围的电流上限电平和电流下限电平。比较器214将参考电压4A_ref_voltage与感测电压进行比较。基于该比较，比较器214生成指示参考电压4A_ref_voltage是否大于或小于感测电压的输出信号。比较器214的输出信号被提供给开关调节器控制电路110的输入LS_Upper_Limit。如上所述，下面参考图5A和图5B描述开关调节器控制电路110的操作。
将参考电压-1A_ref_voltage供应给比较器216的反相端子。例如，参考电压-1A_ref_voltage可以与-1A的目标电感器电流相关联。在一些示例中，参考电压-1A_ref_voltage与电流限制电平相关联，该电流限制电平略高于响应于HS晶体管210或LS晶体管222接通而防止感测电压具有小于参考电压-2A_ref_voltage的值。例如，参考电压-1A_ref_voltage可以与电流限制电平相关联，该电流限制电平比响应于HS晶体管210或LS晶体管222接通而防止感测电压超过参考电压-2A_ref_voltage所需的电流高0.2A。在一些示例中，参考电压-1A_ref_voltage是专用的，因此根据特定系统或设备的任何合适的标准来选择。比较器216将参考电压-1A_ref_voltage与感测电压进行比较。基于该比较，比较器216生成指示参考电压-1A_ref_voltage是否大于或小于感测电压的输出信号。比较器216的输出信号被提供给开关调节器控制电路110的输入HS_Lower_Limit。如上所述，下面参考图5A和图5B描述开关调节器控制电路110的操作。
将参考电压-2A_ref_voltage供应给比较器218的反相端子。例如，参考电压-2A_ref_voltage可以与-2A的目标电感器电流相关联。在一些示例中，参考电压-2A_ref_voltage与电流限制电平相关联，该电流限制电平是略低于系统或设备操作所需的最小电流的电流。例如，参考电压-2A_ref_voltage可以与比系统或设备操作所需的最小电流低0.2A的电流限制电平相关联。在一些示例中，参考电压-2A_ref_voltage根据特定系统或设备的任何合适的标准来选择。在示例中，参考电压-1A_ref_voltage和参考电压-2A_ref_voltage是感应器电流在其内操作的电流下限范围的电流上限电平和电流下限电平。比较器218将参考电压-2A_ref_voltage与感测电压进行比较。基于该比较，比较器218生成指示参考电压-2A_ref_voltage是否大于或小于感测电压的输出信号。比较器218的输出信号被提供给开关调节器控制电路110的输入LS_Lower_Limit。如上所述，下面参考图5A和图5B描述开关调节器控制电路110的操作。
现在描述开关调节器电路112和输出电路114的操作。驱动器电路226接收开关调节器控制电路110的输出信号hs_on作为输入。(如上所述，下面参考图5描述开关调节器控制电路110的操作。)响应于指示HS晶体管210将被使能的输出信号hs_on，驱动器电路226将HS晶体管210的栅极端子驱动为高，并将LS晶体管222的栅极端子驱动为低。响应于晶体管210的栅极端子为高，HS晶体管210允许电流从HS晶体管210的漏极端子传播到HS晶体管210的源极端子，并且HS晶体管210被描述为导通。响应于晶体管222的栅极端子为低，LS晶体管222防止电流从LS晶体管222的漏极端子传播到LS晶体管222的源极端子，并且LS晶体管222被描述为关断。响应于HS晶体管210导通而LS晶体管222关断，电流通过HS晶体管210传播到开关节点220并通过电感器224。当电流通过电感器224和电容器228传播时，能量存储在电感器228中，电容器228开始建立电荷，并且在输出节点211处提供信号VOUT。输出电路114的输入电流被提供在开关节点220处，并且对应的感测电压可以在开关节点210处进行测量。
响应于指示HS晶体管210将被禁用的输出信号hs_on，驱动器电路226将HS晶体管210的栅极端子驱动为低，并将LS晶体管222的栅极端子驱动为高。响应于晶体管210的栅极端子为低，没有电流传播通过HS晶体管210。响应于晶体管222的栅极端子为高，电流被允许传播通过LS晶体管222。响应于LS晶体管222接通，电感器224的存储能量开始消散，并且电感器电流减小。在开关节点220处提供减小的电感器电流，并且可以在开关节点210处测量对应的感测电压。
现在描述比较器200的操作。如上所述，电压VREF被供应给比较器200的非反相端子。比较器200将电压VREF与信号VOUT的电压进行比较。信号VOUT的电压在此可以称为反馈电压。基于该比较，比较器200生成指示信号VOUT的电压是否大于或小于电压VREF的输出信号。比较器200的输出信号被提供给开关调节器控制电路110的输入Loop_comp。如上所述，下面参考图5描述开关调节器控制电路110的操作。
现在参考图3，示出了根据示例的功率转换器电路的占空比比较电路的操作的图表300。占空比比较电路可以是例如占空比比较电路106。功率转换器电路可以是例如功率转换器电路104。图表300的x轴示出了占空比作为占空比范围的乘数。图表300的y轴示出了确定信号VOUT的电压是否大于占空比上限的UPPER DUTY CYCLE LIMIT比较器的操作图表302和确定信号VOUT的电压是否大于占空比下限的LOWER DUTY CYCLE LIMIT比较器的操作图表304。例如，UPPER DUTY CYCLE LIMIT比较器可以是比较器206，而LOWER DUTY CYCLELIMIT比较器可以是比较器208。该图表的y轴示出了FORCE LS图表306和FORCE HS图表308，FORCE LS图表306示出了LS晶体管可以在其期间被强制接通或保持导通的占空比范围的部分，而FORCE HS图表308示出了HS晶体管可以在其期间被强制接通或保持导通的占空比范围的部分。例如，LS晶体管可以是晶体管222，而HS晶体管可以是晶体管210。
仍然参考图3，窗口310和312的边界将占空比范围划分为三个区段。跨越从0到窗口312的下边界的占空比范围的第一区段可以被称为低占空比范围。窗口312的下边界可以对应于例如0.3的占空比下限。跨越从窗口312的下边界到窗口310的上边界的占空比范围的第二区段可以被称为中间占空比(中占空比)范围。窗口310的上边界可以对应于例如0.7的占空比上限。跨越从窗口310的上边界到1的占空比范围的第三区段可以被称为高占空比范围。在窗口310期间，LS晶体管222可以被强制接通或保持导通，如FORCE LS图表306所示。在窗口312期间，HS晶体管210可以被强制接通或保持导通，如FORCE HS图表308所示。
对于低占空比范围，功率转换器电路104可以强制LS晶体管222接通或保持导通，但可以不强制HS晶体管210接通。操作图表302的低信号指示LS晶体管222可被强制接通或保持导通。操作图表304的低信号指示HS晶体管210可以不被强制接通或保持导通。在低占空比期间强制LS晶体管222导通并不限制占空比，并且将输出电路114的电流汲取到防止感测电压越过响应于HS晶体管210根据参考信号的占空比切换到导通状态的与电流上限相关联的参考电压的电平。对于中间占空比(例如，中占空比)范围，功率转换器电路104可以强制LS晶体管222或HS晶体管210接通或保持导通，而不限制占空比。操作图表304的高信号指示HS晶体管210可以被强制接通或保持导通。对于高占空比范围，功率转换器电路104可强制HS晶体管210接通或保持导通，但可不强制LS晶体管222保持导通或接通。操作图表304的高信号指示LS晶体管222可以不被强制接通或保持导通。在高占空比范围期间强制HS晶体管210导通并不限制占空比，并且将输出电路114的电流汲取到防止感测电压越过与响应于LS晶体管222根据参考信号的占空比接通的电流下限相关联的参考电压的电平。
图4A和图4B示出了在各种示例中用于操作功率转换器电路的示例方法400的流程图。功率转换器电路可以是例如功率转换器电路104。在图4A的框402处，方法400响应于功率转换器电路104接通HS晶体管210并在等于消隐时间的持续时间内启动过电流保护而开始。消隐时间是进行精确测量所需的阈值(例如，最小)时间量。在示例中，消隐时间可以是28纳秒(ns)。在一些示例中，消隐时间是特定于应用的，并且根据特定系统或设备的任何合适的标准来选择。在过电流保护期间，开关调节器控制电路110可以忽略电流比较电路108的输出。忽略电流比较电路108的输出防止不准确的测量影响功率转换器电路104的操作。例如，功率转换器电路104可响应于比较器214指示输出电路114的电流具有小于电流下限电平的值(例如，开关节点220处的感测电压大于参考电压4A_ref_voltage)而接通HS晶体管210。在另一示例中，功率转换器电路104可以响应于比较器200指示信号VOUT的电压具有小于电压VREF的值而接通HS晶体管210。
在图4A的框404处，功率转换器电路104等待，直到接收到LS晶体管222的使能信号，或者直到接收到HS电流上限电平已被越过的指示符。HS电流上限电平可以是例如与电流上限范围相关联的电流上限电平。例如，可以响应于比较器200指示信号VOUT的电压具有大于电压VREF的值来提供LS晶体管的使能信号。在图4A的框406处，功率转换器电路104确定输出电路114的电流是否具有大于HS电流上限电平的值。在图4A的框408处，响应于确定输出电路114的电流具有大于HS电流上限电平的值(例如，比较器212指示开关节点220处的感测电压小于参考电压5A_ref_voltage)，功率转换器电路104强制LS晶体管222接通至少等于强制时间的持续时间。强制时间是包括消隐时间以及考虑通过电路系统传播的信号的延迟时间的持续时间。
在图4B的框410处，响应于经过的持续时间，功率转换器电路104确定输出电路114的电流是否具有小于LS电流上限电平的值。例如，LS电流上限电平可以是与电流上限范围相关联的电流下限电平。响应于确定输出电路114的电流不具有小于LS电流上限电平的值(例如，比较器214指示开关节点220处的感测电压小于参考电压4A_ref_voltage)，在图4B的框412处功率转换器电路104强制LS晶体管222保持导通。在图4B的框414处，功率转换器电路104强制LS晶体管222保持导通，直到接收到HS晶体管210的使能信号或者直到接收到LS电流下限电平已被越过的指示符。例如，LS电流下限电平可以是与电流下限范围相关联的电流下限电平。例如，参考信号VIN的占空比可以为HS晶体管210提供使能信号。
在图4B的框416处，功率转换器电路104确定输出电路114的电流是否具有小于LS电流下限电平的值。响应于确定输出电路114的电流具有小于LS电流下限电平的值(例如，比较器218指示开关节点220处的感测电压大于参考电压-2A_ref_voltage)，在图4B的框418处功率转换器电路104强制HS晶体管210导通至少等于强制时间的持续时间。在图4B的框420处，在持续时间过去之后，功率转换器电路104确定输出电路114的电流是否具有大于HS电流下限电平的值。HS电流下限电平可以是例如与电流下限范围相关联的电流上限电平。响应于确定输出电路114的电流具有小于HS电流下限电平的值(例如，比较器216指示开关节点220处的感测电压大于参考电压-1A_ref_voltage)，在图4B的框422处功率转换器电路104强制HS晶体管210保持导通。功率转换器电路104强制HS晶体管210保持导通，直到图4B的框420处的确定指示输出电路114的电流具有大于HS电流下限电平的值。如上所述，响应于确定输出电路114的电流具有大于HS电流下限电平的值(例如，比较器216指示开关节点220处的感测电压小于参考电压-1A_ref_voltage)，功率转换器电路104返回到图4A的框404以等待LS晶体管222的使能信号或HS电流上限电平已被越过的指示符。
再次参考图4A的框406，响应于输出电路114的电流不大于HS电流上限电平的确定，功率转换器电路104在图4A的框424处确定输出电路114中的电流是否具有小于HS电流下限电平的值。功率转换器电路104响应于输出电路114的电流具有小于HS电流下限电平的值的确定，在图4B的框422处强制HS晶体管210保持导通。功率转换器电路104强制HS晶体管210保持导通，直到在图4B的框420处确定输出电路114的电流具有大于HS电流下限电平的值。响应于确定输出电路114的电流具有大于HS电流下限电平的值(例如，比较器216指示开关节点220处的感测电压小于参考电压-2A_ref_voltage)，功率转换器电路104返回到图4A的框404以等待LS晶体管222的使能信号或HS电流上限电平已被越过的指示符。
再次参考图4A的框424，响应于功率转换器电路104确定输出电路114的电流不具有小于HS电流下限电平的值，功率转换器电路104在图4A的框426处确定信号VOUT的占空比是否低于占空比上限。在框432处，响应于确定信号VOUT的占空比具有小于占空比上限的值(例如，比较器206指示0.7乘以电压VIN大于VOUT的电压)，在图4A的框428处功率转换器电路104强制LS晶体管222接通至少等于强制时间的持续时间。如上所述，在图4B的框414处功率转换器电路104等待HS晶体管210的使能信号或LS电流下限电平已被越过的指示符。
再次参考图4A的框426，响应于确定信号VOUT的占空比不具有小于占空比上限的值(例如，比较器206指示0.7乘以VIN的电压小于VOUT的电压)，在图4A的框430处功率转换器电路104接通LS晶体管222并在等于消隐时间的持续时间内启动过电流保护。如上所述，在图4B的框414处功率转换器电路104等待HS晶体管210的使能信号或LS电流下限电平已被越过的指示符。
再次参考图4B的框416，响应于功率转换器电路104确定输出电路114的电流具有不小于LS电流下限电平的值，在图4B的框432处功率转换器电路104确定输出电路114的电流是否具有大于LS电流上限电平的值。如上所述，响应于确定输出电路114的电流具有大于LS电流上限电平的值，在图4B的框412处功率转换器电路104强制LS晶体管222保持导通。
再次参考图4B的框432，响应于输出电路114的电流具有不大于LS电流上限电平的值的确定，在图4B的框434处功率转换器电路104确定信号VOUT的占空比是否具有小于占空比下限的值。在图4B的框436处功率转换器电路104响应于确定信号VOUT的占空比不具有低于占空比下限的值(例如，比较器208指示0.3乘以VIN的电压小于VOUT的电压)，强制HS晶体管210接通至少等于强制时间的持续时间。如上所述，功率转换器电路104返回到图4A的框404，以等待LS晶体管222的使能信号或电流电平已被越过的指示符。
再次参考图4B的框434，如上面所述，响应于确定输出信号的占空比具有小于占空比下限的值(例如，比较器208指示0.3乘以VIN的电压大于VOUT的电压)，功率转换器电路104返回到图4A的框402以接通HS晶体管210并在等于消隐时间的持续时间内启动过电流保护。
在操作中，方法400实现图表300并确定用于切换HS晶体管210和LS晶体管222的条件是否存在。在图4B的框434处，功率转换器电路104确定信号VOUT的占空比是否低于占空比下限。响应于信号VOUT的占空比具有不小于占空比下限的值，可以在图4B的框436处强制HS晶体管210导通。允许响应于信号VOUT的占空比具有不小于占空比下限的值而强制HS晶体管210与用于响应于信号VOUT的占空比具有不小于占空比下限的值而强制HS晶体管210接通或保持导通的FORCE HS图表308匹配。在图4A的框426处，功率转换器电路104确定信号VOUT的占空比是否具有小于占空比上限的值。响应于信号VOUT的占空比具有小于占空比上限的值，LS晶体管222可以在图4A的框428处被强制导通。允许响应于信号VOUT的占空比具有小于占空比上限的值而强制LS晶体管222与用于响应于信号VOUT的占空比具有小于占空比上限的值而强制LS晶体管222接通或保持导通的FORCE LS图表306匹配。
图5A和图5B示出了各种示例中的示例开关调节器控制电路110的示意图。开关调节器控制电路110包括电流限制指示符电路500(图5A)、时钟发生器电路502(图5B)和驱动器锁存电路504(图5B)。电流限制指示符电路500接收输入HS_Upper_Limit、LS_Upper_Limit、HS_Lower_Limit和LS_Lower_Limit，并耦合到驱动器锁存电路504。时钟发生器电路502耦合到驱动器锁存电路504并接收时钟信号CLK。时钟信号CLK提供功率转换器电路104的开关频率。时钟发生器电路502可以是响应于输出信号hs_on和时钟信号CLK生成信号以接通LS晶体管和关断HS晶体管的任何电路。驱动器锁存电路504接收输入Loop_comp、Upper_Duty_Limit和Lower_Duty_Limit，并耦合到电流限制指示符电路500和时钟发生器电路502。驱动器锁存电路504接收时钟发生器电路502的输出505，并被配置为生成输出信号hs_on。
在示例中，电流限制指示符电路500(图5A)包括“与”门506、508、510、512、514、516、518和520；“或非”门522和524；“或”门526和528；以及锁存器530、532和534。锁存器530、532、534可以是SR触发器。在一些示例中，锁存器530、532、534可以是集控SR触发器。在一些示例中，锁存器530、532、534可以是能够保持输出状态直到接收到外部触发的任何装置，诸如D触发器或双稳态多谐振荡器。
“或非”门522的第一输入从驱动器锁存电路504接收消隐时间信号ls_blank(图5B)。“或非”门522的第二输入从驱动器锁存电路504接收消隐时间信号hs_blank(图5B)。“或非”门522的输出耦合到“与”门516的第一输入和“与”门520的第一输入。“与”门506的第一输入接收驱动器锁存电路504的输出信号hs_on(图5B)；“与”门506的第二输入接收输入HS_Lower_Limit；“与”门506的输出耦合到“或”门526的第一输入。“与”门508的第一输入接收输出信号hs_on的反相信号；“与”门508的第二输入接收输入LS_Lower_Limit；“与”门508的输出耦合到“或”门526的第二输入。“或”门526的输入耦合到“与”门506、508的输出；并且“或”门526的输出耦合到“与”门516的第二输入。
“与”门510的第一输入接收输出信号hs_on；“与”门510的第二输入接收输入HS_Upper_Limit；并且“与”门510的输出耦合到“或”门528的第一输入。“与”门512的第一输入接收输出信号hs_on的反相信号；“与”门512的第二输入接收输入LS_Upper_Limit，并且“与”门512的输出耦合到“或”门528的第二输入。“或”门528的输入耦合到“与”门510、512的输出；并且“或”门528的输出耦合到“与”门520的第二输入。
“与”门516的输入耦合到“或非”门522和“或”门526的输出；并且“与”门516的输出耦合到“与”门514的第一输入和锁存器532的输入S。“与”门520的输入耦合到“或非”门522和“或”门528的输出；并且“与”门520的输出耦合到锁存器534的输入S。
“与”门514的第一输入耦合到“与”门516的输出；“与”门514的第二输入接收输出信号hs_on的反相信号；并且“与”门514的输出耦合到锁存器530的输入S。锁存器530的输入S耦合到“与”门514的输出；锁存器530的输入R接收消隐时间信号ls_blank；并且锁存器530的输出Q耦合到驱动器锁存电路504(图5B)。
“与”门518接收输出信号hs_on并从驱动器锁存电路504接收晶体管强制信号hs_force的反相信号；“与”门518的输出耦合到锁存器532的R输入。锁存器532的输入S耦合到“与”门516的输出和“与”门514的第一输入；锁存器532的输入R耦合到“与”门518的输出；并且锁存器532的输出Q和QN耦合到驱动器锁存电路504(图5B)。
“或非”门526接收输出信号hs_on并接收晶体管强制信号ls_force；并且“或非”门526的输出耦合到锁存器534的R输入。锁存器534的输入S耦合到“与”门520的输出；锁存器534的输入R耦合到“或非”门526的输出，并且锁存器532的输出Q和QN耦合到驱动器锁存电路504(图5B)。
在示例中，驱动器锁存电路504(图5B)包括HS强制电路536，以生成晶体管强制信号hs_force和消隐时间信号hs_blank；LS强制电路538，以生成晶体管强制信号ls_force和消隐时间信号ls_blank；以及用于生成输出信号hs_on的锁存器540。晶体管强制信号hs_force可以是指示HS晶体管将被强制接通或保持导通的信号。晶体管强制信号ls_force可以是指示LS晶体管将被强制接通或保持导通的信号。锁存器540可以是例如SR触发器。在一些示例中，锁存器540可以是集控SR触发器。在一些示例中，锁存器540可以是能够保持输出状态直到接收到外部触发的任何装置，诸如D触发器或双稳态多谐振荡器。HS强制电路536接收输入Loop_comp和Lower_Duty_Limit，并耦合到锁存器532的输出Q(图5A)、锁存器534的输出QN(图5A)、LS强制电路538以及锁存器540的输入S。LS强制电路538接收输入Loop_comp、Lower_Duty_Limit和Upper_Duty_Limit，并耦合到锁存器530的输出Q(图5A)、锁存器532的输出QN(图5A)、锁存器534的输出Q(图5A)、时钟发生器电路502、HS强制电路536和锁存器540的输入R。
在一些示例中，HS强制电路536(图5B)包括“与”门542、544和546；“或”门548和550；以及单触发电路552。“与”门542的第一输入接收输入Loop_comp；“与”门542的第二输入耦合到锁存器534的输出QN(图5A)；“与”门542的第三输入接收LS强制电路538的晶体管强制信号ls_force的反相信号；并且“与”门542的输出耦合到“或”门548的第一输入。“或”门548的第一输入耦合到“与”门542的输出；“或”门548的第二输入耦合到锁存器532的输出Q(图5A)和“或”门550的第一输入；并且“或”门548的输出耦合到“与”门544的第一输入。“与”门544的第一输入耦合到“或”门548的输出；“与”门544的第二输入接收输出信号hs_on的反相信号；并且“与”门544的输出耦合到单触发电路552的输入触发器。单触发电路552耦合到“与”门544的输出，并且被配置为响应于“与”门544的高输出在输出强制处生成晶体管强制信号hs_force并在输出消隐处生成消隐时间信号hs_blank。单触发电路552可以是响应于触发生成具有预定义持续时间的脉冲信号的任何电路。在一些示例中，单触发电路552可以生成具有不同预定义持续时间的脉冲信号。例如，晶体管强制信号hs_force可以具有30ns的持续时间，而消隐时间信号hs_blank可以具有28ns的持续时间。
“或”门550的第一输入耦合到“或”门548的第二输入和锁存器532的输出Q(图5A)；“或”门550的第二输入接收输出信号hs_on的反相信号；“或”门550的第三输入接收输入Lower_Duty_Limit；并且“或”门550的输出耦合到“与”门546的第一输入。“与”门546的第一输入耦合到“或”门550的输出；“与”门546的第二输入耦合到单触发电路552的输出强制；“与”门546的第三输入接收LS强制电路538的晶体管强制信号ls_force的反相信号；并且“与”门546的输出耦合到锁存器540的输入S。
在一些示例中，LS强制电路538(图5B)包括“与非”门554；“与”门556、558和560；“或”门562、564和566；以及单触发电路568。“或”门562的第一输入耦合到锁存器530的输出Q(图5A)；“或”门562的第二输入耦合到时钟发生器电路502的输出；并且“或”门562的输出耦合到“与”门556的第一输入。“与非”门554的第一输入接收晶体管强制信号hs_force；“与非”门554的第二输入接收输入Lower_Duty_Limit；并且“与非”门554的输出耦合到“与”门556的第二输入。“与”门556的第一输入耦合到“或”门562的输出；“与”门556的第二输入耦合到“与非”门554的输出；“与”门556的第三输入接收输入Loop_comp的反相信号；并且“与”门556的第四输入耦合到锁存器532的输出QN(图5A)；并且“与”门556的输出耦合到“或”门564的第一输入。
“或”门564的第一输入耦合到“与”门556的输出；“或”门564的第二输入耦合到锁存器534的输出Q(图5A)和“或”门566的第一输入；并且“或”门564的输出耦合到“与”门558的第一输入。“与”门558的第一输入耦合到“或”门564的输出；“与”门558的第二输入接收输出信号hs_on；并且“与”门558的输出耦合到单触发电路568的输入触发器。单触发电路568耦合到“与”门558的输出，并且被配置为响应于“与”门558的高输出在输出强制处生成晶体管强制信号ls_force并在输出消隐处生成消隐时间信号ls_blank。单触发电路568可以是响应于触发生成具有预定义持续时间的脉冲信号的任何电路。在一些示例中，单触发电路568可以生成具有不同预定义持续时间的脉冲信号。例如，晶体管强制信号ls_force可以具有30ns的持续时间，而消隐时间信号ls_blank可以具有28ns的持续时间。
“或”门566的第一输入耦合到“或”门564的第二输入和锁存器534的输出Q(图5A)；“或”门566的第二输入接收反相输入Upper_Duty_Limit；“或”门566的第三输入接收输出信号hs_on；并且“或”门566的输出耦合到“与”门560的第一输入。“与”门560的第一输入耦合到“或”门566的输出；“与”门560的第二输入耦合到单触发电路568的输出强制和“与”门546的第三输入；并且“与”门560的输出耦合到锁存器540的输入R。
现在描述开关调节器控制电路110的操作。在示例中，开关调节器控制电路110可以实现上面关于图4描述的方法400。在一些示例中，开关调节器控制电路110可以包括逻辑门、锁存器和信号发生器电路的不同组合，以实现方法400。响应于HS晶体管210具有导通状态，如高输出信号hs_on和低信号ls_force所示，“或非”门526(图5A)的输出被驱动为低。响应于“或非”门526的低输出，锁存器534(图5A)的输入R被驱动为低。响应于指示已超过HS电流上限电平的高输入HS_Upper_Limit和高输出信号hs_on，“与”门510(图5A)和“或”门528(图5A)的输出被驱动为高。响应于“与”门520(图5A)的两个输入被驱动为高，锁存器534(图5A)的输入S被驱动为高。锁存器534的高输入S和低输入R将锁存器534的输出Q驱动为高，而锁存器534的输出QN为低。锁存器534的高输出Q将“或”门564(图5B)的输出驱动为高。响应于“或”门564的高输出和高输出信号hs_on，“与”门558(图5B)的输出被驱动为高，并且单触发电路568(图5B)被触发。响应于接收到触发信号，单触发电路568生成高消隐时间信号ls_blank和高晶体管强制信号ls_force。由于具有高状态的锁存器534(图5A)的输出Q触发单触发电路568(图5B)，在一些示例中，锁存器534能够在等于消隐时间的持续时间内强制LS晶体管导通。高晶体管强制信号ls_force将“与”门546(图5B)的输出驱动为低。“与”门546的低输出将锁存器540(图5B)的输入S驱动为低。锁存器534(图5A)的高输出Q将“或”门566(图5B)的输出驱动为高。“或”门566的高输出和高晶体管强制信号ls_force将“与”门560(图5B)的输出驱动为高。“与”门560的高输出将锁存器540(图5B)的输入R驱动为高。锁存器540的低输入S和高输入R将输出信号hs_on驱动为低。
响应于高消隐时间信号ls_blank，“或非”门522(图5A)的输出被驱动为低。响应于“或非”门522的低输出，“与”门520(图5A)的输出被驱动为低。“与”门520的低输出将锁存器534(图5A)的输入S驱动为低。响应于高晶体管强制信号ls_force和低输出信号hs_on，“或非”门526(图5A)的输出为低。“或非”门526的低输出将锁存器534的输入R驱动为低。锁存器534的低输入S和R指示锁存器534的输出Q保持其先前的高值。因为“与”门520的低输入导致“与”门520的低输出，所以“与”门520可以被称为在由高消隐时间信号ls_blank或高消隐时间信号hs_blank指示的消隐时间期间阻断过电流保护监测。响应于消隐时间信号ls_blank在消隐时间过去之后返回到低状态，过电流保护监测恢复。
响应于低输出信号hs_on和指示输出电路114的电流大于LS电流上限电平的输入LS_Upper_Limit，“与”门512(图5A)的输出被驱动为高。“与”门512的高输出将“或”门528(图5A)的输出驱动为高。“或”门528的高输出和“或非”门522(图5A)的高输出将“与”门520(图5A)的输出驱动为高。“与”门520的高输出将锁存器534(图5A)的输入S驱动为高。响应于锁存器534的高输入S和低输入R，锁存器534的输出QN被驱动为低。锁存器534的低输出QN将“与”门542(图5B)的输出驱动为低。“与”门542的低输出防止触发单触发电路552(图5B)，并且LS晶体管保持导通。响应于在强制时间过去之后晶体管强制信号ls_force返回到低状态以及低输出信号hs_on，“或非”门526(图5A)的输出被驱动为高。“或非”门526的高输出将锁存器534(图5A)的输入R驱动为高。响应于指示输出电路114的电流小于LS电流上限电平的输入LS_Upper_Limit，“与”门512(图5A)的输出被驱动为低。响应于输入HS_Upper_Limit指示输出电路114的电流小于HS电流上限电平的“与”门512的低输出和“与”门510的低输出，将“或”门528(图5A)的输出驱动为低。“或”门528的低输出将“与”门520(图5A)的输出驱动为低。“与”门520的低输出将锁存器534的输入S驱动为低。响应于锁存器534的低输入S和高输入R，锁存器534的输出QN被驱动为高。锁存器534的高输出QN、高输入Loop_comp和低晶体管强制信号ls_force将“与”门542(图5B)的输出驱动为高。“与”门542的高输出将“或”门548(图5B)的输出驱动为高。“或”门548的高输出和低输出信号hs_on将“与”门544(图5B)的输出驱动为高。“与”门544的高输出触发单触发电路552(图5B)。
参考正常操作状态，响应于LS晶体管222具有导通状态，如低输出信号hs_on所示，高输入LS_Lower_Limit将“与”门508(图5A)的输出驱动为高。“与”门508的高输出将“或”门526(图5A)的输出驱动为高。响应于低消隐时间信号ls_blank、hs_blank，“或非”门522(图5A)的输出为高。响应于高输入，“与”门516(图5A)的输出被驱动为高。“与”门516的高输出将锁存器532(图5A)的输入S驱动为高。响应于低输出信号hs_on，锁存器532的输入R被驱动为低。响应于锁存器532的高输入S和低输入R，锁存器532的输出Q被驱动为高。锁存器532的高输出Q将“或”门548(图5B)的输出驱动为高。“或”门548的高输出和低输出信号hs_on将“与”门544(图5B)的输出驱动为高。“与”门544的高输出触发单触发电路552(图5B)。响应于接收到触发信号，单触发电路552生成高消隐时间信号hs_blank和高晶体管强制信号hs_force。由于具有高状态的锁存器532的输出Q触发单触发电路552，在一些示例中，锁存器532(图5A)能够在等于消隐时间的持续时间内强制HS晶体管导通。高晶体管强制信号hs_force将“与”门546(图5B)的输出驱动为高。“与”门546的高输出将锁存器540(图5B)的输入S驱动为高。锁存器540的高输入S和低输入R将输出信号hs_on驱动为高。
响应于高消隐时间信号hs_blank，“或非”门522(图5A)的输出被驱动为低。响应于“或非”门522的低输出，“与”门516(图5A)的输出被驱动为低。“与”门516的低输出将锁存器532(图5A)的输入S驱动为低。响应于高晶体管强制信号hs_force，“与”门518(图5A)的输出为低。“与”门518的低输出将锁存器532的输入R驱动为低。锁存器532的低输入S和R指示锁存器532的输出Q保持其先前的高值。因为“与”门516的低输入导致“与”门516的低输出，所以“与”门516可以被称为在由高消隐时间信号ls_blank或高消隐时间信号hs_blank指示的消隐时间期间阻断过电流保护监测。响应于消隐时间信号hs_blank在消隐时间过去之后返回到低状态，过电流保护监测恢复。
响应于高输出信号hs_on和指示输出电路114的电流小于HS电流下限电平的输入HS_Lower_Limit，“与”门506(图5A)的输出被驱动为高。“与”门506的高输出将“或”门526(图5A)的输出驱动为高。“或”门526的高输出和“或非”门522(图5A)的高输出将“与”门516(图5A)的输出驱动为高。“与”门516的高输出将锁存器532(图5A)的输入S驱动为高。响应于高晶体管强制信号hs_force，“与”门518(图5A)的输出为低。“与”门518的低输出将锁存器532的输入R驱动为低。响应于锁存器534的高输入S和低输入R，锁存器534(图5A)的输出QN被驱动为低。锁存器532的低输出QN将“与”门556(图5B)的输出驱动为低。“与”门556的低输出防止触发单触发电路568(图5B)，并且HS晶体管保持导通。
响应于在强制时间过去之后晶体管强制信号hs_force返回到低状态以及高输出信号hs_on，“与”门518(图5A)的输出被驱动为高。“与”门518的高输出将锁存器532(图5A)的输入R驱动为高。响应于输入HS_Lower_Limit指示输出电路114的电流大于与HS晶体管相关联的电流下限电平，“与”门506(图5A)的输出被驱动为低。响应于输入LS_Lower_Limit指示输出电路114的电流大于LS电流下限电平的“与”门506的低输出和“与”门508的低输出(图5A)，“或”门526的输出(图5A)被驱动为低。“或”门526的低输出将“与”门516(图5A)的输出驱动为低。“与”门516的低输出将锁存器532(图5A)的输入S驱动为低。响应于锁存器532的低输入S和高输入R，锁存器532的输出QN被驱动为高。例如，响应于锁存器532的高输出QN、低输入Loop_comp，由时钟发生器电路502(图5B)生成的LS晶体管的使能信号以及高输入Lower_Duty_Limit可以将“与”门556(图5B)的输出驱动为高。“与”门556的高输出将“或”门564(图5B)的输出驱动为高。“或”门564的高输出和高输出信号hs_on将“与”门558(图5B)的输出驱动为高。“与”门558的高输出触发单触发电路568(图5B)。
如上所述，电流限制指示符电路500被配置为基于所接收的输入(例如，输出电路114的电流具有大于第一电流限制电平或第三电流限制电平的值或小于第二电流限制电平或第四电流限制电平的值的指示)，确定开关调节器控制电路110的开关状态。电流限制指示符电路500被配置为指示开关状态。响应于该指示，驱动器锁存电路504被配置为生成控制信号(例如，输出信号hs_on)以使开关调节器电路112切换。因为驱动器锁存电路504被配置为至少部分地基于由电流限制指示符电路500接收到的输入来生成控制信号，所以驱动器锁存器电路504可以被称为被配置为基于输入来控制开关调节器电路112。
响应于由开关调节器控制电路110生成的控制信号，开关调节器电路112在低于与HS晶体管相关联的上限电平的第一电流和高于与LS晶体管相关联的上限电平的第二电流之间驱动输出电路114的电流。响应于由开关调节器控制电路110生成的控制信号，开关调节器电路112在高于与LS晶体管相关联的下限电平的第三电流和低于与HS晶体管相关联的下限电平的第四电流之间驱动输出电路114的电流。
在一些示例中，根据方法400和图表300，开关调节器控制电路110基于占空比实现LS晶体管222和HS晶体管210的强制。“或”门550和“与”门546响应于输入Lower_Duty_Limit指示占空比低于占空比下限并且不允许强制HS晶体管210而能够阻断晶体管强制信号hs_force。“或”门566和“与”门560响应于输入Upper_Duty_Limit指示占空比高于占空比上限并且不允许强制LS晶体管222而能够阻断晶体管强制信号ls_force。
图6是各种示例中的示例功率转换器电路的时序图600。功率转换器电路可以是例如功率转换器电路104(图1和图2)。时序图600的x轴示出了以ns为单位的时间。时序图600的y轴示出了信号INDUCTOR CURRENT的波形602；电压反馈电路的信号Feedback_comp的波形604；占空比上限比较器的信号Upper_Duty的波形606；占空比下限比较器的信号Lower_Duty的波形608；用于强制LS晶体管接通的晶体管强制信号ls_force_pulse的波形610；用于强制HS晶体管接通的晶体管强制信号hs_force脉冲的波形612；指示LS晶体管或HS晶体管的消隐时间信号是否被使能的信号BLANKING TIMER的波形614；用于将与信号INDUCTORCURRENT相关联的感测电压与与HS电流上限电平相关联的参考电压进行比较的比较器的信号HS UPPER LIMIT的波形616；用于将与信号INDUCTOR CURRENT相关联的感测电压与与LS电流上限电平相关联的参考电压进行比较的比较器的信号LS UPPER LIMIT的波形618；用于将与信号INDUCTOR CURRENT相关联的感测电压与HS电流下限电平进行比较的比较器的信号HS LOWER LIMIT的波形620；用于将与信号INDUCTOR CURRENT相关联的感测电压与与LS电流下限电平相关联的参考电压进行比较的比较器的信号LS LOWER LIMIT的波形622；以及开关调节器控制电路的输出信号hs_on的波形624。
信号INDUCTOR CURRENT可以是例如在开关节点220处测量的输出电路114的电流。信号Feedback_comp可以是例如比较器200的输出。例如，信号Upper_Duty可以是比较器206的输出。信号Lower_Duty可以是例如比较器208的输出。信号BLANKING TIMER可以是例如具有消隐时间信号ls_blank、hs_blank(图5B)作为输入的“或”门(在电流限制指示符电路500(图5A)中未明确示出)的输出。生成信号HS UPPER LIMIT的比较器可以是例如比较器212。生成信号LS UPPER LIMIT的比较器可以是例如比较器214。生成信号HS LOWER LIMIT的比较器可以是例如比较器216。生成信号LS LOWER LIMIT的比较器可以是例如比较器218。开关调节器控制电路的输出信号hs_on可以是例如开关调节器控制器电路110的输出信号hs_on。
参考图6的波形以及图2、图5A和图5B，在一些示例中，在低占空比时间段626期间，输出信号hs_on在0ns的开始时间为高。响应于高输出信号hs_on，驱动器电路226接通HS晶体管210并关断LS晶体管222。响应于HS晶体管210接通，在开关节点220处提供信号INDUCTOR CURRENT，并且在输出节点211处提供信号VOUT。信号VOUT的电压低于电压VREF，并且比较器200生成具有高值的信号Feedback_comp。信号VOUT的电压低于放大器电路204的增益0.3乘以参考信号VIN的乘积，并且比较器208生成具有低值的信号Lower_Duty。信号VOUT的电压也低于放大器电路202的增益0.7乘以参考信号VIN的乘积，并且比较器206生成具有低值的信号Upper_Duty。在大约20ns处，响应于感测电压具有小于参考电压5A_ref_voltage的值，信号HS UPPER LIMIT变高。高信号HS UPPER LIMIT触发单触发电路568以生成晶体管强制信号ls_force和消隐时间信号ls_blank。响应于消隐时间信号ls_blank，信号BLANKING TIMER变高。至少部分响应于晶体管强制信号ls_force，信号ls_foforce_pulse变高。信号ls_force_pulse在等于强制时间的持续时间(例如，30ns)内保持高电平。响应于高晶体管强制信号ls_force，锁存器540的输出信号hs_on被驱动为低。响应于低输出信号hs_on，HS晶体管210被关断，而LS晶体管222被接通。
消隐时间信号ls_blank和信号BLANKING TIMER在等于消隐时间的持续时间(例如，28ns)内保持高电平。在消隐时间期间，过电流保护被启用，并且开关调节器控制电路110忽略感测电压的测量，如波形616、618的阴影所示。在消隐时间和强制时间过去之后，如低信号ls_force_pulse、BLANKING TIMER所示，在大约50ns处，信号HS UPPER LIMIT为低，而信号LS UPPER LIMIT为高。响应于高信号LS LOWER LIMIT，输出信号hs_on保持低并且LS晶体管222保持接通。在大约330ns处，响应于感测电压具有大于参考电压4A_ref_voltage的值，信号LS UPPER LIMIT被驱动为低。响应于高信号Feedback_comp和低信号LS UPPERLIMIT，锁存器540的输出信号hs_on被驱动为高。响应于低信号Lower_Duty，信号hs_force_pulse被阻断。响应于高输出信号hs_on，HS晶体管210被接通等于信号BLANKING TIMER的持续时间，而LS晶体管222被关断。因为LS晶体管222保持导通，直到感测电压具有大于参考电压4A_ref_voltage的值，所以响应于HS晶体管210接通并保持导通达消隐时间，电感器电流不超过HS电流上限电平，如信号INDUCTOR CURRENT所示。
仍然参考图6的波形以及图2和图5，在一些示例中，在中占空比时间段628期间，在大约358ns处，响应于占空比超过占空比下限，信号Lower_Duty被驱动为高。响应于感测电压小于参考电压5A_ref_voltage，信号HS UPPER LIMIT变高。高信号HS UPPER LIMIT触发单触发电路568以生成晶体管强制信号ls_force和消隐时间信号ls_blank。响应于消隐时间信号ls_blank，信号BLANKING TIMER变高。至少部分响应于晶体管强制信号ls_force，信号ls_foforce_pulse变高。信号ls_force_pulse在等于强制时间的持续时间(例如，30ns)内保持高电平。响应于高晶体管强制信号ls_force_pulse，锁存器540的输出信号hs_on被驱动为低。响应于低输出信号hs_on，HS晶体管210被关断，而LS晶体管222被接通。
消隐时间信号ls_blank和信号BLANKING TIMER在等于消隐时间的持续时间(例如，28ns)内保持高电平。在强制时间过去之后，在大约388ns处，如低信号ls_force_pulse所示，信号HS UPPER LIMIT为低，而信号LS UPPER LIMIT为高。响应于高信号LS LOWERLIMIT，输出信号hs_on保持低并且LS晶体管222保持接通。在大约420ns处，响应于感测电压具有大于参考电压4A_ref_voltage的值，信号LS UPPER LIMIT被驱动为低。响应于高信号Feedback_comp和低信号LS UPPER LIMIT，触发单触发电路552生成晶体管强制信号hs_force和消隐时间信号hs_blank。响应于消隐时间信号hs_blank，信号BLANKING TIMER变高。至少部分响应于晶体管强制信号hs_force，信号hs_foforce_pulse变高。信号hs_force_pulse在等于强制时间的持续时间(例如，30ns)内保持高电平。消隐时间信号ls_blank和信号BLANKING TIMER在等于消隐时间的持续时间(例如，28ns)内保持高电平。响应于高晶体管强制信号hs_force，锁存器540的输出信号hs_on被驱动为高。响应于高输出信号hs_on，HS晶体管210接通，而LS晶体管222被关断。在强制时间过去之后，感测电压具有大于参考电压5A_ref_voltage的值，并且HS晶体管210保持导通。因为HS晶体管210保持导通直到感测电压具有小于参考电压5A_ref_voltage的值，所以响应于LS晶体管222接通并保持导通达强制时间，电感器电流不会下降到低于LS电流上限电平，如信号INDUCTORCURRENT所示。因为LS晶体管222保持导通，直到感测电压具有大于参考电压4A_ref_voltage的值，所以响应于HS晶体管210接通并保持导通达强制时间，电感器电流不超过HS电流上限电平，如信号INDUCTOR CURRENT所示。
仍然参考图6的波形以及图2和图5，在一些示例中，在高占空比时间段630期间，在大约580ns处，响应于占空比超过占空比上限，信号Upper_Duty被驱动为高。响应于具有小于参考电压5A_ref_voltage的值的感测电压，信号HS UPPER LIMIT被驱动为高。响应于高信号HS UPPER LIMIT，LS晶体管222在信号BLANKING TIMER的持续时间内接通。响应于高信号Upper_Duty，信号ls_force被阻断。在大约608ns处，在消隐持续时间过去之后，信号LSUPPER LIMIT指示感测电压具有大于参考电压4A_ref_voltage的值。响应于该指示，单触发电路552生成高晶体管强制信号hs_force和高消隐时间信号hs_blank。响应于消隐时间信号hs_blank，输出BLANKING TIMER变高。至少部分响应于晶体管强制信号hs_force，信号hs_foforce_pulse变高。响应于高晶体管强制信号hs_force，输出信号hs_on被驱动为高。在强制时间过去之后，感测电压具有大于参考电压5A_ref_voltage的值，并且HS晶体管210保持导通。输出信号hs_on保持高电平，直到感测电压在大约1300ns处具有小于参考电压5A_ref_voltage的值。响应于感测电压具有小于参考电压5A_ref_voltage的值，锁存器540的输出信号hs_on被驱动为低。响应于低输出信号hs_on，HS晶体管210被关断，而LS晶体管222接通等于消隐时间的持续时间。因为HS晶体管210保持导通直到感测电压具有小于参考电压5A_ref_voltage的值，所以响应于LS晶体管222接通并保持导通达强制时间，电感器电流不会下降到低于LS电流上限电平，如信号INDUCTOR CURRENT所示。
图7是各种示例中的示例功率转换器电路的时序图700。功率转换器电路可以是例如功率转换器电路104。时序图700的x轴示出了以ns为单位的时间。时序图700的y轴示出了信号INDUCTOR CURRENT的波形702；电压反馈电路的信号Feedback_comp的波形704；占空比上限比较器的信号Upper_Duty的波形706；占空比下限比较器的信号Lower_Duty的波形708；用于强制LS晶体管接通的晶体管强制信号ls_force_pulse的波形710；用于强制HS晶体管接通的晶体管强制信号hs_force脉冲的波形712；指示LS晶体管或HS晶体管的消隐时间信号是否被使能的信号BLANKING TIMER的波形714；用于将与信号INDUCTOR CURRENT相关联的感测电压与与HS电流上限电平相关联的参考电压进行比较的比较器的信号HSUPPER LIMIT的波形716；用于将与信号INDUCTOR CURRENT相关联的感测电压与与LS电流上限电平相关联的参考电压进行比较的比较器的信号LS UPPER LIMIT的波形718；用于将与信号INDUCTOR CURRENT相关联的感测电压与HS电流下限电平进行比较的比较器的信号HSLOWER LIMIT的波形720；用于将与信号INDUCTOR CURRENT相关联的感测电压与与LS电流下限电平相关联的参考电压进行比较的比较器的信号LS LOWER LIMIT的波形722；以及开关调节器控制电路的输出信号hs_on的波形724。
如上参考图6所述，信号INDUCTOR CURRENT可以是在开关节点220处测量的输出电路114的电流；信号Feedback_comp可以是比较器200的输出；信号Upper_Duty可以是比较器206的输出；信号Lower_Duty可以是比较器208的输出；信号BLANKING TIMER可以是具有消隐时间信号ls_blank、hs_blank作为输入的“或”门的输出；生成信号HS UPPER LIMIT的比较器可以是比较器212；生成信号LS UPPER LIMIT的比较器可以是比较器214；生成信号HSLOWER LIMIT的比较器可以是比较器216；生成信号LS LOWER LIMIT的比较器可以是比较器218；并且开关调节器控制电路的输出信号hs_on可以是例如开关调节器控制电路110的输出信号hs_on。
参考图7的波形以及图2和图5，在一些示例中，在高占空比时间段期间，输出信号hs_on在0ns的开始时间为低。响应于低输出信号hs_on，驱动器电路226接通LS晶体管222并关断HS晶体管210。响应于LS晶体管222接通，信号VOUT的电压具有大于电压VREF的值，并且比较器200生成具有低值的信号Feedback_comp。在高占空比时间段期间，信号VOUT的电压超过参考信号VIN乘以放大器电路204的增益0.3的乘积，并且比较器208生成具有高值的信号Lower_Duty。信号VOUT的电压超过参考信号VIN乘以放大器电路202的增益0.7的乘积，并且比较器206生成具有高值的信号Upper_Duty。响应于在大约20ns之后感测电压具有大于参考电压-2A_ref_voltage的值，信号LS LOWER LIMIT被驱动为高。响应于高信号LS LOWERLIMIT，单触发电路552生成高晶体管强制信号hs_force和高消隐时间信号hs_blank。响应于消隐时间信号hs_blank，信号BLANKING TIMER变高。至少部分响应于晶体管强制信号hs_force，信号hs_force_pulse变高。响应于高晶体管强制信号hs_force，锁存器540的输出信号hs_on被驱动为高。响应于高输出信号hs_on，HS晶体管210接通，而LS晶体管222被关断。强制时间过去之后，在大约50ns处，输出HS LOWER LIMIT(HS下限)为高。响应于高信号HSLOWER LIMIT，输出信号hs_on保持高并且HS晶体管210保持接通。响应于感测电压具有小于参考电压-1A_ref_voltage的值，信号HS LOWER LIMIT在大约360ns处被驱动为低。响应于低信号HS LOWER LIMIT和低信号Feedback_comp，输出信号hs_on为低。低输出信号hs_on将LS晶体管222接通。因为高信号Upper_Duty阻挡信号ls_force和低信号Feedback_comp，所以LS晶体管222在等于信号BLANKING TIMER的持续时间内导通。在大约388ns处，感测电压具有大于参考电压-2A_ref_voltage的值，并且信号LS LOWER LIMIT变高。高信号LS LOWERLIMIT和低信号Feedback_comp将输出信号hs_on驱动为高。高输出信号hs_on强制HS晶体管210导通。在大约418ns处，信号HS LOWER LIMIT为低，而HS晶体管210保持导通。因为HS晶体管210保持导通直到感测电压具有小于参考电压-1A_ref_voltage的值，所以响应于LS晶体管222接通并保持导通达消隐时间，电感器电流不会下降到低于LS电流下限电平，如信号INDUCTOR CURRENT所示。
图8A、图8A和图8A是各种示例中的示例功率转换器电路的时序图。功率转换器电路可以是例如功率转换器电路104。时序图的x轴是以ns为单位的时间。时序图的y轴是以安培为单位的电流。图8A包括信号INDUCTOR CURRENT的波形800和信号Upper_Force_LS的波形802，其指示在电流上限范围内的操作期间LS晶体管是否可以被强制。图8B包括信号INDUCTOR CURRENT的波形804和信号Upper_Force_LS的波形806，其指示在电流上限范围内的操作期间LS晶体管是否可以被强制。图8C包括信号INDUCTOR CURRENT的波形808和信号Upper_Force_LS的波形810，其指示在电流上限范围内的操作期间LS晶体管是否可以被强制。图8A、图8B和图8C的功率转换器电路具有等于5.5A的第一电流电平限制(例如，HS上限电平)和等于4.5A的第二电流电平限值(例如，HS上限电平)。
现在参考图8A，功率转换器电路在低占空比范围内操作。参考信号VIN等于5.5V，并且信号VOUT的电压为0.3V。现在参考图8B，功率转换器电路在中占空比范围内操作。参考信号VIN等于5.5V，并且信号VOUT的电压为2.5V。现在参考图8C，功率转换器电路在高占空比范围内操作。参考信号VIN等于3.0V，而信号VOUT的电压为2.0V。图8A、图8B和图8C的波形800、804和808分别示出了通过根据信号Upper_Force_LS强制LS晶体管保持导通，信号INDUCTOR CURRENT保持在5.7A的上限值和4.4A的下限值之间。在宽占空比范围内逐个周期地限制电感器电流的能力使得功率转换器电路能够在严格的容差内操作。
实现如上所述的功率转换器电路消除了在功率转换器电路以高频操作或具有宽占空比范围的实例中出现电压尖峰的次数。由于限制用于以高频或宽占空比范围操作的应用的输出电路的电流的能力，上述的功率转换器电路可以用在遵守在一个时钟周期接一个时钟周期(例如，逐时钟地)水平上的严格容差的传感器处理器供电系统中。
在本说明书中，术语“耦合”可以涵盖实现与本描述一致的功能关系的连接、通信或信号路径。例如，如果器件A生成信号以控制器件B以执行动作，则：(a)在第一示例中，器件A耦合到器件B；或者(b)在第二示例中，如果中间部件C基本上不改变器件A和器件B之间的功能关系，则器件A通过中间部件C耦合到器件B，使得器件B由器件A经由器件A生成的控制信号控制。并且，该说明书中，与另一个值“相关联”或“对应”的值可以描述该值与另一个值之间的关系。例如，可以使用计算、表格或任何其他合适的方法来确定该关系。例如，与电流相关联的电压可以描述电压和电流之间的关系，使得当电压已知时，可以假设电流，反之亦然。此外，在本说明书中，“被配置为”执行任务或功能的器件可以在制造时由制造商配置(例如，编程和/或硬连线)以执行该功能和/或可以在制造后由使用者配置(或重新配置)以执行该功能和/或其他附加或替代功能。可以通过器件的固件和/或软件编程、通过硬件部件的构造和/或布局以及器件的互连或其组合来进行配置。此外，在本说明书中，包括某些部件的电路或设备可改为适于耦合到这些部件以形成所述电路或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压源和/或电流源)的一种结构可以改为仅包括单个物理器件内的半导体元件(例如，半导体管芯和/或集成电路(IC)封装)，并且可适于被耦合至至少一些无源元件和/或源以在制造时或制造后诸如由最终用户和/或第三方形成所述结构。
虽然某些部件在本文中可能被描述为属于特定工艺技术，但这些部件可以更换为其他工艺技术的部件。本文所述的电路可重新配置以包括被替换的部件以提供至少部分类似于在部件替换之前可用的功能的功能。除非另有说明，否则示出为电阻器的部件通常代表串联和/或并联耦合以提供由示出的电阻器表示的一定量的阻抗的任何一个或多个元件。例如，本文中示出和描述为单个部件的电阻器或电容器可以替代地是分别串联或并联耦合在与单个电阻器或电容器的相同两个节点之间的多个电阻器或电容器。另外，在本说明书中，短语“接地电压电势”的使用包括机架接地、大地接地、浮点接地、虚拟接地、数字接地、公共接地和/或任何其他形式的适用于或适合于本说明书的教导的接地连接。除非另有说明，否则值之前的“约”、“大约”或“基本上”是指所述值的+/-10％。
在根据权利要求的范围内，在所描述的示例中的修改是可能的，并且其他示例也是可能的。

Claims (20)

1.一种装置，包括：
开关调节器电路，具有使能输入和开关输出；
输出电路，具有电压输入和电压输出，所述电压输入耦合到所述开关输出；
占空比比较电路，包括第一比较器，所述第一比较器具有第一比较器输入和第一比较器输出，所述第一比较器输入耦合到所述电压输出；
电流比较电路，包括：
第二比较器，具有第二比较器输出和第二比较器第一输入以及第二比较器第二输入，所述第二比较器第一输入耦合到所述电压输入，并且所述第二比较器第二输入被配置为接收第一参考电压；以及
第三比较器，具有第三比较器输出和第三比较器第一输入以及第三比较器第二输入，所述第三比较器第一输入耦合到所述电压输入，并且所述第二比较器第二输入被配置为接收第二参考电压；以及
开关调节器控制电路，具有控制输出和第一控制输入、第二控制输入以及第三控制输入，所述控制输出耦合到所述使能输入，并且所述第一控制输入、所述第二控制输入和所述第三控制输入分别耦合到所述第一比较器输出、所述第二比较器输出和所述第三比较器输出。
2.根据权利要求1所述的装置，其中：
所述第一比较器输入是第一比较器第一输入，
所述第一比较器具有第一比较器第二输入，以及
所述占空比比较电路包括具有放大器输入和放大器输出的放大器电路，所述放大器输出耦合到所述第一比较器第二输入，并且所述放大器输入被配置为接收参考信号。
3.根据权利要求2所述的装置，其中：
所述放大器电路是第一放大器电路，
所述开关调节器控制电路具有第四控制输入，并且
所述占空比比较电路包括：
第四比较器，具有第四比较器输出和第四比较器第一输入以及第四比较器第二输入，所述第四比较器第一输入耦合到所述电压输出，并且所述第四比较器输出耦合到所述第四控制输入；以及
第二放大器电路，具有第二放大器输入和第二放大器输出，所述第二放大器输出耦合到所述第四比较器第二输入，并且所述第二放大器输入被配置为接收所述参考信号。
4.根据权利要求3所述的装置，其中，所述开关调节器控制电路具有第五控制输入和第六控制输入，并且其中，所述电流比较电路包括：
第五比较器，具有第五比较器输出和第五比较器第一输入以及第五比较器第二输入，所述第五比较器第一输入耦合到所述电压输入，所述第五比较器输出耦合到所述第五控制输入，并且所述第五比较器第二输入适于接收第三参考电压；以及
第六比较器，具有第六比较器输出和第六比较器第一输入以及第六比较器第二输入，所述第六比较器第一输入耦合到所述电压输入，所述第六比较器输出耦合到所述第六控制输入，并且所述第六比较器第二输入适于接收第四参考电压。
5.根据权利要求4所述的装置，其中，所述开关调节器控制电路具有第七控制输入，并且进一步包括具有第七比较器输出和第七比较器第一输入以及第七比较器第二输入的第七比较器，所述第七比较器第一输入耦合到所述电压输出，并且所述第七比较器第二输入适于接收第五参考电压。
6.根据权利要求5所述的装置，其中，所述开关调节器控制电路包括电流限制指示符电路，所述电流限制指示符电路包括：
逻辑门，具有第一逻辑输出、第二逻辑输出和第三逻辑输出，并具有第一逻辑输入、第二逻辑输入、第三逻辑输入和第四逻辑输入，所述第一逻辑输入、所述第二逻辑输入、所述第三逻辑输入和所述第四逻辑输入分别耦合到所述第二比较器输出、所述第三比较器输出、所述第五比较器输出和所述第六比较器输出；以及
具有第一锁存器输入、第二锁存器输入和第三锁存器输入的锁存器，所述第一锁存器输入、所述第二锁存器输入和所述第三锁存器输入分别耦合到所述第一逻辑输出、所述第二逻辑输出和所述第三逻辑输出。
7.根据权利要求6所述的装置，其中：
所述电流限制指示符电路具有第一指示符输出、第二指示符输出、第三指示符输出、第四指示符输出和第五指示符输出，
所述逻辑门是第一组逻辑门，并且
所述开关调节器控制电路包括驱动器锁存电路，所述驱动器锁存电路包括：
第一单触发电路，具有第一单触发输入和第一单触发输出；以及第二组逻辑门，具有第四逻辑输出和第五逻辑输出以及第二组逻辑输入，所述第一单触发输入耦合到所述第四逻辑输出，并且所述第二组逻辑输入耦合到所述第一单触发输出、所述第一比较器输出、所述第七比较器输出、所述第一指示符输出和所述第二指示符输出；
第二单触发电路，具有第二单触发输入和第二单触发输出；以及具有第六逻辑输出和第七逻辑输出以及第三组逻辑输入的第三逻辑门，所述第二单触发输入耦合到所述第六逻辑输出，所述第二单触发输出耦合到所述第一组逻辑输入，并且所述第二组逻辑输入耦合到所述第一单触发输出、所述第二单触发输出、所述第四比较器输出、所述第七比较器输出以及所述第三指示符输出、所述第四指示符输出和所述第五指示符输出；以及
锁存器，耦合到所述第五逻辑输出和所述第七逻辑输出。
8.一种系统，包括：
电源；
负载；以及
功率转换器，耦合到所述电源和所述负载，其中，所述功率转换器包括：
开关调节器电路，具有使能输入和开关输出，所述开关调节器电路被配置为在第一电压和第二电压之间切换所述开关输出；
输出电路，具有电压输入和电压输出，所述电压输入耦合到所述开关输出，并且所述电压输出耦合到所述负载，并且被配置为向所述负载提供电压；
占空比比较电路，包括第一比较器，所述第一比较器具有第一比较器输出，并且被配置为指示在所述电压输出处提供的电压是否超过乘数与由所述电源供应的参考信号的电压的乘积；
电流比较电路，包括第二比较器，所述第二比较器具有第二比较器输出，并且被配置为指示在所述电压输入处提供的电压是否超过第一参考电压，所述电流比较电路包括第三比较器，所述第三比较器具有第三比较器输出并且被配置为指示在所述电压输入处提供的所述电压是否低于第二参考电压；以及
开关调节器控制电路，具有控制输出和第一控制输入、第二控制输入以及第三控制输入，所述控制输出耦合到所述使能输入，并且所述第一控制输入、所述第二控制输入和所述第三控制输入耦合到所述第一比较器输出、所述第二比较器输出和所述第三比较器输出，所述开关调节器控制电路被配置为基于所述第一比较器、所述第二比较器和所述第三比较器的所述指示在第一电流和第二电流之间驱动所述输出电路的电流。
9.根据权利要求8所述的系统，其中，所述第一比较器具有第一比较器输入，并且所述占空比比较电路包括具有分压器输出的分压器电路，所述分压器输出耦合到所述第一比较器输入，所述分压器电路被配置为生成具有是所述乘数和所述参考信号的所述电压的乘积的电压的信号。
10.根据权利要求9所述的系统，其中：
所述分压器电路是第一分压器电路，
所述分压器输出是第一分压器输出，
所述乘数是第一乘数，
所述乘积是第一乘积，
所述占空比比较电路包括具有第四比较器输入的第四比较器和具有第二分压器输出的第二分压器电路，所述第二分压器输出被耦合到所述第四比较器输入，所述第二分压器被配置为生成具有第二电压的信号，所述第二电压是第二乘数与所述参考信号的所述电压的第二乘积，以及
所述第四比较器被配置为指示在所述电压输出处提供的所述电压是否超过所述第二乘积。
11.根据权利要求10所述的系统，其中：
所述电流比较电路包括第五比较器和第六比较器，所述第五比较器具有被配置为接收第三参考电压的第五比较器输入，所述第六比较器具有被配置为接收第四参考电压的第六比较器输入，
所述第五比较器被配置为指示在所述输入电压处提供的所述电压是否超过所述第三参考电压，以及
所述第六比较器被配置为指示在所述输入电压处提供的所述电压是否低于所述第四参考电压；以及
所述开关调节器控制电路被配置为基于所述第一比较器、所述第四比较器、所述第五比较器和所述第六比较器的所述指示在第三电流和第四电流之间驱动在所述电压输入处提供的电流。
12.根据权利要求11所述的系统，进一步包括第七比较器，所述第七比较器具有耦合到参考电压源的第七比较器输入和耦合到所述电压输出的第七比较器输出，其中，所述第七比较器被配置为指示在所述电压输出处提供的电压是否超过所述参考电压源的电压。
13.根据权利要求12所述的系统，其中，所述开关调节器控制电路包括电流限制指示符电路，所述电流限制指示符电路包括：
具有第一逻辑输出、第二逻辑输出和第三逻辑输出的逻辑门，所述逻辑门被配置为确定在所述电压输出处提供的所述电压是否超过所述第一参考电压或所述第三参考电压，以及在所述电压输出处提供的所述电压是否低于所述第二参考电压或所述第四参考电压；以及
锁存器，耦合到所述第一逻辑输出、所述第二逻辑输出和所述第三逻辑输出，并被配置为指示是否存在切换条件。
14.根据权利要求13所述的系统，其中：
所述第四比较器具有第四比较器输出，
所述电流限制指示符电路具有第一指示符输出、第二指示符输出、第三指示符输出、第四指示符输出和第五指示符输出，
所述逻辑门是第一组逻辑门，并且
所述开关调节器控制电路包括驱动器锁存电路，所述驱动器锁存电路包括：
第一单触发电路，具有第一单触发输入和第一单触发输出，并且被配置为生成第一强制信号；
具有第一逻辑输出和第二组逻辑输入的第二组逻辑门，所述第二组逻辑输入耦合到所述第一指示符输出和所述第二指示符输出、耦合到所述第一比较器输出、耦合到所述第七比较器输出、耦合到所述第一单触发输入并耦合到所述第一单触发输出；
第二单触发电路，具有第二单触发输入和第二单触发输出，所述第二单触发输出耦合到所述第二组逻辑输入，所述第二单触发电路被配置为生成第二强制信号；
具有第二逻辑输出和第三组逻辑输入的第三组逻辑门，所述第三组逻辑输入耦合到所述第三指示符输出、所述第四指示符输出和所述第五指示符输出、耦合到所述第一比较器输出、耦合到所述第四比较器输出、耦合到所述第二单触发输入、所述第二单触发输出和所述第一单触发输出；
其中，所述第二组逻辑门和所述第三组逻辑门被配置为指示是否切换所述开关调节器电路；以及
具有第一锁存器输入和第二锁存器输入的锁存器，所述第一锁存器输入和所述第二锁存器输入分别耦合到所述第一逻辑输出和所述第二逻辑输出，所述锁存器被配置为基于所述第一指示符输出、所述第二指示符输出、所述第三指示符输出、所述第四指示符输出和所述第五指示符输出以及所述第一强制信号和所述第二强制信号来驱动在所述电压输出处提供的所述电压。
15.一种装置，包括：
具有开关输出的开关调节器电路，所述开关调节器电路被配置为在第一电压和第二电压之间切换；
具有电压输入和电压输出的输出电路，所述电压输入耦合到所述开关输出，所述输出电路被配置为基于所述第一电压和所述第二电压生成输出信号；
占空比比较电路，被配置为响应于在所述电压输出处提供的电压超过乘数和参考信号的乘积而断言第一信号；
电流比较电路，被配置为：
响应于在所述电压输入处提供的电压超过第一参考电压而断言第二信号；以及
响应于在所述电压输入处提供的所述电压低于第二参考电压而断言第三信号；以及
开关调节器控制电路，被配置为基于所述第一信号、所述第二信号和所述第三信号来控制所述开关调节器电路。
16.根据权利要求15所述的装置，其中：
所述乘积是第一乘积，
所述乘数是第一乘数，并且
所述占空比比较电路被配置为：
确定在所述电压输出处提供的所述电压是否超过第二乘数与所述参考信号的第二乘积；以及
基于在所述电压输出处提供的所述电压超过所述第二乘积来断言第四信号。
17.根据权利要求16所述的装置，其中，所述电流比较电路被配置为：
基于在所述电压输入处提供的所述电压超过第三参考电压来断言第五信号；以及
基于在所述电压输入处提供的所述电压低于第四参考电压来断言第六信号。
18.根据权利要求17所述的装置，进一步包括电压反馈电路，所述电压反馈电路被配置为基于超过反馈电压阈值的反馈电压来断言第七信号。
19.根据权利要求18所述的装置，其中，所述开关调节器控制电路包括电流限制指示符电路，所述电流限制指示符电路被配置为：
确定在所述输入电压处提供的所述电压是否超过所述第一参考电压或所述第三参考电压或低于所述第二参考电压或所述第四参考电压；以及
基于所述确定来指示所述开关调节器电路的开关条件；以及
基于所述指示来生成强制信号。
20.根据权利要求19所述的装置，其中，所述开关调节器控制电路包括驱动器锁存电路，所述驱动器锁存电路被配置为基于所述指示生成控制信号以使所述开关调节器电路切换，所述控制信号具有基于所述强制信号的持续时间的持续时间。
CN202180058958.4A 2020-07-31 2021-08-02 降压转换器的限流技术 Pending CN116134719A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/945,666 2020-07-31
US16/945,666 US11289998B2 (en) 2020-07-31 2020-07-31 Current limiting technique for buck converters
PCT/US2021/044121 WO2022026941A1 (en) 2020-07-31 2021-08-02 Current limiting technique for buck converters

Publications (1)

Publication Number Publication Date
CN116134719A true CN116134719A (zh) 2023-05-16

Family

ID=80003552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180058958.4A Pending CN116134719A (zh) 2020-07-31 2021-08-02 降压转换器的限流技术

Country Status (4)

Country Link
US (1) US11289998B2 (zh)
CN (1) CN116134719A (zh)
DE (1) DE112021004093T5 (zh)
WO (1) WO2022026941A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241952A (zh) * 2021-06-25 2021-08-10 阳光电源股份有限公司 一种隔离式双向变换器及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US6476589B2 (en) 2001-04-06 2002-11-05 Linear Technology Corporation Circuits and methods for synchronizing non-constant frequency switching regulators with a phase locked loop
US6977492B2 (en) 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US7498690B2 (en) 2004-12-01 2009-03-03 Texas Instruments Incorporated System and method for regulating power in a multiple-output switching converter
US7733671B2 (en) 2006-06-23 2010-06-08 Mediatek Inc. Switching regulators
US7646185B2 (en) 2006-08-25 2010-01-12 Micrel, Inc. Automatic external switch detection in synchronous switching regulator controller
JP5504685B2 (ja) * 2009-04-27 2014-05-28 株式会社リコー スイッチングレギュレータ及びその動作制御方法
JP5730520B2 (ja) * 2010-09-03 2015-06-10 スパンション エルエルシー スイッチングレギュレータ
TWI434164B (zh) * 2011-03-08 2014-04-11 Green Solution Tech Co Ltd 轉換控制器
CN107112895B (zh) * 2015-01-12 2020-04-17 曹华 开关稳压器及其操控方法
US10050559B2 (en) 2016-01-20 2018-08-14 Linear Technology Llc Control architecture with improved transient response
WO2017137996A1 (en) * 2016-02-10 2017-08-17 B. G. Negev Technologies And Applications Ltd., At Ben-Gurion University Plug-and-play electronic capacitor for voltage regulator modules applications
CN109947163B (zh) * 2018-09-04 2020-08-07 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法

Also Published As

Publication number Publication date
WO2022026941A1 (en) 2022-02-03
US11289998B2 (en) 2022-03-29
US20220037988A1 (en) 2022-02-03
DE112021004093T5 (de) 2023-06-07

Similar Documents

Publication Publication Date Title
US10447160B2 (en) Pulse width control for switching mode power converters
GB2567046B (en) Systems and methods for generating a feedback current in a DC-DC converter
CN109964396B (zh) 瞬态事件检测器电路及方法
US20090243577A1 (en) Reverse current reduction technique for dcdc systems
US11329473B2 (en) Driver circuit having overcurrent protection function and control method of driver circuit having overcurrent protection function
US20130241516A1 (en) Switching regulator
US8587275B2 (en) Instantaneous average current measurement method
US10871810B2 (en) Power supply system with pulse mode operation
CN107342680B (zh) Dcdc转换器
US10038377B2 (en) Precharging a capacitor with an offset to mitigate control delays in a buck converter
US10468981B2 (en) Switching power supply device
US20240195300A1 (en) Peak current limit management for high frequency buck converter
CN116134719A (zh) 降压转换器的限流技术
JP7348968B2 (ja) 複数の駆動ステージ及び関連モードを備えるスイッチングコンバータ
JP6853684B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法および車載電装機器
JP2010028961A (ja) 負荷短絡保護回路
US10840809B2 (en) Switching converter with output current estimator circuit
US8810231B2 (en) System and method for switching voltage regulator to reduce ripple in output voltage
TW201806302A (zh) 切換調節器
US10177644B1 (en) Input current extraction from inductor current in a voltage converter
EP4258526A1 (en) Dc-to-dc converter with pulse skipping function and on-time control function, and electronic devices including the same
US20230327548A1 (en) Dc-to-dc converter with pulse skipping function and on-time control function, and electronic devices including the same
CN118489204A (zh) 音频外（ooa）开关电压调节器
CN114788154A (zh) 开关模式电源控制拓扑
JP2017041923A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination