CN115684702A - 用于自举式开关变换器的压差检测电路和自举式开关变换器 - Google Patents

Abstract

本发明公开了一种用于自举式开关变换器的压差检测电路和自举式开关变换器。包括：电压‑电流转换电路，用于将自举式开关变换器中的自举电压与开关电压之间的电压差转换成一上拉电流并提供至第一节点；下拉电路，用于向第一节点提供一下拉电流；电平转换电路，用于将第一节点的电压进行逻辑转换以产生第一逻辑信号；以及抗干扰输出电路，被配置为根据该第一逻辑信号产生压差检测信号，且使得该压差检测信号的上升沿相对于所述第一逻辑信号的上升沿延迟预设时间，从而可以在前级检测支路中因为电流尖峰而导致抗干扰输出电路的输入端的逻辑信号错误翻高时，避免电路的输出信号受到该错误翻高的影响，提高了压差检测电路的准确性。

Description

用于自举式开关变换器的压差检测电路和自举式开关变换器

技术领域

本发明涉及开关电源技术领域，更具体地，涉及一种用于自举式开关变换器的压差检测电路和自举式开关变换器。

背景技术

在便携式电脑、移动电话、个人数字助理以及其他便携或非便携电子设备中已经广泛地使用开关变换器，用于产生内部电路模块或负载所需工作电压和电流。开关变换器采用一定频率和占空比的方波信号控制功率开关的导通和关断，从而控制输入端向输出端的电能传输，最后通过电感和电容的功率滤波得到恒定的输出电压和/或输出电流，具有良好的轻载效率、快速的瞬态响应和易于实现的优点。

但是开关变换器的缺点是其电路拓扑中的功率开关的源极不接地，伴随着功率开关的开关状态的变化，其源极电位也随之不断跳变，增加了开关变换器的驱动电路的设计难度。为了解决上述问题，现阶段的开关变换器常采用自举电路(Bootstrap circuit)来驱动电路中的功率开关，图1示出根据现有技术的一种自举式开关变换器的示意性电路图。

如图1所示，开关变换器100的主电路包括串联连接在输入端和接地端之间的功率开关S1和S2，电感Lx连接在功率开关S1和S2之间的开关节点SW和输出端之间，输出电容Cout连接在输出端和接地端之间。主电路的输入端接收直流输入电压Vin，输出端提供直流输出电压Vout。上管驱动电路110用于根据上管控制信号Ctrl-hs向功率开关S1提供第一驱动信号Hsg，控制功率开关S1的导通和关断，下管驱动电路120用于根据下管控制信号Ctrl-ls向功率开关S2提供第二驱动信号Lsg，控制功率开关S2的导通和关断，以稳定所述直流输出电压Vout。

开关变换器100中的自举电路包括电压源101、二极管D1和自举电容Cb，电压源101的一端与二极管D1的阳极连接，电压源101的另一端接地，自举电容Cb的一端与二极管D1的阴极连接，自举电容Cb的另一端与功率开关S1和S2之间的开关节点SW连接，二极管D1和自举电容Cb之间的节点BST与上管驱动电路110连接。其中，自举电容Cb用来存储电荷，二极管D1用来防止电流倒灌，当开关变换器100续流时，开关节点SW的电压下降，电压源101得以给自举电容Cb充电，使得自举节点BST被充电至高于开关节点SW电位一定值，从而能够使用自举节点BST的电压开启功率开关S1。

为了防止自举节点BST和开关节点SW之间的电压差不足以开启功率开关S1，现有技术的开关变换器还设置有压差检测电路，用来检测自举节点BST和开关节点SW之间的电压差是否满足要求。

图2示出现有技术的开关变换器中的压差检测电路的示意性电路图。如图2所示，现有的压差检测电路200包括电阻R1、PMOS晶体管M1、NMOS晶体管M2、NMOS晶体管M3、高低压隔离器件、施密特触发器210、反相器220以及电流源230。电阻R1的第一端与自举电压VBST连接，PMOS晶体管M1的栅极与开关电压VSW连接，PMOS晶体管M1的漏极经高低压隔离器件与节点201连接。NMOS晶体管M2的栅极和漏极与节点201连接，NMOS晶体管M2的源极接地。施密特触发器210的输入端与节点201连接，输出端与反相器220的输入端连接，反相器220的输出端用于提供一检测信号BST_OK。NMOS晶体管M3和电流源230依次连接于节点201和地之间，用于起到迟滞的作用。

在图2的压差检测电路200中，PMOS晶体管M1和电阻R1将自举电压VBST与开关电压VSW之间的压差转换成电流I1，即I1＝(VBST-VSW-Vth)/R1，其中Vth为PMOS晶体管M1的阈值电压。当自举电压VBST与开关电压VSW之间的电压差过低时，电流I1随之减小，促使电压VA的电位下降，电压VB升高，检测信号BST_OK翻转为低电平。继而开关变换器中的逻辑电路根据低电平的检测信号BST_OK导通功率开关S2，拉低开关节点SW，从而强制系统内部的低压电源给自举电容充电，抬高自举节点BST处的电压，促使电流I1上升，A点的电压升高，当自举电压VBST与开关电压VSW之间的压差满足要求后，检测信号BST_OK翻转为高电平。

现有的压差检测电路200存在以下缺点：当压差检测电路200检测到自举节点与开关节点之间的压差低于设定值后，检测信号BST_OK被翻转为低电平。开关变换器内部的逻辑电路根据低电平的检测信号BST_OK导通功率开关S2，关断功率开关S1。此时开关节点SW处的电位瞬间被拉低至0V，由于自举电容Cb两端的电压不能突变，因此自举节点BST处的电压也同时下降。但是由于电阻R1带来的延迟，X点处的电位无法严格同步下降，导致PMOS晶体管M1的栅源电压升高，产生一个电流尖峰，该电流尖峰会使得节点201的电位错误地升高，最终使得检测信号BST_OK误翻转，导致开关变换器无法正常工作，甚至会造成其中的功率器件的损坏。

发明内容

鉴于上述问题，本发明的目的在于提供一种用于自举式开关变换器的压差检测电路和自举式开关变换器，可以在前级检测支路中因为电流尖峰而导致抗干扰输出电路的输入端的逻辑信号错误翻高时，避免电路的输出信号受到该错误翻高的影响，提高了压差检测电路的准确性。

根据本发明实施例的一方面，提供了一种用于自举式开关变换器的压差检测电路，包括：电压-电流转换电路，用于将所述自举式开关变换器中的自举电压与开关电压之间的电压差转换成一上拉电流，并将所述上拉电流提供至第一节点；下拉电路，与所述第一节点连接，用于向所述第一节点提供一下拉电流；电平转换电路，与所述第一节点连接，用于将所述第一节点的电压进行逻辑转换，以产生第一逻辑信号；以及抗干扰输出电路，用于根据所述第一逻辑信号产生压差检测信号，且被配置为使所述压差检测信号的上升沿相对于所述第一逻辑信号的上升沿延迟预设时间。

可选的，所述抗干扰输出电路包括：充放电模块，用于根据所述第一逻辑信号对电容进行充放电；第一施密特触发器，用于对所述电容上的电容电压进行逻辑转换，以产生第二逻辑信号；以及逻辑模块，用于将所述第一逻辑信号与所述第二逻辑信号进行与逻辑运算，根据运算结果产生所述压差检测信号。

可选的，所述充放电模块包括：依次连接于电源电压和地之间的第一晶体管、第一电阻和第二晶体管，所述第一晶体管和所述第二晶体管的控制端与所述第一逻辑信号连接；以及一电容，所述电容的第一端与所述第一电阻的第一端连接，所述电容的第二端接地。

可选的，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。

可选的，通过调整所述第一电阻和所述电容来调整所述预设时间的大小。

可选的，所述压差检测电路还包括：迟滞电路，用于根据所述第一逻辑信号向所述第一节点提供一迟滞电流。

可选的，所述电压-电流转换电路包括：第二电阻，所述第二电阻的第一端与所述自举电压连接；第三晶体管，所述第三晶体管的第一端与所述第二电阻的第二端连接，所述第三晶体管的控制端与所述开关电压连接，所述第三晶体管的第二端与所述第一节点连接。

可选的，所述下拉电路包括：第四晶体管，所述第四晶体管的控制端和第一端与所述第一节点连接，所述第四晶体管的第二端接地。

可选的，所述电平转换电路包括：第二施密特触发器，用于对所述第一节点的电压进行反相，以产生输出反相电平；以及逻辑反相器，用于对所述第二施密特触发器输出的反相电平进行反相，以产生所述第一逻辑信号。

可选的，所述迟滞电路包括：第五晶体管，所述第五晶体管的第一端与所述第一节点连接，所述第五晶体管的控制端与所述第一逻辑信号连接；以及一电流源，所述电流源的第一端与所述第五晶体管的第二端连接，所述电流源的第二端接地。

可选的，所述电压-电流转换电路还包括：连接于所述第三晶体管的第二端和所述第一节点之间的高低压隔离器件。

可选的，所述第三晶体管为PMOS晶体管。

可选的，所述第四晶体管为NMOS晶体管。

可选的，所述第五晶体管为NMOS晶体管。

根据本发明实施例的另一方面，提供了一种自举式开关变换器，包括上述的压差检测电路，所述压差检测电路用于检测所述自举式开关变换器中的自举电压和开关电压之间的电压差。

综上所述，本发明实施例的用于自举式开关变换器的压差检测电路还包括抗干扰输出电路，该电路用于在压差检测信号中设置有一个最短低电平时间，使得压差检测信号的上升沿相对于输入的逻辑信号的上升沿存在一定的延时，从而可以在前级检测支路中因为电流尖峰而导致抗干扰输出电路的输入端的逻辑信号错误翻高时，避免电路的输出信号受到该错误翻高的影响，提高了压差检测电路的准确性。此外，该抗干扰输出电路还可以避免压差检测电路输出信号的持续错误翻高的发生，避免了自举式开关变换器中的自举节点和开关节点之间的差值长时间处于欠压状态，提高了自举式开关变换器的输出稳定性。

此外，在本发明实施例的抗干扰输出电路中，压差检测信号的下降沿严格跟随其输入逻辑信号的下降沿，使得这两个信号的下降沿之间不存在延时，从而能够使得压差检测电路可以快速响应检测，及时反馈自举式开关变换器中的自举节点和开关节点之间的压差。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的一种自举式开关变换器的示意性电路图。

图2示出现有技术的开关变换器中的压差检测电路的示意性电路图。

图3示出根据本发明实施例的一种用于自举式开关变换器的压差检测电路的示意性电路图。

图4示出根据本发明实施例的抗干扰输出电路的一种示意性电路图。

图5示出根据本发明实施例的抗干扰输出电路的工作时序图。

图6示出根据本发明实施例的一种自举式开关变换器的示意性框图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

图3示出根据本发明实施例的一种用于自举式开关变换器的压差检测电路的示意性电路图。如图3所示，压差检测电路300包括电压-电流转换电路310、下拉电路320、电平转换电路330、迟滞电路340以及抗干扰输出电路350。

其中，电压-电流转换电路310用于接收自举式开关变换器中的自举电压VBST和开关电压VSW，并将所述开关电压VSW和所述自举电压VBST之间的电压差转换成一上拉电流I1，并将所述上拉电流I1提供至节点301。

下拉电路320与节点301连接，用于向节点301提供一下拉电流I2。

电平转换电路330与节点301连接，用于将节点301处的电压进行逻辑转换，以产生逻辑信号VC。

迟滞电路340与节点301连接，用于根据逻辑信号VC的电平状态向节点301处提供一迟滞电流Ihys。

抗干扰输出电路350用于根据逻辑信号VC产生表征自举电压VBST与开关电压VSW之间的电压差的压差检测信号BST_OK。其中，所述抗干扰输出电路350被配置为在所述压差检测信号BST_OK中设置有一个最短低电平时间，当逻辑信号VC由高电平翻转为低电平时，抗干扰输出电路350控制所述压差检测信号BST_OK立即由高电平翻转为低电平；当逻辑信号VC由低电平翻转为高电平时，所述压差检测信号BST_OK需要延迟一预设时间之后才由低电平翻转为高电平，从而可以在电压-电流转换电路310中出现尖峰电流使得逻辑信号VC错误翻高时，避免电路的输出信号受到该错误翻高的影响，提高了检测结果的准确性。

进一步的，电压-电流转换电路310包括电阻R1、PMOS晶体管M1和高低压隔离器件。电阻R1的第一端与所述自举电压VBST连接，第二端与PMOS晶体管M1的源极连接，PMOS晶体管M1的栅极与开关电压VSW连接，PMOS晶体管M1的漏极经高低压隔离器件与节点301连接。当开关电压VSW与自举电压VBST之间的电压差大于PMOS晶体管M1的导通阈值时，PMOS晶体管M1导通，从而向第一节点A提供所述上拉电流I1。

下拉电路320包括NMOS晶体管M2，NMOS晶体管M2的栅极和漏极与节点301连接，NMOS晶体管M2的源极接地。

电平转换电路330包括施密特触发器331和逻辑反相器332。施密特触发器331的输入端与节点301连接，输出端与逻辑反相器332的输入端连接，逻辑反相器332的输出端用于输出逻辑信号VC。其中，施密特触发器331用于对节点301处的电压VA进行反相，以产生输出反相电平VB，逻辑反相器332用于对施密特触发器331输出的反相电平VB进行反相，以产生所述逻辑信号VC。

迟滞电路340包括NMOS晶体管M3和电流源Ihys，NMOS晶体管M3的漏极与节点301连接，NMOS晶体管M3的栅极与逻辑信号VC连接，NMOS晶体管M3的源极与电流源Ihys的第一端连接，电流源Ihys的第二端接地。

本实施例的压差检测电路的工作原理为：电阻R1和PMOS晶体管M1将自举电压VBST和开关电压VSW之间的电压差转换成上拉电流I1，即I1＝(VBST-VSW-Vth)/R1，其中Vth为PMOS晶体管M1的导通阈值电压。当自举电压VBST与开关电压VSW之间的电压差较小时，上拉电流I1较低，导致节点301处的电压VA被下拉晶体管M2下拉，促使施密特触发器331输出的电平VB翻转为高电平，逻辑信号VC翻转为低电平，然后由抗干扰输出电路350根据低电平的逻辑信号VC输出压差检测信号BST_OK为低电平，表明此时自举式开关变换器中自举节点BST处的电压低于预设值，需要对自举节点BST进行补电。

随着自举节点BST的电压逐渐升高，开关电压VSW和自举电压VBST之间的电压差逐渐增大，上拉电流I1逐渐上升，当上拉电流I1高于下拉电流I2和迟滞电流Ihys之和时，节点301处的电压VA被拉高，施密特触发器331的输出VB被拉低为低电平，逻辑信号VC被翻转为高电平，抗干扰输出电路350根据高电平的逻辑信号VC在延迟预设时间之后，将压差检测信号BST_OK翻转为高电平，表明此时自举式开关变换器中自举节点BST处的电压达到预设值，自举式开关变换器可以导通主功率管(也称为上管)，关断整流管(也称为下管)。

图4示出根据本发明实施例的抗干扰输出电路的一种示意性电路图。如图4所示，本实施例的抗干扰输出电路350包括充放电模块351、施密特触发器352和逻辑模块353。

其中，充放电模块351包括依次连接于电源电压VDD和地之间的PMOS晶体管M4、电阻R2和NMOS晶体管M5、以及电容C1，PMOS晶体管M4的源极与电源电压VDD连接，PMOS晶体管M4的栅极与逻辑信号VC连接，PMOS晶体管M4的漏极与电阻R2的第一端连接，电阻R2的第二端与NMOS晶体管M5的漏极连接，NMOS晶体管M5的栅极与逻辑信号VC连接，NMOS晶体管M5的源极接地，电容C1的第一端与电阻R2的第一端连接，电容C1的第二端与地连接。充放电模块351用于根据逻辑信号VC对电容C1进行充放电。施密特触发器352的输入端与电容C1的第一端连接，用于对所述电容C1上的电压VP进行逻辑转换，以产生逻辑信号VQ。逻辑模块353例如为与门运算电路，用于将逻辑信号VQ与逻辑信号VC进行与逻辑运算，并根据运算结果产生所述压差检测信号BST_OK。

图5示出根据本发明实施例的抗干扰输出电路的工作时序图。下面参照图5对本实施例的抗干扰输出电路的原理进行详细说明，当自举电压VBST与开关电压VSW之间的压差较低时，逻辑信号VC为低电平，PMOS晶体管M4导通，NMOS晶体管M5关断，PMOS晶体管M4对电容C1进行充电，电压VP迅速升高，到达施密特触发器352的翻转阈值后，逻辑信号VQ翻转为低电平，逻辑模块353根据低电平的逻辑信号VC和VQ将压差检测信号BST_OK翻转为低电平。当前部检测支路中出现电流尖峰使得逻辑信号VC错误翻转为高电平时，PMOS晶体管M4关断，NMOS晶体管M5导通，由于电阻R2的存在，电容C1通过NMOS晶体管M5所在的放电通路进行缓慢放电，通过设置电容C1和电阻R2的大小，可以将该放电时间延长至几百纳秒，当电压VP下降到施密特触发器的翻转阈值时，电压VQ翻转为高电平，此时逻辑模块353才根据高电平的逻辑信号VC和VQ将压差检测信号BST_OK翻转为逻辑高电平。

由以上的描述可知，本实施例的抗干扰输出电路350可以使得压差检测信号BST_OK的下降沿严格跟随逻辑信号VC的下降沿，从而能够快速响应检测，及时反馈自举节点BST与开关节点SW之间的电压差是否满足要求。且本实施例的抗干扰输出电路350限定了压差检测信号BST_OK的最短低电平时间，即当逻辑信号VC出现错误翻高的情况时，压差检测信号BST_OK在延迟时间t2之后才会翻转为高电平，通过调整该最短低电平时间足够长以使得自举式开关变换器中的整流管能够正常开启，自举供电电路能够完成对自举节点的充电，从而可以使得压差检测信号BST_OK在翻转为高电平后自举式开关变换器中的主功率管可以正常导通。

图6示出根据本发明实施例的一种自举式开关变换器的示意性框图，本实施例的开关变换器400以降压变换器(buck converter)拓扑为例进行说明，开关变换器400包括功率级电路和驱动电路。其功率级电路是普通的同步整流方式的降压型开关调节器的输出电路，对施加到输入端的输入电压Vin进行降压，从输出端子提供输出电压Vout。

功率级电路包括功率开关S1和S2，功率开关S1的第一端接收输入电压Vin，功率开关S1的第二端连接至功率开关S2的第一端，功率开关S2的第二端连接至开关变换器的参考地。应理解，在本实施例中功率开关S1为主功率管，功率开关S2为整流管，功率开关S1和S2可以是任何类型的场效应管，例如金属氧化物半导体场效应晶体管(MOSFET)，在不背离本发明所教导的范围内，还可以是本领域技术人员已知范围内的其他类型的场效应管和、或其他类型的晶体管。

在功率开关S1和S2的连接点之间设置有储能元件(例如电感Lx)。输出电容Cout被设置在开关变换器400的输出端和参考地之间以在其两端产生输出电压Vout。

在本实施例中，将功率开关S1和S2的连接点称作开关节点SW，将该点的电压称作开关电压VSW。

自举式开关变换器400的驱动电路包括逻辑控制电路410、上管驱动电路420、下管驱动电路430、自举供电电路440以及压差检测电路300。

逻辑控制电路410用于整个电路的逻辑控制，分别向上管驱动电路420和下管驱动电路430提供上管控制信号Ctrl-hs和下管控制信号Ctrl-ls，上管控制信号Ctrl-hs和下管控制信号Ctrl-ls例如为PWM(Pulse Width Modulation，脉冲宽度调制)信号。本领域技术人员应该理解，逻辑控制电路410可以通过不同的架构来实现。同时，同步整流的降压型开关变换器400的控制原理应该是本领域技术人员所熟知的。

上管驱动电路420根据所述上管控制信号Ctrl-hs生成第一驱动信号Hsg，第一驱动信号Hsg用于控制所述功率开关S1的导通和关断。下管驱动电路430根据所述下管控制信号Ctrl-ls生成第二驱动信号Lsg，第二驱动信号Lsg用于控制所述功率开关S4的导通和关断。在每个开关周期中，功率开关S1和S2交替导通和关断，对电感Lx进行充电和放电，从而在输出端提供直流输出电压Vout，逻辑控制电路410通过调节控制信号的占空比，将直流输出电压Vout维持在恒定值。

自举供电电路440与上管驱动电路420连接于自举节点BST，自举供电电路440用于在整流管S2导通时向自举节点BST充电，以向所述上管驱动电路420供电，用来提升功率开关S1的控制端的电压水平。

压差检测电路300用于检测自举电压VBST与开关电压VSW之间的电压差，并根据检测结果向逻辑控制电路410提供一压差检测信号BST_OK，逻辑控制电路410根据压差检测信号BST_OK的电平状态导通功率开关S1或S2。

在本实施例中，压差检测电路300用于在自举电压VBST与开关电压VSW之间的电压差较小时，输出压差检测信号BST_OK为第一电平(例如为低电平)，逻辑控制电路410在检测到压差检测信号BST_OK为低电平时，导通功率开关S2，拉低开关节点SW，从而强制自举供电电路440向自举节点BST充电。压差检测电路300用于在自举电压VBST与开关电压VSW之间的电压差较大时，输出压差检测信号BST_OK为第二电平(例如为高电平)，逻辑控制电路410在检测到压差检测信号BST_OK为高电平时，表明此时自举节点BST的电压满足功率开关S1的导通条件，并上管控制信号Ctrl-hs到来时控制上管驱动电路420导通功率开关S1。

需要说明，尽管结合图6描述了降压型拓扑结构的开关变换器，然而，可以理解，本发明实施例的压差检测电路300也可以用于其他拓扑结构的开关变换器中，包括但不限于降压型、升压型、升降压型、正激型、反激型等拓扑结构。

综上所述，本发明实施例的用于自举式开关变换器的压差检测电路还包括抗干扰输出电路，该电路用于在压差检测信号中设置有一个最短低电平时间，使得压差检测信号的上升沿相对于输入的逻辑信号的上升沿存在一定的延时，从而可以在前级检测支路中因为电流尖峰而导致抗干扰输出电路的输入端的逻辑信号错误翻高时，避免电路的输出信号受到该错误翻高的影响，提高了压差检测电路的准确性。此外，该抗干扰输出电路还可以避免压差检测电路输出信号的持续错误翻高的发生，避免了自举式开关变换器中的自举节点和开关节点之间的差值长时间处于欠压状态，提高了自举式开关变换器的输出稳定性。

此外，在本发明实施例的抗干扰输出电路中，压差检测信号的下降沿严格跟随其输入逻辑信号的下降沿，使得这两个信号的下降沿之间不存在延时，从而能够使得压差检测电路可以快速响应检测，及时反馈自举式开关变换器中的自举节点和开关节点之间的压差。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (15)

1.一种用于自举式开关变换器的压差检测电路，包括：

电压-电流转换电路，用于将所述自举式开关变换器中的自举电压与开关电压之间的电压差转换成一上拉电流，并将所述上拉电流提供至第一节点；

下拉电路，与所述第一节点连接，用于向所述第一节点提供一下拉电流；

电平转换电路，与所述第一节点连接，用于将所述第一节点的电压进行逻辑转换，以产生第一逻辑信号；以及

抗干扰输出电路，用于根据所述第一逻辑信号产生压差检测信号，且被配置为使所述压差检测信号的上升沿相对于所述第一逻辑信号的上升沿延迟预设时间。

2.根据权利要求1所述的压差检测电路，其中，所述抗干扰输出电路包括：

充放电模块，用于根据所述第一逻辑信号对电容进行充放电；

第一施密特触发器，用于对所述电容上的电容电压进行逻辑转换，以产生第二逻辑信号；以及

逻辑模块，用于将所述第一逻辑信号与所述第二逻辑信号进行与逻辑运算，根据运算结果产生所述压差检测信号。

3.根据权利要求2所述的压差检测电路，其中，所述充放电模块包括：

依次连接于电源电压和地之间的第一晶体管、第一电阻和第二晶体管，所述第一晶体管和所述第二晶体管的控制端与所述第一逻辑信号连接；以及

一电容，所述电容的第一端与所述第一电阻的第一端连接，所述电容的第二端接地。

4.根据权利要求3所述的压差检测电路，其中，所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。

5.根据权利要求3所述的压差检测电路，其中，通过调整所述第一电阻和所述电容来调整所述预设时间的大小。

6.根据权利要求1所述的压差检测电路，其中，还包括：

迟滞电路，用于根据所述第一逻辑信号向所述第一节点提供一迟滞电流。

7.根据权利要求1所述的压差检测电路，其中，所述电压-电流转换电路包括：

第二电阻，所述第二电阻的第一端与所述自举电压连接；

第三晶体管，所述第三晶体管的第一端与所述第二电阻的第二端连接，所述第三晶体管的控制端与所述开关电压连接，所述第三晶体管的第二端与所述第一节点连接。

8.根据权利要求1所述的压差检测电路，其中，所述下拉电路包括：

第四晶体管，所述第四晶体管的控制端和第一端与所述第一节点连接，所述第四晶体管的第二端接地。

9.根据权利要求1所述的压差检测电路，其中，所述电平转换电路包括：

第二施密特触发器，用于对所述第一节点的电压进行反相，以产生输出反相电平；以及

逻辑反相器，用于对所述第二施密特触发器输出的反相电平进行反相，以产生所述第一逻辑信号。

10.根据权利要求6所述的压差检测电路，其中，所述迟滞电路包括：

第五晶体管，所述第五晶体管的第一端与所述第一节点连接，所述第五晶体管的控制端与所述第一逻辑信号连接；以及

一电流源，所述电流源的第一端与所述第五晶体管的第二端连接，所述电流源的第二端接地。

11.根据权利要求7所述的压差检测电路，其中，所述电压-电流转换电路还包括：

连接于所述第三晶体管的第二端和所述第一节点之间的高低压隔离器件。

12.根据权利要求7所述的压差检测电路，其中，所述第三晶体管为PMOS晶体管。

13.根据权利要求8所述的压差检测电路，其中，所述第四晶体管为NMOS晶体管。

14.根据权利要求10所述的压差检测电路，其中，所述第五晶体管为NMOS晶体管。

15.一种自举式开关变换器，包括：

权利要求1-14任一项所述的压差检测电路，所述压差检测电路用于检测所述自举式开关变换器中的自举电压和开关电压之间的电压差。

Images