CN114665854A - 一种复位电路及充电系统 - Google Patents

Abstract

本申请公开了一种复位电路及充电系统，主要涉及集成电路领域。该电路包括脉冲发生模块、时钟发生模块和延迟控制模块；时钟发生模块与延迟控制模块连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块；延迟控制模块与脉冲发生模块连接，用于根据时钟信号和脉冲发生模块输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块；脉冲发生模块与充电设备连接，用于根据延迟控制信号向充电设备输出复位信号；其中，延迟控制模块包括计数器和非门。可见，该复位电路以计数器对时钟信号的计数作为延迟调控单元，通过调节时钟信号的计数即可以实现延迟调控，相较于以电容作为延迟调控单元，其精度更高。

Description

一种复位电路及充电系统

技术领域

本申请涉及集成电路领域，特别是涉及一种复位电路及充电系统。

背景技术

设备的上电过程是一个缓慢爬坡的过程，在该过程中设备无法正常工作，因此需要使用上电复位电路延时至设备的供电电压稳定，设备才能正常工作。

当前的复位电路使用电容作为延迟调控单元，由充电电路产生的电流对电容充电，通过对不同大小的电容进行充电实现延时调控。但是，电容受工艺影响较大，精度较低，因此，当前复位电路延时调控的精确度较低。

由此可见，如何提高复位电路延时调控的精确度是本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种复位电路及充电系统，用于提高延时调控的精确度，能够满足多种复位时间。

为解决上述技术问题，本申请提供一种复位电路，包括：时钟发生模块1、延迟控制模块2和脉冲发生模块3；

时钟发生模块1与延迟控制模块2连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块2；

延迟控制模块2与脉冲发生模块3连接，用于根据时钟信号和脉冲发生模块3输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块3；

脉冲发生模块3与充电设备连接，用于根据参考电压和逻辑电压输出延迟触发信号，以及根据延迟控制信号向充电设备输出复位信号；

其中，延迟控制模块2包括计数器4和非门5；计数器4的输入端与脉冲发生模块3和时钟发生模块1连接，计数器4的输出端与非门5的输入端连接；非门5的输出端与脉冲发生模块3连接。

优选地，脉冲发生模块3包括比较器、电流源、电容、晶体管和触发器；

比较器的同相输入端接入逻辑电压，比较器的反相输入端接入参考电压，比较器的输出端与计数器4的输入端连接；

电流源的正极与供电电源连接，电流源的负极与电容的第一端连接；

电容的第二端接地；

晶体管的控制端与非门5的输出端连接，晶体管的第一端接地，晶体管的第二端与电流源和电容的公共端连接；

触发器的输入端与晶体管和电流源的公共端连接，触发器的输出端与充电设备连接。

优选地，脉冲发生模块3还包括第一反相器和第二反相器；

第一反相器的输入端与比较器的输出端连接，第一反相器的输出端与第二反相器的输入端连接；

第二反相器的输出端与计数器4的输入端连接。

优选地，脉冲发生模块3还包括第三反相器；

第三反相器的输入端与第一反相器的输出端连接，第三反相器的供电端与电流源的负极连接，第三反相器的输出端与电容和晶体管的公共端连接。

优选地，脉冲发生模块3还包括第四反相器和第五反相器；

第四反相器的输入端与触发器的输出端连接，第四反相器的输出端与第五反相器的输入端连接；

第五反相器的输出端与充电设备连接。

优选地，延迟控制模块2还包括多个开关；

计数器4有多个输出端，各开关与计数器4的各输出端对应连接。

优选地，触发器为施密特触发器。

为解决上述技术问题，本申请还提供一种充电系统，包括上述复位电路。

本申请所提供的复位电路，包括脉冲发生模块、时钟发生模块和延迟控制模块；时钟发生模块与延迟控制模块连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块；延迟控制模块与脉冲发生模块连接，用于根据时钟信号和脉冲发生模块输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块；脉冲发生模块与充电设备连接，用于根据逻辑电压和参考电压输出延迟触发信号，以及根据延迟控制信号向充电设备输出复位信号；其中，延迟控制模块包括计数器和非门。可见，该复位电路以计数器对时钟信号的计数作为延迟调控单元，通过调节时钟信号的计数即可以实现延迟调控，相较于以电容作为延迟调控单元，其精度更高。

此外，本申请还提供一种充电系统，该充电系统包括上述复位电路，具有与复位电路相同的有益效果。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的一种复位电路的结构图；

图2为本申请提供的一种脉冲发生模块的结构图；

图3为本申请提供的一种复位电路的信号示意图；

图4为本申请提供的一种延迟控制模块的结构图。

附图标记如下：1为时钟发生模块、2为延迟控制模块、3为脉冲发生模块、4为计数器、5为非门。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种复位电路及充电系统，用于提高延时调控的精确度，能够满足多种复位时间。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

图1为本申请提供的一种复位电路的结构图，下面对图1所示的结构进行说明。

复位电路，包括：时钟发生模块1、延迟控制模块2和脉冲发生模块3；时钟发生模块1与延迟控制模块2连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块2；延迟控制模块2与脉冲发生模块3连接，用于根据时钟信号和脉冲发生模块3输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块3；脉冲发生模块3与充电设备连接，用于根据参考电压和逻辑电压输出延迟触发信号，以及根据延迟控制信号向充电设备输出复位信号。其中，延迟控制模块2包括计数器4和非门5；计数器4的输入端与脉冲发生模块3和时钟发生模块1连接，计数器4的输出端与非门5的输入端连接；非门5的输出端与脉冲发生模块3连接。

时钟发生模块1包括时钟电路，时钟电路为现有技术，本实施例对此不作特异性说明。延迟控制模块2包括计数器4和非门5，本实施例以计数器4对时钟信号的计数作为延迟调控单元，具体地，时钟发生模块1通电后会持续向延迟控制模块2输入时钟信号，当计数器4接收到脉冲发生模块3发送的延迟触发信号后，会对时钟信号进行计数，直至计数时间达到所需要的延迟时间，此时计数器4会进行输出。

在具体实施中，逻辑电压为时钟发生模块1、延迟控制模块2和脉冲发生模块3供电，当逻辑电压大于参考电压时，脉冲发生模块3会向延迟控制模块2的输入端(计数器4的输入端)输送高电平的延迟触发信号。计数器4根据该延迟触发信号会对时钟发生模块1发送的时钟信号进行计数，当计数时间达到所需要的延迟时间后，计数器4进行输出，此时延迟控制模块2会生成延迟控制信号，并将该延迟控制信号输送至脉冲发生模块3。脉冲发生模块3接收到该延迟控制信号后，则会生成复位信号，并将该复位信号输送至充电设备以实现上电复位。

需要说明的是，只有当接收到低电平的延迟控制信号时脉冲发生模块3才会生成复位信号。在延迟控制模块2未接收到延迟触发信号时，脉冲发生模块3所接收到的初始延迟控制信号为高电平，因此，此时不会生成复位信号。由于延迟触发信号为高电平，因此，计数器4的输出信号为高电平，为满足生成复位信号的需求，需要在计数器4的输出端增加一个非门5以翻转电平，此时计数器4的输出信号经过非门5处理后所得到的信号即为延迟控制模块2向脉冲发生模块3输出的低电平的延迟控制信号。

本实施例所提供的复位电路，包括脉冲发生模块、时钟发生模块和延迟控制模块；时钟发生模块与延迟控制模块连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块；延迟控制模块与脉冲发生模块连接，用于根据时钟信号和脉冲发生模块输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块；脉冲发生模块与充电设备连接，用于根据参考电压和逻辑电压输出延迟触发信号，以及根据延迟控制信号向充电设备输出复位信号；其中，延迟控制模块包括计数器和非门。可见，该复位电路以计数器对时钟信号的计数作为延迟调控单元，通过调节时钟信号的计数即可以实现延迟调控，相较于以电容作为延迟调控单元，其精度更高。

在上述实施例的基础上，本实施例提供一种脉冲发生模块3的具体实施方式。在本实施例中，脉冲发生模块3包括比较器U1、电流源I、电容C、晶体管Q和触发器U6。其中，比较器U1的同相输入端接入逻辑电压，比较器U1的反相输入端接入参考电压，比较器U1的输出端与计数器4的输入端连接；电流源I的正极与供电电源连接，电流源I的负极与电容C的第一端连接；电容C的第二端接地；晶体管Q的控制端与非门5的输出端连接，晶体管Q的第一端接地，晶体管Q的第二端与电流源I和电容C的公共端连接；触发器U6的输入端与晶体管Q和电流源I的公共端连接，触发器U6的输出端与充电设备连接。

图2为本申请提供的一种脉冲发生模块的结构图，如图2所示，晶体管Q可采用MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，图2以NMOS管为例，其中，NMOS管的栅极与延迟控制模块2中非门5的输出端连接，源极接地，漏极与电流源I和电容C的公共端连接。具体地，比较器U1同相输入端的输入电压为逻辑电压，当该逻辑电压不大于比较器U1反向输入端接入的参考电压时，不满足比较器U1的输出要求，延迟控制模块2接收到的延迟触发信号为低电平，计数器4不进行计数，此时NMOS管的栅极接收到的延迟控制信号为高电平，NMOS管闭合，电流源I输出的电流通过NMOS管流入地，不符合触发器的触发条件，无法生成复位信号；当比较器U1同相输入端的逻辑电压大于反向输入端的参考电压时，比较器U1会输出高电平的延迟触发信号，并会将该延迟触发信号发送至延迟控制模块2，延迟控制模块2接收到该延迟触发信号后，会对时钟发生模块1发送的时钟信号进行计数，计数器4的输出信号经非门5翻转得到低电平的延迟控制信号，当NMOS管的栅极接收到延迟控制模块2发送的低电平的延迟控制信号后，NMOS管断开，此时电流源I为电容C充电，当电容C电压超过触发器U6的阈值电压时，触发器U6输出高电平的复位信号。需要说明的是，在具体实施中，除NMOS管外，晶体管Q还可以使用NPN三极管，其中，NPN三极管的基极对应NMOS管的栅极，集电极对应NMOS管的源极，发射级对应NMOS管的漏极；晶体管Q也可以使用绝缘栅双极型晶体管Q(Insulated Gate Bipolar Transistor，IGBT)，其中，IGBT的门极对应NMOS管的栅极、集电极对应NMOS管的源极、发射极对应NMOS管的漏极。

本实施例提供一种脉冲发生模块的具体实施方式，在本实施例中，脉冲发生模块包括比较器、电容、晶体管和触发器，由于脉冲发生模块以逻辑电压作为比较器的正向输入电压，因此，不会出现上电时间大于电容的时间常数的情况，可靠性高。

在上述实施例的基础上，由于比较器U1的输出有电源纹波，因此，为抑制电源纹波，本实施例设置脉冲发生模块3还包括第一反相器U2和第二反相器U3。其中，第一反相器U2的输入端与比较器U1的输出端连接，第一反相器U2的输出端与第二反相器U3的输入端连接；第二反相器U3的输出端与计数器4的输入端连接，具体参见图2。

由于反相器会翻转比较器U1的输出电平，因此，为保证延迟控制模块接收到的延迟触发信号为高电平，所设置的反相器应为偶数个，以满足当比较器U1的输出电平为高电平时，经过反相器处理后的延迟触发信号仍为高电平。需要说明的是，反相器数量越多，其对比较器U1输出信号的整形效果越好，本实施例中所设置的第一反相器U2和第二反相器U3仅为一种优选地实施方式，在具体实施中，在比较器U1的输出端与计数器4的输入端之间可以设置多个反相器，例如四个或六个，只要满足所设置的反相器的数量为偶数个即可。

本实施例设置脉冲发生模块还包括第一反相器和第二反相器，通过第一反相器和第二反相器对比较器的输出信号进行整形，有效抑制了电源纹波的干扰。

在上述实施例的基础上，为减少电容的充电电流经晶体管流入地的损耗，本实施例设置脉冲发生模块3还包括第三反相器U4。其中，第三反相器U4的输入端与第一反相器U2的输出端连接，第三反相器U4的供电端与电流源I的负极连接，第三反相器U4的输出端与电容C和晶体管Q的公共端连接，具体参见图2。

如图2所示，第三反相器U4可视为电流源I的开关，通过第三反相器U4可实现控制电流源I为电容C充电。具体地，当比较器U1同相输入端的逻辑电压不大于其反向输入端的参考电压时，比较器U1输出低电平，经过第一反相器U2后，该低电平翻转为高电平，当第三反相器U4接收到高电平时，第三反相器U4相当于开路，此时电流源I无法通过第三反相器U4为电容C充电，即电流不会经处于闭合状态的晶体管Q流入地。而当比较器U1同相输入端的逻辑电压大于其反向输入端的参考电压时，比较器U1输出高电平，该高电平经第一反相器U2翻转为低电平，当第三反相器U4接收到低电平时，第三反相器U4相当于短路，由于晶体管Q控制端的初始延迟控制信号为高电平，即晶体管Q的初始状态为闭合状态，因此，此时电流源I的输出电流通过第三反相器U4和晶体管Q流入地；当晶体管Q的控制端接收到延迟控制模块2发送的低电平的延迟控制信号时，不满足晶体管Q的导通条件，晶体管Q断开，此时电流源I的输出电流为电容C充电。

本实施例设置脉冲发生模块还包括第三反相器，在比较器同相输入端的逻辑电压不大于其反相输入端的参考电压时，第三反相器相当于开路，电流源无法为电容充电；而在比较器同相输入端的逻辑电压大于其反相输入端的参考电压且晶体管接收到低电平的延迟控制信号时，第三反相器相当于短路，电流源开始为电容充电，通过设置第三反相器实现控制电流源为电容充电，有效减少了电流源输出的电流经晶体管流入地的损耗。

在上述实施例的基础上，为进一步抑制电源纹波，本实施例设置脉冲发生模块3还包括第四反相器U6和第五反相器U7。其中，第四反相器U6的输入端与触发器U6的输出端连接，第四反相器U6的输出端与第五反相器U7的输入端连接；第五反相器U7的输出端与充电设备连接，具体参见图2。

可以理解的是，本实施例所提供的第四反相器U6和第五反相器U7只是一种优选地实施方式，为更好地抑制电源纹波，在触发器U6的输出端可以连接多个反相器，只要满足所连接的反相器的数量为偶数个即可。图3为本申请提供的一种复位电路的信号示意图，如图3所示，DVDD为逻辑电压信号，VTRIG为延迟触发信号，CLK为时钟信号，POR_DLYB为延迟控制信号，VRC为电容C充电过程的电压信号，POR为复位信号，在t1时间段中，比较器U1的逻辑电压持续升高，并于时间点M处超过参考电压，此时延迟触发信号从低电平变为高电平输出；t2时间段为计数器4对时钟信号的计数时间，在时间点N处计数器4计数结束，延迟控制信号由初始状态的高电平变为低电平，此时晶体管Q断开，电流源I为电容C充电；t3时间段即为电流源I为电容C充电的充电时间，在时间点T处电容C电压大于触发器U6的阈值电压，此时触发器U6输出的复位信号由低电平变为高电平。

需要说明的是，在本申请中，高电平与低电平是相对的，例如，如图3所示，比较器U1同相输入端的逻辑电压大于其反相输入端的参考电压(t1时间段之后的时间段)时，所输出的延迟触发信号为高电平指的是相对于t1时间段内的延迟触发信号，t1时间段之后的时间段中的延迟触发信号为高电平。

本实施例设置脉冲发生模块还包括第四反相器和第五反相器，通过在触发器的输出端设置第四反相器和第五反相器可进一步抑制电源纹波，整形效果较好。

在上述实施例的基础上，由于不同需求下计数器4对时钟信号计数的数量不同，为便于输出，因此，可设置计数器4的输出端为多个，各输出端的输出信号为对一种数量的时钟信号进行计数得到。基于此，本实施例设置延迟控制模块2还包括多个开关，各开关与计数器4的各输出端对应连接。

图4为本申请提供的一种延迟控制模块的结构图，如图4所示，计数器4的输出端连接有四个非门5，各非门5的输出端均连接一个开关，依次为第一开关S1、第二开关S2、第三开关S3和第四开关S4，由于计数器4输出端的输出信号为对一种数量的时钟信号进行计数得到，因此，可通过闭合不同的开关实现改变计数器4所计数的时钟信号的数量，以满足多种复位时间的需求。

本实施例延迟控制模块还包括多个开关，其中，计数器有多个输出端，各开关与计数器的各输出端对应连接，可通过闭合不同的开关实现改变计数器所计数的时钟信号的数量，以满足多种复位时间的需求。

在上述实施例的基础上，为抑制电源纹波干扰，本实施例设置触发器U6为施密特触发器。

施密特触发器可用于波形整形，具体地，施密特触发器能够将模拟信号波形整形为方波波形，且由于施密特触发器具有滞回特性，其输出的复位信号为具有滞后效果的高电平，因此，施密特触发器可用于抗干扰，能够有效地抑制电源纹波干扰。

本实施例设置触发器为施密特触发器，能够有效地抑制电源纹波干扰。

上述实施例对本申请提供的复位电路进行了详细说明，本申请还提供一种充电系统，该充电系统包括上述实施例中描述的复位电路。

可以理解的是，除复位电路外，该充电系统还包括供电电源，用于为复位电路和充电设备供电。

本实施例所提供的充电系统包括上述复位电路，由于该复位电路包括脉冲发生模块、时钟发生模块和延迟控制模块；时钟发生模块与延迟控制模块连接，用于产生时钟信号，并将时钟信号发送至延迟控制模块；延迟控制模块与脉冲发生模块连接，用于根据时钟信号和脉冲发生模块输出的延迟触发信号生成延迟控制信号，并将延迟控制信号发送至脉冲发生模块；脉冲发生模块与充电设备连接，用于根据参考电压和逻辑电压输出延迟触发信号，以及根据延迟控制信号向充电设备输出复位信号；其中，延迟控制模块包括计数器和非门。可见，该充电系统以计数器对时钟信号的计数作为延迟调控单元，通过调节时钟信号的计数即可以实现延迟调控，相较于以电容作为延迟调控单元，其精度更高。

以上对本申请所提供的复位电路及充电系统进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种复位电路，其特征在于，包括：时钟发生模块(1)、延迟控制模块(2)和脉冲发生模块(3)；

所述时钟发生模块(1)与所述延迟控制模块(2)连接，用于产生时钟信号，并将所述时钟信号发送至所述延迟控制模块(2)；

所述延迟控制模块(2)与所述脉冲发生模块(3)连接，用于根据所述时钟信号和所述脉冲发生模块(3)输出的延迟触发信号生成延迟控制信号，并将所述延迟控制信号发送至所述脉冲发生模块(3)；

所述脉冲发生模块(3)与充电设备连接，用于根据逻辑电压和参考电压输出所述延迟触发信号，以及根据所述延迟控制信号向所述充电设备输出复位信号；

其中，所述延迟控制模块(2)包括计数器(4)和非门(5)；所述计数器(4)的输入端与所述脉冲发生模块(3)和所述时钟发生模块(1)连接，所述计数器(4)的输出端与所述非门(5)的输入端连接；所述非门(5)的输出端与所述脉冲发生模块(3)连接。

2.根据权利要求1所述的复位电路，其特征在于，所述脉冲发生模块(3)包括比较器、电流源、电容、晶体管和触发器；

所述比较器的同相输入端接入所述逻辑电压，所述比较器的反相输入端接入所述参考电压，所述比较器的输出端与所述计数器(4)的输入端连接；

所述电流源的正极与供电电源连接，所述电流源的负极与所述电容的第一端连接；

所述电容的第二端接地；

所述晶体管的控制端与所述非门(5)的输出端连接，所述晶体管的第一端接地，所述晶体管的第二端与所述电流源和所述电容的公共端连接；

所述触发器的输入端与所述晶体管和所述电流源的公共端连接，所述触发器的输出端与所述充电设备连接。

3.根据权利要求2所述的复位电路，其特征在于，所述脉冲发生模块(3)还包括第一反相器和第二反相器；

所述第一反相器的输入端与所述比较器的输出端连接，所述第一反相器的输出端与所述第二反相器的输入端连接；

所述第二反相器的输出端与所述计数器(4)的输入端连接。

4.根据权利要求3所述的复位电路，其特征在于，所述脉冲发生模块(3)还包括第三反相器；

所述第三反相器的输入端与所述第一反相器的输出端连接，所述第三反相器的供电端与所述电流源的负极连接，所述第三反相器的输出端与所述电容和所述晶体管的公共端连接。

5.根据权利要求4所述的复位电路，其特征在于，所述脉冲发生模块(3)还包括第四反相器和第五反相器；

所述第四反相器的输入端与所述触发器的输出端连接，所述第四反相器的输出端与所述第五反相器的输入端连接；

所述第五反相器的输出端与所述充电设备连接。

6.根据权利要求1所述的复位电路，其特征在于，所述延迟控制模块(2)还包括多个开关；

所述计数器(4)有多个输出端，各所述开关与所述计数器(4)的各所述输出端对应连接。

7.根据权利要求2所述的复位电路，其特征在于，所述触发器为施密特触发器。

8.一种充电系统，其特征在于，包括权利要求1至7任意一项所述的复位电路。

Images