TWI551053B - 脈寬調變訊號產生電路與方法 - Google Patents

脈寬調變訊號產生電路與方法 Download PDF

Info

Publication number
TWI551053B
TWI551053B TW104101192A TW104101192A TWI551053B TW I551053 B TWI551053 B TW I551053B TW 104101192 A TW104101192 A TW 104101192A TW 104101192 A TW104101192 A TW 104101192A TW I551053 B TWI551053 B TW I551053B
Authority
TW
Taiwan
Prior art keywords
pulse width
width modulation
modulation signal
level
signal
Prior art date
Application number
TW104101192A
Other languages
English (en)
Other versions
TW201626721A (zh
Inventor
劉明穎
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104101192A priority Critical patent/TWI551053B/zh
Priority to CN201510562577.6A priority patent/CN105790738B/zh
Priority to US14/960,425 priority patent/US9531367B2/en
Publication of TW201626721A publication Critical patent/TW201626721A/zh
Application granted granted Critical
Publication of TWI551053B publication Critical patent/TWI551053B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/023Input circuits comprising pulse shaping or differentiating circuits

Description

脈寬調變訊號產生電路與方法
本揭露是有關於一種脈寬調變訊號產生電路與方法,且特別是有關於一種雙向計數模式的脈寬調變訊號產生電路與方法。
脈衝寬度調變(Pulse Width Modulation,PWM),簡稱脈寬調變,已廣泛應用於電子電路中,例如馬達控制電路、電源供應器。以計數器為基礎之脈寬調變訊號產生裝置可分成邊緣對齊模式(edge-aligned mode)以及置中對齊模式(center aligned mode)。相較於非對稱性的邊緣對齊模式,屬於對稱架構的置中對齊模式所產生的輸出電流和電壓具有較少諧波(harmonics),因此置中對齊模式的脈寬調變系統可減少功率的浪費。
然而,在提供固定的時脈頻率的前提下,脈寬調變訊號的解析度會因為置中對齊模式的對稱特性而有所限制。另外,若透過提高時脈訊號的時脈頻率來提高置中對齊模式之脈寬調變的 解析度,不僅需要大幅度的改變整體電路架構,也將導致較高的動態功率消耗及可能產生雜訊干擾。
有鑑於此,本揭露實施例提供一種脈寬調變訊號產生電路與方法,可在時脈頻率固定的情況下提高脈寬調變訊號的解析度。
本揭露實施例提出一種脈寬調變訊號產生電路,其包括時脈產生器、計數單元、比較單元以及訊號產生單元。時脈產生器用以產生包括多個脈衝的時脈訊號。計數單元耦接時脈產生器並儲存週期參數,並用以依據該週期參數與雙向計數模式來計數時脈訊號的脈衝而輸出計數值。比較單元耦接計數單元,用以比較計數值與比較門檻值而據以輸出準位控制訊號。訊號產生單元耦接比較單元,依據準位控制訊號產生脈寬調變訊號。當週期參數為奇數時,計數單元所輸出的計數值在連續兩個時脈週期內為中間值。
本揭露實施例提出一種脈寬調變訊號產生方法,所述方法包括下列步驟。提供週期參數與比較門檻值,並接收包括多個脈衝的時脈訊號。依據週期參數與雙向計數模式來計數時脈訊號的脈衝而輸出計數值。判斷週期參數為奇數或偶數。當週期參數為奇數且計數值遞增至中間值時,在連續兩個時脈週期內輸出等於中間值的計數值。比較計數值與比較門檻值以決定脈寬調變訊 號的輸出準位,並輸出脈寬調變訊號。
本揭露實施例提出一種脈寬調變訊號產生電路,其包括時脈產生器、計數單元、比較單元以及訊號產生單元。時脈產生器用以產生包括多個脈衝的時脈訊號。計數單元耦接時脈產生器並儲存週期參數。計數單元用以依據週期參數來計數該時脈訊號的該些脈衝而輸出一計數值。比較單元耦接計數單元,用以比較計數值與比較門檻值而據以輸出準位控制訊號。訊號產生單元耦接比較單元,依據準位控制訊號產生脈寬調變訊號。上述的週期參數設定為脈寬調變訊號之信號週期內時脈訊號的脈衝數量。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
20、40‧‧‧脈寬調變訊號產生電路
210‧‧‧時脈產生器
220‧‧‧計數單元
230‧‧‧比較單元
240‧‧‧訊號產生單元
232‧‧‧比較暫存器
221、231‧‧‧比較器
222‧‧‧控制器
223‧‧‧計數器
224‧‧‧計數暫存器
CLK、C1‧‧‧時脈訊號
t1、t2‧‧‧時脈週期
PWM_S、P1‧‧‧脈寬調變訊號
CNT、N1‧‧‧計數值
CNR‧‧‧週期參數
LCS‧‧‧準位控制訊號
X1‧‧‧中間值
b0‧‧‧奇偶判斷位元
Com1‧‧‧比較結果
S1、S2‧‧‧控制訊號
CMR‧‧‧比較門檻值
15a、15c、15d、15e、15g、15h‧‧‧正緣
15b、15f、15i‧‧‧負緣
T1、T2、T3、T4、T5、T6、T7、T8、T9‧‧‧信號週期
D1、D2‧‧‧致能時期
D4、D5、D7、D8、D9‧‧‧第二準位時期
S601~S616‧‧‧本揭露一實施例所述的脈寬調變訊號產生方法的各步驟
圖1為脈寬調變訊號產生電路的訊號時序示意圖。
圖2為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的方塊圖。
圖3為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的訊號時序示意圖。
圖4為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的方塊圖。
圖5為依照本揭露一實施例所繪示的脈寬調變訊號產生電路 的訊號時序示意圖。
圖6A與6B為依照本揭露一實施例所繪示的脈寬調變訊號產生方法的流程圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1為脈寬調變訊號產生電路的訊號時序示意圖。請參照圖1,當週期參數CNR=3,屬於置中對齊模式之脈寬調變訊號產生電路的計數器於信號週期T1內響應於時脈訊號C1先進行上數,並輸出逐漸遞增的計數值N1。如圖1所示,當週期參數CNR=3,計數值N1先從0逐漸遞增至3。當計數值N1等於3,屬於置中對齊模式之脈寬調變訊號產生電路的計數器開始向下計數並輸出逐漸遞減的計數值N1。如圖1所示,計數值N1從3逐漸遞減至0。由此可見,信號週期T1的長度等同6個時脈週期t1。
再者,脈寬調變訊號產生電路可透過比較計數值與一比 較門檻值而決定脈寬調變訊號P1的輸出準位。如圖1所示,假設上述的比較門檻值為2。每當計數器輸出等於2的計數值N1,脈寬調變訊號P1的輸出準位將從高準位切換成低準位或從低準位切換成高準位。因此,脈寬調變訊號P1於致能時期D1內為高準位,而致能時期D1維持2個時脈週期t1。基於相同的假設與工作原理,當週期參數CNR=4時,信號週期T2的長度等同8個時脈週期t1,而脈寬調變訊號P1的致能時期D2維持4個時脈週期t1。當週期參數CNR=5時,信號週期T3的長度等同10個時脈週期t1。
也就是說,由於置中對齊模式的對稱特性,因此每當計數暫存器中的週期參數CNR加1,則脈寬調變訊號的信號週期將隨之增加兩個時脈週期,而脈寬調變訊號於一信號週期內處於高/低準位的時間長度也以兩個時脈週期為單位隨之遞增或遞減。如此,脈寬調變訊號的解析度會因為置中對齊模式的對稱特性而有所限制。基此,本揭露所述實施例提出一種與置中對齊模式同樣利用雙向計數模式來進行計數的脈寬調變訊號產生電路,可進一步提昇脈寬調變訊號的解析度。
圖2為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的方塊圖。請參照圖2,脈寬調變訊號產生電路20可產生脈寬調變訊號PWM_S,並且脈寬調變訊號產生電路20可包括時脈產生器210、計數單元220、比較單元230以及訊號產生單元240。時脈產生器210可用以產生包括多個脈衝的時脈訊號CLK,時脈 訊號CLK的時脈週期可依據其時脈頻率而定。例如,時脈訊號CLK的時脈頻率可以是12M赫茲(Hz),而時脈訊號CLK之時脈週期的長度為時脈頻率的倒數,但本揭露並不限制於此。
計數單元220可耦接時脈產生器210以接收時脈訊號CLK,並儲存一週期參數CNR。本揭露之實施例之週期參數CNR可設定為脈寬調變訊號PWM_S之信號週期內時脈訊號CLK的脈衝數量,即週期參數CNR可決定脈寬調變訊號PWM_S的信號週期。舉例來說,當週期參數CNR為7,時脈產生器210可於脈寬調變訊號PWM_S之一個信號週期之內產生7個脈衝,即脈寬調變訊號PWM_S之信號週期長度等於7倍時脈週期長度。
計數單元220可依據週期參數CNR與雙向計數模式來計數時脈訊號CLK的脈衝而輸出計數值CNT。雙向計數模式為一種於單一個信號週期內先進行向上計數再進行向下計數的計數方式。進一步來說,當計數單元220利用雙向計數模式來計數時脈訊號CLK的脈衝,計數單元220於單一個信號週期內響應於時脈訊號CLK的脈衝而先上數再執行下數。換言之,計數單元220採用類似於置中對齊模式之計數方式的雙向計數模式。詳細來說,於單一個信號週期之內,計數單元220可先向上計數時脈信號CLK的脈衝,而輸出逐漸遞增的計數值CNT,直至計數值CNT等於中間值。此中間值為計數值的最大值。之後,計數單元220再向下計數時脈信號CLK的脈衝,而輸出逐漸遞減的計數值CNT。於本揭露之實施例中,如式(1)所示,中間值為不大於週期參數CNR 除以二的最大正整數。
其中,為高斯符號。
比較單元230可耦接計數單元220以接收計數值CNT。一般來說,比較單元230具有可儲存比較門檻值的暫存器,比較門檻值為小於等於中間值的整數。比較單元230可比較計數值CNT與比較門檻值而據以輸出準位控制訊號(level control signal)LCS。訊號產生單元240可耦接比較單元230,以接收準位控制訊號LCS,並依據準位控制訊號LCS產生脈寬調變訊號PWM_S。也就是說,訊號產生單元240可依據計數值CNT與比較門檻值之間的比較結果決定脈寬調變訊號PWM_S的輸出準位。
本揭露之實施例之計數單元220可依據週期參數CNR的奇偶屬性而決定是否延長中間值的輸出時間。詳細來說,當週期參數CNR為奇數且計數單元220上數至中間值時,計數單元220所輸出的計數值CNT在連續兩個時脈週期內為中間值。換言之,計數單元220可響應於時脈訊號CLK先進行向上計數而輸出依序遞增的計數值CNT,並於維持輸出中間值兩個時脈週期之後進行向下計數而輸出依序遞減的計數值CNT。另一方面,當週期參數CNR為偶數且計數單元220計數至中間值時,計數單元所輸出的計數值在單一個時脈週期內為中間值。如此,本揭露之實施例之脈寬調變訊號PWM_S的信號週期以及致能時期可基於週期參數 CNR與比較門檻值而決定。此外,當週期參數CNR加1時,脈寬調變訊號產生電路20所產生之脈寬調變訊號PWM_S的信號週期或致能時期將可僅額外增加一個時脈週期,脈寬調變訊號產生電路20的信號週期或致能時期將不再受限於以兩個時脈週期為基本單位的遞增模式。
於此,為了要清楚說明脈寬調變訊號產生電路20的運作原理,圖3為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的訊號時序示意圖。請合併參照圖2與圖3。需先說明的是,於圖3的範例中,比較門檻值假設為2,但本揭露並不以此為限。時脈產生器210可輸出時脈訊號CLK至計數單元220,致使計數單元220開始計數。假設週期參數CNR等於7,則脈寬調變訊號PWM_S的信號週期T4等於7個時脈週期t2且中間值為‘3’。基此,計數單元220向上計數時脈訊號CLK的脈衝而輸出逐漸遞增的計數值CNT。如圖3所示,當CNR=7,計數單元220所輸出的計數值CNT從‘0’逐漸遞增至中間值‘3’。
由於週期參數CNR為奇數(CNR=7),因此計數單元220所輸出的計數值CNT在連續兩個時脈週期內為中間值‘3’。也就是說,在該計數單元220首先維持輸出等於中間值‘3’的計數值CNT一個時脈週期t2之後,計數單元220並非開始向下計數而是持續輸出等於中間值‘3’的計數值。也就是說,在計數單元220於連續兩個時脈週期t2輸出等於中間值‘3’的計數值CNT之後,計數單元220才開始向下計數而輸出逐漸遞減的計數值。如 圖3所示,當CNR=7,計數值CNT從中間值‘3’逐漸遞減至‘0’。
再者,由於比較門檻值等於2,因此當CNR=7時,脈寬調變訊號產生電路20於第二準位時期D4輸出第二準位的脈寬調變訊號PWM_S,並於信號週期T4內的其他時間輸出第一準位的脈寬調變訊號PWM_S。第二準位時期D4可維持3個時脈週期t2。其中,第一準位不同於第二準位。於圖3所示的實施例中,第一準位為低準位而第二準位為高準位,但本揭露並不限制於此。於另一實施例中,第一準位可以是高準位而第二準位可以是低準位。於本揭露之實施例中,脈寬調變訊號PWM_S於一信號週期內維持為高準位的時期為致能時期,脈寬調變訊號PWM_S於一信號週期內維持為低準位的時期為禁能時期。具體來說,於圖3的範例中,第二準位時期D4與第二準位時期D5為致能時期。
請再參照圖3,相似的,假設週期參數CNR等於8,則脈寬調變訊號PWM_S的信號週期T5等於8個時脈週期t2且中間值為‘4’。基此,計數單元220向上計數時脈訊號CLK的脈衝而輸出逐漸遞增的計數值CNT。如圖3所示,當CNR=8,計數值CNT從‘0’逐漸遞增至中間值‘4’。
由於週期參數CNR為偶數(CNR=8),因此計數單元220所輸出的計數值CNT僅在單一個時脈週期內為中間值‘4’。也就是說,在計數單元220維持輸出為中間值‘4’的計數值CNT一個時脈週期t2之後,計數單元220便開始向下計數而輸出逐漸 遞減的計數值。如圖3所示,當CNR=8,計數值CNT從中間值‘4’逐漸遞減至‘0’。再者,由於比較門檻值等於2,因此當CNR=8時,脈寬調變訊號產生電路20於第二準位時期D5輸出第二準位的脈寬調變訊號PWM_S,並於信號週期T5內的其他時間輸出第一準位的脈寬調變訊號PWM_S。第二準位時期D5可維持4個時脈週期t2。
透過比較CNR=7以及CNR=8的範例可知,當週期參數CNR加1時,脈寬調變訊號PWM_S的信號週期與致能時期僅分別增加一個時脈週期。具體來說,信號週期T5比信號週期T4多了一個時脈週期,而第二準位時期D5比第二準位時期D4多了一個時脈週期。相似的,假設週期參數CNR等於9,則脈寬調變訊號PWM_S的信號週期T6等於9個時脈週期t2且中間值為‘4’。如圖3所示,當CNR=9,計數值CNT從‘0’逐漸遞增至中間值‘4’。由於週期參數CNR為奇數(CNR=9),因此計數單元220所輸出的計數值CNT在連續兩個時脈週期t2內為中間值‘4’。基於上述,由於計數單元220可依據週期參數CNR的奇偶屬性來選擇不同的計數方式,本發明實施例之脈寬調變訊號產生電路20的信號週期或致能時期可不再受限於以兩個時脈週期為基本單位的遞增模式,從而提昇脈寬調變的解析度。
另外應說明的是,雖然本文係分別列舉週期參數CNR=7、CNR=8、CNR=9為範例來進行說明,但本發明不僅限於此。於本領域具有通常知識者當可參酌上述實施例之說明而自行 推演/類推出週期參數等於其他數值的實施方式,故在此並不再加以贅述之。換言之,只要計數單元可依據週期參數的奇偶屬性來決定是否例如於連續兩個時脈週期內輸出中間值,致使脈寬調變訊號的信號週期或致能時期可不再受限於以兩個時脈週期為基本單位的遞增模式,即不脫離本發明所欲保護之範疇。
更詳細來說,圖4為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的方塊圖。請參照圖4,於本實施例中,脈寬調變訊號產生電路40的計數單元220包括比較器221、控制器222、計數器223以及計數暫存器224。脈寬調變訊號產生電路40的比較單元230包括比較器231以及比較暫存器232。
計數器223耦接時脈產生器210,可響應於時脈訊號CLK而輸出計數值CNT。計數暫存器224耦接控制器222並儲存週期參數CNR,用以依據週期參數CNR而輸出中間值X1以及奇偶判斷位元b0。舉例而言,假設計數暫存器224為16位元暫存器,而週期參數CNR可轉換為二進位制的位元串列。此位元串列包括16個位元資料,分別是第0個位元資料至第15個位元資料。計數暫存器224可將代表週期參數CNR之位元串列中的第0個位元資料作為奇偶判斷位元b0。更詳細來說,倘若代表週期參數CNR之位元串列中的第0個位元資料為‘0’,可代表週期參數為偶數。相反地,倘若代表週期參數CNR之位元串列中的第0個位元資料為‘1’,可代表週期參數CNR為奇數。另外,計數暫存器224可將代表週期參數CNR之位元串列中的第15個位元資料至第1個 位元資料輸出至比較器221,致使比較器221獲取週期參數CNR的中間值X1。
比較器221具有第一輸入端、第二輸入端以及輸出端。比較器221的第一輸入端耦接計數器223以接收計數值CNT,比較器221的第二輸入端耦接計數暫存器224以接收中間值X1,比較器221的輸出端輸出比較結果Com1。控制器222可接收藉由比較中間值X1以及計數值CNT而產生的比較結果Com1與週期參數CNR的奇偶判斷位元b0。控制器222可耦接計數器223,並可依據比較結果Com1控制計數器223向上計數或向下計數,並可依據奇偶判斷位元b0決定計數器223是否需在連續兩個時脈週期內輸出中間值X1。
比較單元230包括比較器231以及比較暫存器232。比較器231具有第一輸入端、第二輸入端與輸出端。比較器231的第一輸入端可耦接計數單元220中的計數器223以接收計數值CNT,比較暫存器232可儲存比較門檻值CMR,並耦接比較器231的第二輸入端以輸出比較門檻值CMR至比較器231的第二輸入端。比較器231可比較計數值CNT以及比較門檻值CMR,比較器231的輸出端可耦接訊號產生單元240以輸出準位控制訊號LCS至訊號產生單元240。
簡單來說,控制器222可依據比較結果Com1與奇偶判斷位元b0輸出控制訊號S1至計數器223,其中比較結果Com1可用以控制計數器223為向上計數或向下計數,奇偶判斷位元b0可 用以控制計數器223是否於連續兩個時脈週期內輸出中間值。另外本實施例之控制器222還可依據奇偶判斷位元b0輸出控制訊號S2至訊號產生單元240,可讓訊號產生單元240可依據週期參數CNR的奇偶屬性執行對應的操作。更詳細來說,控制器222可依據奇偶判斷位元b0輸出控制訊號S2至訊號產生單元240,以控制訊號產生單元240響應於時脈訊號CLK的正緣或負緣調整脈寬調變訊號PWM_S的準位。
當計數暫存器224的週期參數CNR為奇數,於脈寬調變訊號PWM_S之信號週期內,訊號產生單元240可根據時脈訊號CLK的正緣與負緣其中之一而將脈寬調變訊號PWM_S從第一準位調整成第二準位。並且,於相同的信號週期內,訊號產生單元240可根據時脈訊號CLK的正緣與負緣其中之另一而將脈寬調變訊號從第二準位調整成第一準位。基此,即使上述的週期參數CNR為奇數,脈寬調變訊號PWM_S的責任週期(duty cycle)仍可為百分之五十。於此,脈寬調變訊號PWM_S的責任週期為致能時期除以信號週期的百分比。簡單來說,本揭露之實施例可於同一信號週期內同時透過時脈訊號的負緣與正緣來觸發脈寬調變訊號PWM_S進行準位轉態,讓時脈訊號的負緣可提前或延後觸發脈寬調變訊號PWM_S進行準位轉態的時間點。如此,可讓脈寬調變訊號PWM_S的責任週期達到百分之五十。
圖5為依照本揭露一實施例所繪示的脈寬調變訊號產生電路的訊號時序示意圖。請參照圖4及圖5,若要達成週期參數 CNR=7且脈寬調變訊號PWM_S的責任週期為百分之五十,則訊號產生單元240可先透過時脈訊號CLK之負緣15b的觸發來提前脈寬調變訊號PWM_S從第一準位轉換成第二準位的時間點,之後可再利用時脈訊號CLK之正緣15g來觸發脈寬調變訊號PWM_S從第二準位轉換成第一準位。如此,於圖5的範例中,當週期參數CNR=7,脈寬調變訊號PWM_S的第二準位時期D7可維持3個半的時脈週期,而脈寬調變訊號PWM_S的信號週期維持7個時脈週期。因此,即使週期參數CNR為奇數(CNR=7),脈寬調變訊號PWM_S的責任週期可為百分之五十。
另外,可以知道的是,當週期參數CNR為偶數,訊號產生單元240可於同一信號週期內僅透過時脈訊號的正緣來觸發脈寬調變訊號PWM_S進行準位轉態,就可達成責任週期為百分之五十的目標。如圖5所示,當CNR=8,透過時脈訊號CLK之正緣15c以及正緣15d的觸發,脈寬調變訊號PWM_S的第二準位時期D8維持4個時脈週期,而脈寬調變訊號PWM_S的信號週期維持8個時脈週期,脈寬調變訊號PWM_S的責任週期為百分之五十。在另一實施例中,當週期參數為偶數,訊號產生單元240也可於同一信號週期內僅透過時脈訊號的負緣來觸發脈寬調變訊號PWM_S進行準位轉態。
如圖5所示,若要達成週期參數等於9(CNR=9)且脈寬調變訊號PWM_S的責任週期為百分之五十,則訊號產生單元240可先透過時脈訊號CLK之正緣15e觸發脈寬調變訊號PWM_S 從第一準位轉換成第二準位。之後可再利用時脈訊號CLK之負緣15f的觸發來提前脈寬調變訊號PWM_S從第二準位轉換成第一準位的時間點。如此,於圖5的範例中,當週期參數CNR=9,脈寬調變訊號PWM_S的第二準位時期D9可維持4個半的時脈週期,而脈寬調變訊號PWM_S的信號週期可維持9個時脈週期。因此,即使週期參數為奇數(CNR=9),脈寬調變訊號PWM_S的責任週期可為百分之五十。
此外,當週期參數為奇數,雖然圖5所示實施例係透過利用時脈訊號的負緣來提前脈寬調變訊號PWM_S進行準位轉態的時間點,但本揭露之另一實施例也可透過時脈訊號的負緣來延後脈寬調變訊號進行準位轉態的時間點。以下將以圖5中的CNR=7的情形為例進行說明,訊號產生單元240可先透過時脈訊號CLK之正緣15h觸發脈寬調變訊號PWM_S從第一準位轉換成第二準位。之後可再利用時脈訊號CLK之負緣15i的觸發來延後脈寬調變訊號PWM_S從第二準位轉換成第一準位的時間點。另外,於圖5的範例中,脈寬調變訊號PWM_S是設定為計數值遞增/遞減至大於/小於比較門檻值之後才進行準位轉態,因此圖5所示之實施例可透過利用時脈訊號的負緣來提前脈寬調變訊號PWM_S進行準位轉態的時間點,但本揭露並不限制於此。於另一實施例中,當脈寬調變訊號是設定為響應於計數值遞增或遞減至等於比較門檻值而即刻進行準位轉態時,由於計數值是響應於正緣觸發來增加或減少計數值,因此可透過時脈訊號的負緣來延後 脈寬調變訊號進行準位轉態的時間點。
圖6A與6B為依照本揭露一實施例所繪示的脈寬調變訊號產生方法的流程圖。在本實施例中,所述脈寬調變訊號產生方法可適用於如圖2或圖4所繪示之脈寬調變訊號產生電路20或40,但本發明不僅限於此。
請先參照圖6A,於步驟S601,提供週期參數與比較門檻值,並藉由計數單元接收包括多個脈衝的時脈訊號。也就是說,週期參數與比較門檻值可分別被載入計數單元與比較單元,且計數單元將接收時脈訊號。計數單元可依據週期參數與雙向計數模式來計數時脈訊號的脈衝而輸出計數值。於步驟S602,於雙向計數模式的向上計數期間,藉由計數單元響應於時脈訊號進行向上計數而輸出依序遞增的計數值。
於步驟S603,可藉由比較單元判斷計數值是否大於比較門檻值。若步驟S603判斷為否,代表脈寬調變訊號並不會改變輸出準位。因此,於步驟S604,透過訊號產生單元所輸出的脈寬調變訊號的輸出準位可保持為第一準位。若步驟S603判斷為是,於步驟S605,可藉由計數單元判斷週期參數是否為奇數。若步驟S605判斷為是,代表週期參數為奇數。當該週期參數為奇數時,於脈寬調變訊號之信號週期內,可根據該時脈訊號的正緣與負緣其中之一而將脈寬調變訊號從第一準位調整成第二準位。因此,於步驟S606,於脈寬調變訊號之信號週期內,可根據時脈訊號的負緣切換脈寬調變訊號的輸出準位。
需特別說明的是,圖6A與圖6B繪示一種可提供責任週期為百分之五十之脈寬調變訊號的方法,因此基於步驟S605與步驟S606的執行,可於週期參數為奇數的狀況下透過時脈訊號的負緣來提前或延後脈寬調變訊號切換準位的時間點,使脈寬調變訊號的責任週期可以更加符合設計人員的期望。換言之,步驟S605與步驟S606可基於實際需求而選擇性實施。當脈寬調變訊號在一個信號週期內的責任週期僅透過正緣觸發或僅透過負緣觸發就可達到預期的責任週期時,則步驟S605與步驟S606非為必要的執行步驟。舉例來說,於另一實施例中,當週期參數為偶數,脈寬調變訊號可於一個信號週期內僅依據負緣觸發就達到百分之五十的責任週期。基此,於週期參數設定為偶數且責任週期為百分之五十的實施例中,步驟S605與步驟S606並非為必要的執行步驟。相似的,當週期參數為偶數,脈寬調變訊號也可於一個信號週期內僅依據正緣觸發就達到百分之五十的責任週期。
於步驟S607,脈寬調變訊號的輸出準位從第一準位切換至第二準位。也就是說,雙向計數模式的向上計數期間,當計數值遞增至大於比較門檻值,脈寬調變訊號的輸出準位可從第一準位切換至第二準位。於步驟S608,可藉由計數單元判斷計數值是否等於中間值,以決定是否停止繼續向上計數。若步驟S608判斷為否,回到步驟S602,繼續響應時脈訊號而向上計數。若步驟S608判斷為是,代表計數值等於中間值。於步驟S609,可藉由計數單元判斷週期參數是否為奇數。若步驟S609判斷為否,於步驟 S611,可藉由計數單元在單一個時脈週期內輸出等於中間值的計數值。若步驟S609判斷為是,於步驟S610,可藉由計數單元在連續兩個時脈週期內輸出等於中間值的計數值。
請繼續參照圖6B,於步驟S612,於雙向計數模式的向下計數期間,可響應於時脈訊號進行向下計數而輸出依序遞減的計數值。於步驟S613,可藉由比較單元判斷計數值是否小於比較門檻值。若步驟S613判斷為否,於步驟S614,脈寬調變訊號的輸出準位為第二準位。相反地,若步驟S613判斷為是,於步驟S615,脈寬調變訊號的輸出準位可依據時脈訊號的例如正緣從第二準位切換至第一準位。也就是說,於向下計數期間,當計數值遞減至小於比較門檻值時,脈寬調變訊號的輸出準位可從第二準位切換成第一準位。
需特別說明的是,圖6A與圖6B係繪示一種可以提供責任週期為百分之五十之脈寬調變訊號的方法,因此步驟S615對應於步驟S605以及步驟S606而採用正緣來觸發脈寬調變訊號從第二準位切換至第一準位,但本揭露並不限制於此。本領域具備通常知識者應當可依據前述說明與實際需求而決定利用正緣觸發或負緣觸發來控制脈寬調變訊號從第二準位切換至第一準位。舉例來說,於另一實施例中,當週期參數為偶數,脈寬調變訊號可於一個信號週期內僅依據負緣觸發就可達到百分之五十的責任週期,因此脈寬調變訊號依據負緣觸發而從第一準位切換至第二準位並且依據負緣觸發而從第二準位切換至第一準位。而在另一實 施例中,當週期參數為奇數且需提供百分之五十的責任週期時,也可於步驟S606使脈寬調變訊號依據正緣觸發而從第一準位切換至第二準位,並且於步驟S615依據負緣觸發而從第二準位切換至第一準位。
於步驟S616,藉由計數單元判斷計數值是否等於0,以決定是否停止下數。於雙向計數模式的向下計數期間,可響應於時脈訊號進行向下計數而輸出依序遞減的計數值,直至計數值等於零。圖6A與6B實施例所述之脈寬調變訊號產生方法可根據前述圖1至圖5的說明而獲得充足的支持與教示,故相似或重複之處於此不再贅述。
綜上所述,本揭露之實施例之脈衝寬度調變的週期參數可設定為脈寬調變訊號之信號週期內時脈訊號的脈衝數量。當本揭露之實施例之週期參數為奇數時,脈寬調變訊號產生電路的計數器輸出中間值的時間將延長至兩個時脈週期。如此一來,可在不增加時脈頻率的情況下,增加脈寬調變的解析度。再者,在部分實施例中,當週期參數為奇數時,可透過於同一信號週期內同時利用時脈訊號的負緣與正緣來觸發脈寬調變訊號的轉態,此時脈寬調變訊號產生電路的責任週期可達到百分之五十。相較於習知之置中對齊模式的脈寬調變訊號產生電路,本揭露之實施例之脈寬調變訊號產生電路可利用較低的時脈頻率而達到較高的解析度,並且可進一步達到省電的功效。
雖然本揭露已以實施例揭露如上,然其並非用以限定本 揭露,任何所屬技術領域中具有通常知識者,在不脫離本揭露的精神和範圍內,當可作些許的更動與潤飾,故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
CLK‧‧‧時脈訊號
PWM_S‧‧‧脈寬調變訊號
CNT‧‧‧計數值
t2‧‧‧時脈週期
T4、T5、T6‧‧‧信號週期
D4、D5‧‧‧第二準位時期

Claims (19)

  1. 一種脈寬調變訊號產生電路,包括:一時脈產生器,用以產生包括多個脈衝的一時脈訊號;一計數單元,耦接該時脈產生器並儲存一週期參數,用以依據該週期參數與一雙向計數模式來計數該時脈訊號的該些脈衝而輸出一計數值;一比較單元,耦接該計數單元,用以比較該計數值與一比較門檻值而據以輸出一準位控制訊號;以及一訊號產生單元,耦接該比較單元,依據該準位控制訊號產生一脈寬調變訊號,其中,當該週期參數為奇數,該計數單元所輸出的該計數值在連續兩個時脈週期內為一中間值。
  2. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中當該週期參數為偶數,該計數單元所輸出的該計數值在單一個時脈週期內為該中間值。
  3. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中該週期參數設定為該脈寬調變訊號之一信號週期內該時脈訊號的脈衝數量。
  4. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中該中間值為不大於該週期參數除以二的最大正整數。
  5. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中當該週期參數為奇數,該計數單元響應於該時脈訊號先進行向上計數而輸出依序遞增的該計數值,並於維持輸出該中間值兩個 時脈週期之後進行向下計數而輸出依序遞減的該計數值。
  6. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中當該週期參數為奇數,於該脈寬調變訊號之一信號週期內,該訊號產生單元根據該時脈訊號的正緣與負緣其中之一而將該脈寬調變訊號從第一準位調整成第二準位,並根據該時脈訊號的正緣與負緣其中之另一而將該脈寬調變訊號從該第二準位調整成該第一準位。
  7. 如申請專利範圍第6項所述的脈寬調變訊號產生電路,其中當該週期參數為奇數,該脈寬調變訊號的責任週期為百分之五十。
  8. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中該計數單元更包括:一計數器,耦接該時脈產生器,響應於該時脈訊號而輸出該計數值;以及一控制器,耦接該計數器,接收藉由比較該中間值以及該計數值而產生的一比較結果與該週期參數的一奇偶判斷位元,而依據該比較結果控制該計數器向上計數或向下計數,並依據該奇偶判斷位元決定該計數器是否在連續兩個時脈週期內輸出該中間值。
  9. 如申請專利範圍第8項所述的脈寬調變訊號產生電路,其中該計數單元更包括:一計數暫存器,耦接該控制器,儲存該週期參數,用以依據 該週期參數而輸出該中間值以及該奇偶判斷位元;以及一第一比較器,具有第一輸入端、第二輸入端以及輸出端,其中該第一比較器的第一輸入端耦接該計數器以接收該計數值.,該第一比較器的該第二輸入端耦接該計數暫存器以接收該中間值,該第一比較器的該輸出端輸出該比較結果。
  10. 如申請專利範圍第8項所述的脈寬調變訊號產生電路,其中該控制器依據該奇偶判斷位元輸出一控制訊號至該訊號產生單元,以控制該訊號產生單元響應於該些時脈訊號的正緣或負緣調整該脈寬調變訊號的準位。
  11. 如申請專利範圍第1項所述的脈寬調變訊號產生電路,其中該比較單元包括:一第二比較器,具有第一輸入端、第二輸入端與輸出端,其中該第二比較器的第一輸入端耦接該計數單元以接收該計數值,該第二比較器的該輸出端耦接該訊號產生單元以輸出該準位控制訊號至該訊號產生單元;以及一比較暫存器,儲存該比較門檻值,耦接該第二比較器的第二輸入端以輸出該比較門檻值至該第二比較器。
  12. 一種脈寬調變訊號產生方法,包括:提供一週期參數與一比較門檻值,並接收包括多個脈衝的一時脈訊號;依據該週期參數與一雙向計數模式來計數該時脈訊號而輸出一計數值; 判斷該週期參數為奇數或偶數;當該週期參數為奇數且該計數值遞增至一中間值時,在連續兩個時脈週期內輸出等於該中間值的該計數值,比較該計數值與該比較門檻值以決定該脈寬調變訊號的輸出準位,並輸出該脈寬調變訊號。
  13. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,更包括:當該週期參數為偶數時,在單一個時脈週期內輸出等於該中間值的該計數值。
  14. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,其中該週期參數設定為該脈寬調變訊號之一信號週期內該時脈訊號的脈衝數量。
  15. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,其中該中間值為不大於該週期參數除以二的最大正整數。
  16. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,其中依據該週期參數與該雙向計數模式來計數該時脈訊號而輸出該計數值的步驟包括:於該雙向計數模式的向上計數期間,響應於該時脈訊號進行向上計數而輸出依序遞增的該計數值,直至該計數值等於該中間值;以及於該雙向計數模式的向下計數期間,響應於該時脈訊號進行向下計數而輸出依序遞減的該計數值,直至該計數值等於零。
  17. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,更包括:當該週期參數為奇數時,於該脈寬調變訊號之一信號週期內,根據該時脈訊號的正緣與負緣其中之一而將該脈寬調變訊號從第一準位調整成第二準位,並根據該時脈訊號的正緣與負緣其中之另一而將該脈寬調變訊號從該第二準位調整成該第一準位。
  18. 如申請專利範圍第17項所述的脈寬調變訊號產生方法,其中當該週期參數為奇數,該脈寬調變訊號的責任週期為百分之五十。
  19. 如申請專利範圍第12項所述的脈寬調變訊號產生方法,其中比較該計數值與該比較門檻值以決定該脈寬調變訊號的輸出準位的步驟包括:當該計數值逐漸遞增至該比較門檻值,該脈寬調變訊號的輸出準位從一第一準位切換至一第二準位;以及當該計數值逐漸遞減至該比較門檻值,脈寬調變訊號的輸出準位從該第二準位切換成該第一準位。
TW104101192A 2015-01-14 2015-01-14 脈寬調變訊號產生電路與方法 TWI551053B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104101192A TWI551053B (zh) 2015-01-14 2015-01-14 脈寬調變訊號產生電路與方法
CN201510562577.6A CN105790738B (zh) 2015-01-14 2015-09-07 脉宽调变信号产生电路与方法
US14/960,425 US9531367B2 (en) 2015-01-14 2015-12-06 Pulse width modulation signal generation circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104101192A TWI551053B (zh) 2015-01-14 2015-01-14 脈寬調變訊號產生電路與方法

Publications (2)

Publication Number Publication Date
TW201626721A TW201626721A (zh) 2016-07-16
TWI551053B true TWI551053B (zh) 2016-09-21

Family

ID=56368257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101192A TWI551053B (zh) 2015-01-14 2015-01-14 脈寬調變訊號產生電路與方法

Country Status (3)

Country Link
US (1) US9531367B2 (zh)
CN (1) CN105790738B (zh)
TW (1) TWI551053B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551053B (zh) * 2015-01-14 2016-09-21 新唐科技股份有限公司 脈寬調變訊號產生電路與方法
US9762174B2 (en) * 2015-02-09 2017-09-12 Texas Instruments Incorporated Increasing PWM resolution for digitally controlled motor control applications
ITUB20152345A1 (it) * 2015-07-21 2017-01-21 St Microelectronics Srl Procedimento per controllare motori elettrici, sistema, motore elettrico e prodotto informatico corrispondenti
JP6826612B2 (ja) * 2016-11-28 2021-02-03 ヌヴォトンテクノロジージャパン株式会社 パルス周波数制御回路、マイコン、dcdcコンバータ、及びパルス周波数制御方法
CN109981084B (zh) * 2017-12-27 2023-06-30 一诺仪器(中国)有限公司 基于fpga的窄脉冲输出系统及方法
TWI695585B (zh) * 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
CN111726110B (zh) * 2020-07-06 2024-01-30 中车青岛四方车辆研究所有限公司 一种pwm信号生成方法
US11791720B2 (en) * 2021-06-30 2023-10-17 Stmicroelectronics S.R.L. Methods and apparatus for a direct current-direct current converter compatible with wide range system clock frequency
US11881768B2 (en) 2021-06-30 2024-01-23 Stmicroelectronics S.R.L. Methods and apparatus for adaptively controlling direct current-direct current converter precision
CN116584042A (zh) * 2021-12-09 2023-08-11 华为技术有限公司 一种电机的脉冲宽度调制pwm信号的生成方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230559A1 (en) * 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
US7953145B2 (en) * 2002-11-21 2011-05-31 Ricoh Company, Ltd. Pulse width modulation signal generating circuit
CN102324891B (zh) * 2011-09-10 2013-04-24 李嘉文 一种电机稳速控制电路及数字pwm控制电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330170B1 (en) * 1999-08-27 2001-12-11 Virginia Tech Intellectual Properties, Inc. Soft-switched quasi-single-stage (QSS) bi-directional inverter/charger
US7206343B2 (en) * 2003-01-24 2007-04-17 Intersil Americas Inc. High resolution digital pulse width modulator for DC-DC voltage converter
US7288977B2 (en) * 2005-01-21 2007-10-30 Freescale Semiconductor, Inc. High resolution pulse width modulator
CN101452023A (zh) * 2007-12-06 2009-06-10 亚全科技股份有限公司 脉宽调变工作周期侦测电路
US7777562B2 (en) * 2007-12-20 2010-08-17 Asahi Kasei Emd Corporation Distortion suppression circuit for digital class-D audio amplifier
AT506273B1 (de) * 2007-12-20 2012-03-15 Siemens Ag Verfahren zum betreiben eines schaltwandlers
US8198925B1 (en) 2008-12-12 2012-06-12 Marvell International Ltd. Digital power on reset
CN102082511B (zh) * 2009-11-27 2014-10-08 立锜科技股份有限公司 脉宽调变的定频控制电路及方法
US8638045B2 (en) * 2011-02-07 2014-01-28 Cypress Semiconductor Corporation Mutli-string LED current control system and method
US8509011B2 (en) * 2011-04-25 2013-08-13 Micron Technology, Inc. Command paths, apparatuses, memories, and methods for providing internal commands to a data path
US8558497B2 (en) * 2011-07-15 2013-10-15 Cypress Semiconductor Corporation Reduced electromagnetic interference for pulse-width modulation
US8525609B1 (en) * 2011-09-27 2013-09-03 Cypress Semiconductor Corporation Pulse width modulation circuits, systems and methods
US8731042B2 (en) 2012-02-24 2014-05-20 Silicon Laboratories Inc. Generating pulse width modulated signals
CN103000123A (zh) * 2012-08-29 2013-03-27 北京集创北方科技有限公司 一种脉冲宽度调节装置
TWI552140B (zh) * 2014-12-12 2016-10-01 群創光電股份有限公司 掃描脈衝調變削角電路
TWI551053B (zh) * 2015-01-14 2016-09-21 新唐科技股份有限公司 脈寬調變訊號產生電路與方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7953145B2 (en) * 2002-11-21 2011-05-31 Ricoh Company, Ltd. Pulse width modulation signal generating circuit
US20070230559A1 (en) * 2006-04-04 2007-10-04 Microchip Technology Incorporated Allowing Immediate Update of Pulse Width Modulation Values
CN102324891B (zh) * 2011-09-10 2013-04-24 李嘉文 一种电机稳速控制电路及数字pwm控制电路

Also Published As

Publication number Publication date
TW201626721A (zh) 2016-07-16
US9531367B2 (en) 2016-12-27
CN105790738A (zh) 2016-07-20
CN105790738B (zh) 2018-07-17
US20160204774A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
TWI551053B (zh) 脈寬調變訊號產生電路與方法
JP5165463B2 (ja) Pwm制御装置及びパルス波形制御方法
JP5319986B2 (ja) パルス生成装置
US7315158B1 (en) Pulse width modulation circuit
US11777406B2 (en) Multiphase switched mode power supply clocking circuits and related methods
CN106067787B (zh) 一种应用于电荷泵系统的时钟产生电路
JP4111932B2 (ja) クロック分周器とそのトリガ信号発生回路
US8928421B2 (en) Control circuit for reducing electromagnetic interference
US20190280684A1 (en) Pulse width modulator apparatus with enhanced resolution
JP2009118449A (ja) 高集積システムのためのクロックデータ復旧回路及び方法
KR101923012B1 (ko) 고속 프로그래밍 가능 클록 분할기
US7327300B1 (en) System and method for generating a pulse width modulated signal having variable duty cycle resolution
JP5491454B2 (ja) パラレル−シリアル変換回路
TW201306486A (zh) 脈波寬度調變訊號產生方法與裝置
CN111030649B (zh) 随机抖频电路及其控制方法、控制装置、介质
CN110719071B (zh) 一种带有校准的倍频电路以及控制方法
JP2012134804A (ja) 音声信号の自動レベル調整回路
TWI469529B (zh) 非整數頻率時脈產生電路及其方法
TW201332294A (zh) 以計數器為基礎之可擴充解析度的數位脈寬調變裝置
TWI495269B (zh) 用於訊號處理的連續逼近式乘除法電路及其訊號處理方法
JP5906822B2 (ja) パルス幅変調信号出力装置
JP5228553B2 (ja) クロック信号分周回路および方法
US9264054B1 (en) DLL lock detector
JP2013211682A (ja) パルス信号生成回路、パルス信号生成方法
JP2011109524A (ja) 半導体装置