TW201306486A - 脈波寬度調變訊號產生方法與裝置 - Google Patents

Abstract

一種脈波寬度調變訊號產生方法，包含有：產生脈波寬度調變訊號；產生根據該脈波寬度調變訊號之正緣所觸發轉態之正緣訊號；根據該正緣訊號來產生第一延遲訊號；產生根據該脈波寬度調變訊號之負緣所觸發轉態之負緣訊號；根據該負緣訊號來產生第二延遲訊號；以及根據第一延遲正緣訊號與第二延遲訊號來產生延遲脈波寬度調變訊號。

Description

脈波寬度調變訊號產生方法與裝置

本發明係根據一主要脈波寬度調變(pulse width modulation，PWM)訊號來合成等相位延遲之脈波寬度調變訊號的方法與裝置。

為了降低發光二極體面板的電能消耗，面板上的發光二極體的驅動電路會採用直接脈波寬度調變(direct PWM)的方式來進行亮度的調整，也就是利用人眼視覺暫留的特點，不直接加大/減少整體的電壓或電流，而是給予發光二極體一個週期性的脈波，透過調整該脈波的頻率與振幅來進行亮度的調整。

第1A圖為採用直接脈波寬度調變的電流波形圖。所有的發光二極體通道會同時地導通或關閉，驅動電路會有最差的負載響應。

第1B圖為採用相位偏移脈波寬度調變的電流波形圖。發光二極體驅動電路讓各個通道的脈波寬度調變訊號產生了一個等相位的相位偏移，改善電流負載響應。

本發明之脈波寬度調變訊號產生方法包含有：產生脈波寬度調變訊號；產生根據該脈波寬度調變訊號之正緣所觸發轉態之正緣訊號；根據該正緣訊號來產生第一延遲訊號；產生根據該脈波寬度調變訊號之負緣所觸發轉態之負緣訊號；根據該負緣訊號來產生第二延遲訊號；以及根據第一延遲正緣訊號與第二延遲訊號來產生延遲脈波寬度調變訊號。

第2圖為本發明一實施例的訊號時序圖。主要脈波寬度調變訊號PWM0的週期為T，在本實施例中，延遲時間T_d=T/3，正緣訊號RP為利用PWM0的正緣(rising edge)所觸發的轉態訊號，時脈訊號CLKR是一週期為T_d的時脈訊號(每經過一T_d時間就送出一脈波)，用來作為延遲串列的時脈訊號以對正緣訊號RP進行取樣，來分別產生與正緣訊號RP有1倍T_d時間延遲的延遲訊號DRP1與2倍T_d時間延遲的延遲訊號DRP2，然而為了得到DRP1與DRP2，時脈訊號CLKR需要與PWM0的正緣同步進行重置(在PWM0的正緣發生時並不送出脈波，並且開始新的週期T_d)，以延遲訊號DRP1為例，時脈訊號CLKR在RP的正緣與負緣(rising edge)皆不會對正緣訊號RP進行取樣，而是在RP的正緣與負緣後1倍T_d的時間才進行取樣，如此一來，便可以透過時脈訊號CLKR對正緣訊號RP進行取樣來產生所需要的延遲訊號。

負緣訊號FP為利用PWM0的負緣所觸發的轉態訊號，相似地，時脈訊號CLKF也是一週期為T_d的時脈訊號，用來作為延遲串列的時脈訊號以對負緣訊號FP進行取樣，來分別產生與負緣訊號FP有1倍T_d時間延遲的延遲訊號DFP1與2倍T_d時間延遲的延遲訊號DFP2，在相同的道理下，時脈訊號CLKF需要與PWM0的負緣同步進行重置。接下來，將所得到的DRP1與DFP1進行互斥或(XOR)的運算，即可得到第一延遲脈波寬度調變訊號DPWM1，同理，將DRP2與DFP2進行互斥或的運算，便可得到第二延遲脈波寬度調變訊號DPWM2。

在應用上PWM0的責任週期(duty cycle)並不一定是定值，請參考第2圖與第3圖。在第3圖中，PWM0的責任週期時間點T₀開始發生改變，PWM0的責任週期係透過改變PWM0的負緣來達成。由於PWM0在T0之前的第一個負緣與T0之後的第一個負緣之間僅相差一時間T_f(小於2倍T_d時間)，因此根據第2圖所述的方法所得到的時脈訊號CLKF會因為Tf時間過短，導致在取樣脈衝S發生前，CLKF即被重置，因此DFP2在時間T0之後的第一個正緣會與DFP1的正緣有一個錯誤的相位差Te。

因此，為了避免因為責任週期發生改變而造成相位延遲發生誤差，本發明進一步地根據第2圖所述的原理，利用負緣訊號FP來產生一奇數負緣訊號FPO與一偶數負緣訊號FPE，FPO為由PWM0的奇數周期的負緣(負緣訊號FP的正緣)所觸發來產生轉態的脈衝訊號，FPO為由PWM0的偶數周期的負緣(負緣訊號FP的負緣)所觸發來產生轉態的脈衝訊號，並且透過產生週期為T_d的時脈訊號CLKFO與時脈訊號CLKFE作為延遲串列的時脈訊號來分別對FPO與FPO取樣，以分別產生與奇數負緣訊號FPO有1倍T_d時間延遲的延遲訊號DFPO1與2倍T_d時間延遲的延遲訊號DFPO2以及與偶數負緣訊號FPE有1倍T_d時間延遲的延遲訊號DFPE1與2倍T_d時間延遲的延遲訊號DFPE2，相似地，時脈訊號CLKFO需要與FP的正緣同步進行重置，且時脈訊號CLKFE需要與FP的負緣同步進行重置。接下來，在將所得到的延遲訊號DFPO1與相對應的延遲訊號DFPE1進行互斥或的運算，即可得到與負緣訊號FP有1倍T_d時間延遲的延遲訊號DFP1，同理，將延遲訊號DFPO2與延遲訊號DFPE2進行互斥或的運算，便可正確地得到與負緣訊號FP有2倍T_d時間延遲的延遲訊號DFP2，然後在用相同的方式將所得到的延遲訊號DFP1與相對應的延遲訊號DRP1進行互斥或的運算，即可得到DPWM1，同樣地，將延遲訊號DFP2與延遲訊號DRP2進行互斥或的運算，便可得到DPWM2。

值得注意的是，PWM0本身的週期並沒有改變，亦即PWM0的正緣發生的時間點不變，因此，本發明脈波寬度調變訊號產生方法僅對負緣訊號FP做進一步的處理，然而，此實作方式僅作為範例說明之用，本發明實際上並不以此為限，舉例來說，PWM0亦有可能正緣發生的時間點與負緣發生的時間點同時發生改變，此時只要利用第3圖所揭露的方法同時應用於正緣訊號RP以及負緣訊號FP即可得到正確的延遲訊號。本發明的技術特徵在於產生週期為T_d的時脈訊號搭配延遲串列來對RP與FP進行延遲取樣，在不違背本發明的精神下所做出的變化，均屬本發明的範疇。

第4圖為本發明之一實施例。脈波寬度調變訊號產生裝置500包含有脈波寬度調變訊號產生單元510、正緣訊號產生單元520、第一延遲單元530、負緣訊號產生單元540、第二延遲單元550、訊號合成單元560以及相位偏移暫存器590。脈波寬度調變訊號產生單元510係用來產生PWM0；正緣訊號產生單元520耦接脈波寬度調變訊號產生單元510，用來根據PWM0之正緣來觸發轉態，以產生正緣訊號RP；第一延遲單元530耦接於正緣訊號產生單元520，用來根據正緣訊號RP來產生一第一延遲訊號DRP；負緣訊號產生單元540耦接於脈波寬度調變訊號產生單元510，用來根據PWM0之負緣來觸發轉態，以產生一負緣訊號FP；第二延遲單元550耦接於負緣訊號產生單元540，用來根據負緣訊號FP來產生一第二延遲訊號DFP；訊號合成單元560耦接於第一延遲單元530與第二延遲單元550，用來根據DRP與DFP來產生PWM0之一延遲脈波寬度調變訊號DPWM；相位偏移暫存器590用來儲存的一特定的相位差值(如果延遲時間T_d=T/3，則該相位差值為3，以此類推)。

詳細來說，脈波寬度調變訊號產生單元510包含有計數器5102、第一比較器5104、第二比較器5106以及或閘5108。計數器5102具有輸出端與控制端，輸出端用來輸出計數訊號COUNT，COUNT係用來指示計數器5102所累加之次數；第一比較器5104接收計數訊號COUNT及第一控制訊號CTRL1，CTRL1係用來控制PWM0之週期T，第一比較器5104輸出端耦接於計數器5102之控制端，用來於計數訊號COUNT所指示之次數等於CTRL1所指示之週期大小時，輸出第一重置訊號RST1來控制計數器5102進行重置，以達到控制週期T的效果；第二比較器5106接收計數訊號COUNT及第二控制訊號CTRL2，CTRL2係用來控制PWM0之責任週期，第二比較器5106第一輸出端用來於計數訊號COUNT所指示之次數等於第二控制訊號CTRL2所指示之責任週期大小時，輸出第二重置訊號RST2，第二輸出端用來於計數訊號COUNT所指示之次數小於第二控制訊號CTRL2所指示之責任週期大小時，輸出高準位訊號；或閘5108具有第一輸入端、第二輸入端以及輸出端，第一輸入端耦接於第二比較器5106的第一輸出端，用來接收RST2，第二輸入端耦接於第二比較器5106的第二輸出端，用來接收該高準位訊號，輸出端用來輸出RST2與該高準位訊號進行或運算後之結果，亦即PWM0。

正緣訊號產生單元520包含有T型正反器522，其可由PWM0之正緣所觸發，以產生正緣訊號RP，且具有輸入端與輸出端，輸入端耦接於或閘5108的輸出端，用來接收PWM0，輸出端用來輸出正緣訊號RP。

負緣訊號產生單元540包含有反向器542與T型正反器544。反向器542依據PWM0來產生反向脈波寬度調變訊號，且具有輸入端與輸出端，輸入端耦接於或閘5108的輸出端，用來接收PWM0，輸出端則用來輸出該反向脈波寬度調變訊號；T型正反器544係由該反向脈波寬度調變訊號之正緣所觸發，以產生負緣訊號FP，其具有輸入端與輸出端，輸入端係耦接於反向器542的輸出端，用來接收該反向脈波寬度調變訊號，輸出端用來輸出FP。

第一延遲單元530包含有D型正反器532與第一脈波產生器534。D型正反器532具有資料輸入端、資料輸出端以及時脈輸入端，資料輸入端耦接於T型正反器522的輸出端，用來接收正緣訊號RP，時脈輸入端用來接收來自第一脈波產生器534之時脈訊號CLKR，CLKR是週期為T_d的時脈訊號，用來作為延遲串列的時脈訊號以對正緣訊號RP進行取樣，以及資料輸出端用來輸出第一延遲訊號DRP；第一脈波產生器534具有輸入端、控制端以及輸出端，輸入端用來接收該特定的相位差值，控制端耦接於第比較器5104的輸出端，用來接收RST1，以便根據RST1來產生時脈訊號CLKR，輸出端耦接於D型正反器532的時脈輸入端。

第二延遲單元550的電路與第一延遲單元530相同，在此不贅述。訊號合成單元560包含有互斥或閘562。互斥或閘562接收DRP及DFP，以輸出DPWM。

相位偏移暫存器590接於第一脈波產生器534與第二脈波產生器554的輸入端，係用來儲存該特定的相位差值，使得第一脈波產生器534與第二脈波產生器554可根據該相位差值產生CLKR與CLKF。

第5圖本發明另一實施例。脈波寬度調變訊號產生裝置700與脈波寬度調變訊號產生裝置500大致相似，兩者不同的地方在於第二延遲單元550改以第二延遲單元750來取代，其他的電路單元運作的方式皆與脈波寬度調變訊號產生裝置500完全相同，詳細的說明可參考前述，為了簡潔起見，以下僅針對第二延遲單元750來進行說明。

第二延遲單元750包含有第一T型正反器751、反向器752、第二T型正反器753、第一D型正反器754、第二D型正反器755、第一脈波產生器756、第二脈波產生器757、觸發脈衝產生器(toggle pulse generator)758以及互斥或閘759。第一T型正反器751由負緣訊號FP之正緣所觸發，以產生第一負緣訊號FPO。反向器752接收負緣訊號FP，來產生反向負緣訊號。第二T型正反器753由該反向負緣訊號之正緣所觸發，以產生第二負緣訊號FPE。

第一D型正反器754接收FPO及時脈訊號CLKFO，以輸出延遲訊號DFPO；第二D型正反器755接收FPE及時脈訊號CLKFE，以輸出延遲訊號DFPE。

第一脈波產生器756具有輸入端、控制端以及輸出端，輸入端用來接收特定的相位差值，控制端用來接收一第三重置訊號RST3，以便根據第三重置訊號RST3來產生時脈訊號CLKFO，至第一D型正反器754的時脈輸入端；第二脈波產生器757具有輸入端、控制端以及輸出端，輸入端用來接收該特定的相位差值，且控制端用來接收一第四重置訊號RST4，來據以產生時脈訊號CLKFE。

觸發脈衝產生器758接收第二重置訊號RST2來產生第三、第四重置訊號RST3、RST4：當RST2脈衝發生且此時PWM0訊號屬於奇數週期時，脈衝觸發產生器758會產生一重置脈衝RST3對第一脈波產生器756進行重置，當RST2脈衝發生且此時PWM0訊號屬於偶數週期時，脈衝觸發產生器758會產生一重置脈衝RST4對第二脈波產生器757進行重置。

互斥或閘759接收延遲訊號DFPO及DFPE，以輸出延遲訊號DFP。第4、5圖中D型正反器亦可採用複數個D型正反器的電路架構，本領域具有通常知識者應可根據上述的說明加以變化，於此不再贅述。

本發明的運作方式可進一步歸納為第6圖，其包含：

步驟S800：開始。

步驟S810：重置時脈訊號CLKR、CLKFO以及CLKFE，並且將旗標fp_flag設為0。

步驟S820：將計數值master_count歸零，並且將主要脈波調變訊號PWM0設於高準位。

步驟S830：判斷計數值master_count是否小於責任週期duty，若計數值master_count小於責任週期duty，則執行步驟S840，否則，執行步驟S850。

步驟S840：將主要脈波調變訊號PWM0設於高準位。

步驟S850：將主要脈波調變訊號PWM0設於低準位。

步驟S851：判斷計數值master_count是否等於責任週期duty，若計數值master_count等於責任週期duty，則執行步驟S852，否則，執行步驟S860。

步驟S852：將旗標fp_flag反置(1變成0，0變成1)。

步驟S853：判斷旗標fp_flag是否為0，若旗標fp_flag為0則執行步驟S854，否則，執行步驟S855。

步驟S854：重置時脈訊號CLKFE，執行步驟S860。

步驟S855：重置時脈訊號CLKFO，執行步驟S860。

步驟S860：判斷計數值master_count是否等於週期period，若計數值master_count等於週期period，則執行步驟S870，否則，執行步驟S880。

步驟S870：重置時脈訊號CLKF，執行步驟S820。

步驟S880：計數值master_count加1，執行步驟S820。

在第6圖中，旗標fp_flag係用來控制PWM0的奇數/偶數週期，旗標fp_flag為1時表示此時PWM0在奇數週期，而旗標fp_flag為0時則表示此時PWM0在偶數週期。計數值master_count係用來表示PWM0的計數值，當master_count小於責任週期duty時，PWM0為高準位，反之則為低準位，此外，當計數值master_count等於責任週期duty時，若此時是奇數週期，則對CLKFO進行重置，若是偶數周期，則對CLKFE進行重置，而當計數值master_count等於週期period時，則對CLKR進行重置。

本發明脈波寬度調變訊號產生方法所示之各步驟搭配第3圖所示之各元件即可了解其相關運作，詳細說明可參考前述。

以上所述僅為本發明之較佳實施例，凡依本發明專利範圍所做之均等變化與修飾，皆屬本發明之涵蓋範圍。

2102、5102．．．計數器

2104、5104．．．第一比較器

2106、5106．．．第二比較器

2108、5108．．．或閘

500、700．．．脈波寬度調變訊號產生裝置

510．．．脈波寬度調變訊號產生單元

520．．．正緣訊號產生單元

522、544．．．T型正反器

530、630．．．第一延遲單元

532、552、632_1～632_N．．．D型正反器

534、634、756．．．第一脈波產生器

540．．．負緣訊號產生單元

542、752．．．反向器

550、750．．．第二延遲單元

554、757．．．第二脈波產生器

560．．．訊號合成單元

562、759．．．互斥或閘

590、2112．．．相位偏移暫存器

751．．．第一T型正反器

752．．．反向器

753．．．第二T型正反器

754．．．第一D型正反器

755．．．第二D型正反器

758．．．觸發脈衝產生器

第1A圖為採用直接脈波寬度調變的電流波形圖。

第1B圖為採用相位偏移脈波寬度調變的電流波形圖。

第2圖為本發明一實施例的訊號時序圖。

第3圖為本發明另一實施例的訊號時序圖。

第4圖為本發明另一實施例。

第5圖為本發明另一實施例。

第6圖為本發明一實施例的流程圖。

500．．．脈波寬度調變訊號產生裝置

510．．．脈波寬度調變訊號產生單元

520．．．正緣訊號產生單元

522、544．．．T型正反器

530．．．第一延遲單元

532、552．．．D型正反器

534．．．第一脈波產生器

540．．．負緣訊號產生單元

542．．．反向器

550．．．第二延遲單元

554．．．第二脈波產生器

560．．．訊號合成單元

562．．．互斥或閘

590．．．相位偏移暫存器

5102．．．計數器

5104．．．第一比較器

5106．．．第二比較器

5108．．．或閘

Claims (10)

1. 一種脈波寬度調變訊號產生方法，包含有：產生一脈波寬度調變訊號；產生根據該脈波寬度調變訊號之正緣所觸發轉態之一正緣訊號；根據該正緣訊號來產生一第一延遲訊號；產生根據該脈波寬度調變訊號之負緣所觸發轉態之一負緣訊號；根據該負緣訊號來產生一第二延遲訊號；以及根據該第一延遲正緣訊號與該第二延遲訊號來產生該脈波寬度調變訊號之一延遲脈波寬度調變訊號。
2. 如申請專利範圍第1項所述之方法，其中根據該第一延遲正緣訊號與該第二延遲訊號來產生該脈波寬度調變訊號之該延遲脈波寬度調變訊號之步驟包含有：對該第一延遲正緣訊號與該第二延遲訊號進行一互斥或(XOR)運算，以產生該延遲脈波寬度調變訊號。
3. 如申請專利範圍第1項所述之方法，其中根據該負緣訊號來產生該第二延遲訊號之步驟包含有：根據該負緣訊號來產生一第一負緣訊號與一第二負緣訊號；根據該第一負緣訊號來產生一第三延遲訊號；根據該第二負緣訊號來產生一第四延遲訊號；以及根據該第三延遲訊號與該第四延遲訊號來產生該第二延遲訊號。
4. 如申請專利範圍第3項所述之方法，其中該第一負緣訊號係根據該負緣訊號之正緣來觸發轉態，以及該第二負緣訊號係根據該負緣訊號之負緣來觸發轉態。
5. 如申請專利範圍第4項所述之方法，其中根據該第三延遲訊號與該第四延遲訊號來產生該第二延遲訊號之步驟包含有：將該第三延遲正緣訊號與該第四延遲訊號進行一互斥或(XOR)運算，以產生該第二延遲訊號。
6. 一種脈波寬度調變訊號產生裝置，包含有：一脈波寬度調變訊號產生單元，用來產生一脈波寬度調變訊號；一正緣訊號產生單元，耦接於該脈波寬度調變訊號產生單元，用來根據該脈波寬度調變訊號之正緣來觸發轉態，以產生一正緣訊號；一第一延遲單元，耦接於該正緣訊號產生單元，用來根據該正緣訊號來產生一第一延遲訊號；一負緣訊號產生單元，耦接於該脈波寬度調變訊號產生單元，用來根據該脈波寬度調變訊號之負緣來觸發轉態，以產生一負緣訊號；一第二延遲單元，耦接於該負緣訊號產生單元，用來根據該負緣訊號來產生一第二延遲訊號；以及一訊號合成單元，耦接於該第一、第二延遲單元，用來根據該第一延遲正緣訊號與該第二延遲訊號來產生該脈波寬度調變訊號之一延遲脈波寬度調變訊號。
7. 如申請專利範圍第6項所述之裝置，其中該訊號合成單元包含有：一互斥或閘接收該第一延遲訊號及該第二延遲訊號，以輸出該一延遲脈波寬度調變訊號。
8. 如申請專利範圍第6項所述之裝置，其中該正緣訊號產生單元包含有：一T型正反器，耦接於該脈波寬度調變訊號產生器，該T型正反器係由該脈波寬度調變訊號之正緣所觸發，以產生該正緣訊號。
9. 如申請專利範圍第6項所述之裝置，其中該負緣訊號產生單元包含有：一第一反向器，耦接於該脈波寬度調變訊號產生器，用以依據該脈波寬度調變訊號來產生一反向脈波寬度調變訊號；以及一第一T型正反器，耦接於該反向器，該第一T型正反器係由該反向脈波寬度調變訊號之正緣所觸發，以產生該負緣訊號。
10. 如申請專利範圍第9項所述之裝置，其中該第二延遲單元包含有：一第二T型正反器，由該負緣訊號之正緣所觸發，以產生一第一負緣訊號；一第二反向器，用以依據該負緣訊號來產生一反向負緣訊號；一第三T型正反器，耦接於該反向器，該第三T型正反器由該反向負緣訊號之正緣所觸發，以產生一第二負緣訊號；一第一D型正反器接收該第一負緣訊號，以輸出一第三延遲訊號；一第二D型正反器接收該第二負緣訊號，以輸出一第四延遲訊號；以及一互斥或閘接收該第三延遲訊號及該第四延遲訊號，以輸出該第二延遲訊號。