CN111726110B - 一种pwm信号生成方法 - Google Patents

Abstract

本发明提供的PWM信号生成方法，应用于逻辑控制器件，逻辑控制器件包括计数单元、电平信号输出单元以及PWM信号输出单元，PWM信号生成方法包括：计数单元用于输出计数值；根据期望PWM信号，确定电平信号输出单元的个数；根据计数值和各个周期内的期望PWM信号的开关控制输入值，电平信号输出单元输出PWM信号的电平信号；根据期望PWM信号和PWM信号的电平信号，确定反转电平信号；根据反转电平信号和PWM信号的电平信号，PWM信号输出单元输出期望PWM信号。该发明基于同一硬件逻辑，将多边沿PWM信号视为多个单边沿PWM信号和无边沿PWM信号的叠加，通过确定反转电平信号值，输出期望的多边沿PWM信号、单边沿PWM信号和无边沿PWM信号，降低了硬件逻辑的复杂程度。

Description

一种PWM信号生成方法

技术领域

本发明涉及轨道车辆牵引技术领域，特别涉及一种PWM信号生成方法。

背景技术

脉宽调制(Pulse Width Modulation，PWM)技术是电力电子装置实现电能变换的关键技术之一。该技术通过控制电力电子开关器件的开通与关断来实现电能变换装置对输出电压或电流的控制。在单个PWM周期内，电力电子开关器件的平均电压输出受PWM导通脉宽(PWM占空比)的控制。在特定谐波消除PWM(Selected Harmonic Elimination PWM，SHEPWM)中，单个PWM周期内的开关次数不固定，可含有多个PWM信号边沿，将这类PWM信号统称为多边沿PWM信号。在常规PWM调制方式中，如正弦波PWM(Sinusoidal PWM，SPWM)，单个PWM周期内的开关次数固定，将这类信号统称为单边沿PWM信号。在单个PWM周期内不存在开关次数，将这类信号统称为无边沿PWM信号。

单边沿PWM信号可通过锯齿波或三角波信号与参考波信号相比较获得，这种方式易于模拟或数字电路实现，是单片机和DSP的常用外设之一。多边沿PWM的信号难以采用常规的单片机或DSP进行实现，而通常作为一种定制化器件的方式，采用复杂可编程逻辑器件(CPLD)或现场可编程门阵列(FGPA)进行实现。多边沿PWM信号生成方法常采用按顺序比较开关角的方式确定PWM信号的反转时刻，从而在一个周期内输出多个PWM信号边沿。

但这种通过给定PWM反转时刻序列来生成PWM的方法需要反转时刻的给定值递增，且在FPGA实现上具有一定的复杂性。同时，在现有方法中，单边沿PWM(如SPWM)和多边沿PWM(如SHEPWM)采用两种相互独立的FPGA硬件逻辑进行实现，并根据运行需求进行这两种方法硬件逻辑的切换。这种采用两种逻辑分别实现单边沿PWM信号和多边沿PWM信号的方式，对硬件资源需求较多，且需要额外的切换信号进行切换，具有一定的复杂性。

发明内容

为解决现有技术中PWM信号生成方法硬件逻辑复杂的技术问题，本发明提供了一种PWM信号生成方法，基于同一硬件逻辑，实现了多边沿和单边沿PWM信号的生成，降低了硬件逻辑的复杂程度，解决了生成单边沿PWM和多边沿PWM信号需采用不同的硬件逻辑的弊端。

本发明提供了一种PWM信号生成方法，应用于逻辑控制器件，所述逻辑控制器件包括计数单元、电平信号输出单元以及PWM信号输出单元，所述PWM信号生成方法包括：

S1：所述计数单元用于输出计数值；

S2：根据期望PWM信号，确定所述电平信号输出单元的个数；

S3：根据所述计数值和各个周期内的所述期望PWM信号的开关控制输入值，所述电平信号输出单元输出PWM信号的电平信号；

S4：根据所述期望PWM信号和所述PWM信号的电平信号，确定反转电平信号；

S5：根据所述反转电平信号和所述PWM信号的电平信号，所述PWM信号输出单元输出所述期望PWM信号。

进一步地，所述计数单元为载波生成器；所述电平信号输出单元为比较器；所述PWM波形输出单元为异或器或同或器。

进一步地，根据所述期望PWM信号的周期值，所述计数单元对时钟信号进行计数，输出所述时钟信号的计数值。

进一步地，所述计数单元输出计数值的步骤，具体包括：

根据所述期望PWM信号的周期值，将所述期望PWM信号的各个周期划分为多个时钟周期；

判断所述计数单元的计数模式，所述计数模式包括单向累加计数模式和单向累减计数模式；

若为单向累加计数模式，所述计数值的初始值设为0，每个所述时钟周期所述计数值加1，判断是否达到所述期望PWM信号的周期值，若是，则所述计数值重设为0，若否，则每个所述时钟周期所述计数值加1；

若为单向累减计数模式，所述计数值的初始值为所述期望PWM信号的周期值，每个所述时钟周期所述计数值减1，判断是否达到0，若是，则所述计数值重设值为所述期望PWM信号的周期值，若否，则每个所述时钟周期所述计数值减1。

进一步地，所述电平信号输出单元的个数的确定方法，具体包括：

根据所述期望PWM信号，计算各个周期内所述期望PWM信号的边沿个数；

确定所述期望PWM信号的边沿个数的最大值，所述期望PWM信号的边沿个数大于等于零；

根据所述边沿个数最大值，确定所述电平信号输出单元的个数，所述电平信号输出单元的大于等于所述边沿个数的最大值。

进一步地，所述电平信号输出单元输出PWM信号的电平信号的步骤，具体包括：

比较各个所述时钟周期内所述计数值和所述开关控制输入值的大小；

根据所述计数值和所述开关控制输入值的大小关系，各个所述电平信号输出单元输出各个所述时钟周期内所述PWM信号的电平信号；

根据所述时钟周期内所述PWM信号的电平信号，各个所述电平信号输出单元输出各个周期内所述PWM信号的电平信号。

进一步地，所述确定反转电平信号输入值的步骤，具体包括：

将同一所述时钟周期内各个所述电平信号输出单元输出的电平信号输入至所述PWM信号输出单元进行逻辑运算，输出各个所述时钟周期内的实际PWM信号；

根据所述期望PWM信号和所述实际PWM信号，确定所述反转电平信号输入值。

进一步地，所述PWM信号生成方法，还包括：

当需输出多个期望PWM信号时，根据所述期望PWM信号的个数，确定所述PWM信号输出单元的个数；

所述计数单元输出计数值，所述计数单元为一个；

根据步骤S2～步骤S5，各个所述PWM信号输出单元输出期望PWM信号。

进一步地，所述逻辑控制器件为现场可编程门阵列FPGA或复杂可编程逻辑器件CPLD。

本发明的技术效果或优点：

(1)本发明提供的PWM信号生成方法，计数单元输出计数值，根据期望PWM信号，确定电平信号输出单元的个数，根据计数值和各个周期内期望PWM信号的开关控制输入值，电平信号输出单元输出PWM信号的电平信号，根据期望PWM信号和PWM信号的电平信号，确定反转电平信号，根据反转电平信号和PWM信号的电平信号，PWM信号输出单元输出期望PWM信号。该方法基于同一硬件逻辑，将多边沿PWM信号视为多个单边沿PWM信号和无边沿PWM信号的叠加，通过确定反转电平信号值，输出期望的多边沿PWM信号、单边沿PWM信号以及无边沿PWM信号，降低了硬件逻辑的复杂程度，解决了生成单边沿PWM信号和多边沿PWM信号需采用不同的硬件逻辑的弊端。

(2)本发明提供的PWM信号生成方法，通过增加或减少电平信号输出单元的个数满足不同边沿PWM信号的生成需求，可拓展性强，无需复杂的PWM信号反转时刻的判定环节，对硬件资源需求较少。

附图说明

图1为本发明实施例提供的一个PWM波形生成方法的流程图；

图2为本发明实施例提供的一个生成多边沿PWM信号的示意图；

图3为本发明实施例提供的一个生成单边沿PWM信号的示意图；

图4为本发明实施例提供的又一个生成单边沿PWM信号的示意图；

图5为本发明实施例提供的一个生成三个期望PWM信号的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本领域应该理解的是，在本发明的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

为解决现有技术中PWM信号生成方法硬件逻辑复杂的技术问题，本发明提供了一种PWM信号生成方法，基于同一硬件逻辑，实现了多边沿和单边沿PWM信号的生成，降低了硬件逻辑的复杂程度，解决了生成单边沿PWM和多边沿PWM信号需采用不同的硬件逻辑的弊端。

下面结合具体实施例及说明书附图，对本发明的技术方案作详细说明。

参考图1，本发明实施例提供的PWM信号生成方法，应用于逻辑控制器件，逻辑控制器件包括计数单元、电平信号输出单元以及PWM信号输出单元，所述PWM信号生成方法包括：

S1：所述计数单元用于输出计数值；

S2：根据期望PWM信号，确定所述电平信号输出单元的个数；

S3：根据所述计数值和各个周期内的所述期望PWM信号的开关控制输入值，所述电平信号输出单元输出PWM信号的电平信号；

S4：根据所述期望PWM信号和所述PWM信号的电平信号，确定反转电平信号；

S5：根据所述反转电平信号和所述PWM信号的电平信号，所述PWM信号输出单元输出所述期望PWM信号。

本发明实施例提供的PWM信号生成方法，基于同一硬件逻辑，将多边沿PWM信号视为多个单边沿PWM信号和无边沿PWM信号的叠加，通过确定反转电平信号值，输出期望的多边沿PWM信号和单边沿PWM信号以及无边沿PWM信号，降低了硬件逻辑的复杂程度，解决了生成单边沿PWM信号和多边沿PWM信号需采用不同的硬件逻辑的弊端。

具体地，参考图1，本发明实施例提供的PWM波形生成方法，应用于逻辑控制器件，逻辑控制器件可为现场可编程门阵列FPGA，也可为复杂可编程逻辑器件CPLD，逻辑控制器件包括计数单元、电平信号输出单元以及PWM信号输出单元，PWM波形生成方法包括：

S1：所述计数单元用于输出计数值；其中计数值小于等于期望PWM波形周期值，本实施例中计数单元为载波生成器，载波生成器根据期望PWM信号的周期值，对时钟信号进行计数，输出时钟信号的计数值。

具体地，计数值按照如下步骤输出：

根据期望PWM信号的周期值，将期望PWM信号的各个周期划分为多个时钟周期；

判断计数单元的计数模式，计数模式包括单向累加计数模式和单向累减计数模式；

若为单向累加计数模式，计数值的初始值设为0，每个时钟周期计数值加1，判断是否达到期望PWM信号的周期值，若是，则计数值重设为0，若否，则每个时钟周期计数值加1；

若为单向累减计数模式，计数值的初始值为期望PWM信号的周期值，每个时钟周期计数值减1，判断是否达到0，若是，则计数值重设值为期望PWM信号的周期值，若否，则每个时钟周期计数值减1。

S2：根据期望PWM信号，确定所述电平信号输出单元的个数；其中，电平信号输出单元用于输出单边沿PWM信号或无边沿PWM信号，在本实施例中，电平信号输出单元为比较器，电平信号输出单元的个数的确定方法按照如下步骤进行：

根据期望PWM信号，计算各个周期内期望PWM信号的边沿个数；

确定期望PWM信号的边沿个数的最大值，期望PWM信号的边沿个数大于等于零；

根据边沿个数的最大值，确定电平信号输出单元的个数，电平信号输出单元的个数大于等于边沿个数最大值。

需要说明的是，根据实际中硬件逻辑的设计，选择电平信号输出单元的数量。

S3：根据计数值和各个周期内的期望PWM信号的开关控制输入值，电平信号输出单元输出PWM信号的电平信号；

其中，电平信号输出单元输出PWM信号的电平信号的步骤，具体包括：

比较各个时钟周期内计数值和开关控制输入值的大小；

根据计数值和开关控制输入值的大小关系，各个电平信号输出单元输出各个时钟周期内PWM信号的电平信号；

根据时钟周期内PWM信号的电平信号，各个电平信号输出单元输出各个周期内PWM信号的电平信号。

PWM信号的电平信号的输出由比较器类型决定，本实施中所选用的比较器当一个时钟周期中开关控制输入值大于计数值时，电平信号输出单元输出高电平信号，当开关控制值输入值小于等于计数值时，电平信号输出单元输出低电平信号。比较器的类型可根据实际需要选取。在本实施中，高电平信号的电平值为1，低电平信号的电平值为0，其后不做赘述。

需要说明的是，当需输出多边沿PWM信号，电平信号输出单元的个数等于期望PWM信号的边沿个数的最大值时，多边沿PWM信号可看作由多个单边沿PWM信号叠加得到；电平信号输出单元的个数大于期望PWM信号的边沿个数的最大值时，多边沿PWM信号可看作由多个单边沿PWM信号和无边沿PWM信号叠加得到。

还需要说明的是，开关控制输入值可根据现有技术获得，例如若生成特定谐波消除PWM信号，可根据现有技术中特定谐波消除PWM信号开关角计算方法，计算得到每个周期PWM信号的开关角，将每个周期的开关角转换成每个周期的开关控制输入值；若生成SPWM信号，可根据现有技术中SPWM信号开关时刻计算方法，计算得到每个周期PWM信号的开关时刻，将每个周期的开关时刻转换成每个周期的开关控制输入值。

S4：根据期望PWM信号和PWM信号的电平信号，确定反转电平信号；

其中，确定反转电平信号输入值可按如下步骤进行：

将同一时钟周期内各个电平信号输出单元输出的电平信号输入至所述PWM信号输出单元进行逻辑运算，输出各个时钟周期内的实际PWM信号；

根据期望PWM信号和实际PWM信号，确定反转电平信号输入值。

其中，PWM信号输出单元可为异或器，也可为同或器，具体可根据实际需要选取，逻辑运算包括异或逻辑运算和同或逻辑运算。

当PWM信号输出单元为异或器时，若同一时钟周期内，各个PWM信号的电平值异或逻辑运算后，得到实际PWM信号的电平值，判断同一时钟周期内实际PWM信号的电平值是否与期望PWM信号的电平值相同，结合异或器的逻辑运算法则，确定反转电平信号输入值。

作为一个示例，具体介绍一下采用异或逻辑运算确定反转电平信号输入值。

例如共有五个单边沿PWM信号，在同一时钟周期内，第一个单边沿PWM信号的电平值为1，第二个单边沿PWM信号的电平值为1，第三个单边沿PWM信号的电平值为0，第四个单边沿PWM信号的电平值为0，第五个单边沿PWM波形的电平值为0，期望PWM信号在同一时钟周期的电平值为0，将第一个到第五个PWM信号的电平值异或逻辑运算后，所得到的实际PWM信号的电平值为0，同一时钟周期实际PWM信号的电平值与期望PWM信号的电平值相同，所以，根据异或器的逻辑运算法则，反相电平信号输入值为0，将反相电平信号输入值与实际PWM信号的电平值异或逻辑运算后，可得到同一时钟周期期望PWM信号的电平信号。

S5：根据反转电平信号和PWM信号的电平信号，PWM信号输出单元输出期望PWM信号。

本实施例提供的PWM信号生成方法，基于同一硬件逻辑，将多边沿PWM信号视为多个单边沿PWM信号和无边沿PWM信号的叠加，通过确定反转电平信号值，输出期望的多边沿PWM信号、单边沿PWM信号以及无边沿PWM信号，降低了硬件逻辑的复杂程度，解决了生成单边沿PWM信号和多边沿PWM信号需采用不同的硬件逻辑的弊端。同时，通过增加或减少电平信号输出单元的个数满足不同边沿PWM信号的生成需求，可拓展性强，无需复杂的PWM信号反转时刻的判定环节，对硬件资源需求较少。

需要说明的是，本实施例既可应用于生成一个期望PWM信号，也可应用于生成多个期望PWM信号。

当需输出多个期望PWM信号时，根据期望PWM信号的个数，确定PWM信号输出单元的个数；

计数单元输出计数值，计数单元为一个；

根据步骤S2～步骤S5，各个PWM信号输出单元输出期望PWM信号。

图2是本实施例提供的一个生成多边沿PWM信号的示意图。参考图2，期望PWM信号为特定谐波消除PWM信号，期望PWM信号中各个周期内的边沿个数的最大值为5，所以电平信号输出单元可为大于等于5个，本实施例中选用5个。根据现有技术中特定谐波消除PWM信号以消除特定谐波为优化条件计算各个周期期望PWM信号的开关角，将各个周期的开关角转化成各个周期的开关控制输入值A1～A5，根据各个时钟周期内计数值CNT和开关控制输入值A1～A5的大小，5个电平信号输出单元输出单边沿PWMA1～PWMA5信号的电平信号的电平值，将5个电平值逻辑运算处理后，确定反相电平信号输入值invA，根据反相电平信号输入值invA和5个电平值逻辑运算处理后，最后得到期望PWM信号即PWMA。

图3是本实施例提供的一个生成单边沿PWM信号的示意图。参考图3，期望PWM信号为SPWM信号，期望PWM信号中各个周期内的边沿个数的最大值为1，所以电平信号输出单元可为大于等于1个，本实施例中电平信号输出单元选用5个，根据现有技术计算各个周期SPWM信号的开关时刻，将各个周期的开关时刻转化成各个周期的开关控制输入值A1，开关控制输入值A2～A5在各个周期内均为0，根据各个时钟周期内计数值CNT和开关控制输入值A1～A5的大小，电平信号输出单元输出单边沿PWMA1信号的电平信号的电平值以及无边沿PWMA2～PWMA5信号的电平信号的电平值，确定反相电平信号输入值invA，根据反相电平信号输入值invA和电平值逻辑运算处理后，最后得到期望PWM信号。

图4是本实施例提供的又一个生成单边沿PWM信号的示意图。参考图4，期望PWM信号为SPWM信号，期望PWM信号中各个周期内的边沿个数的最大值为1，本实施例中电平信号输出单元选用1个。根据现有技术计算各个周期SPWM信号的开关时刻，将各个周期的开关时刻转化成各个周期的开关控制输入值A1，根据各个时钟周期内计数值CNT和开关控制输入值A1的大小，电平信号输出单元输出单边沿PWMA1信号的电平信号的电平值，确定反相电平信号输入值invA，根据反相电平信号输入值invA和电平值逻辑运算处理后，最后得到期望PWM信号。

图5是本实施例提供的生成三个期望PWM信号的示意图。根据期望PWM信号的个数，确定PWM信号输出单元的个数，本实施例中PWM信号输出单元的个数为三个，计数单元输出计数值，根据步骤S2～S5，各个PWM信号输出单元输出相应的期望PWM信号。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种PWM信号生成方法，其特征在于，应用于逻辑控制器件，所述逻辑控制器件包括计数单元、电平信号输出单元以及PWM信号输出单元，所述PWM信号生成方法包括：

S1：所述计数单元用于根据期望PWM信号的周期值，对时钟信号进行计数，输出所述时钟信号的计数值；

S2：根据期望PWM信号，确定所述电平信号输出单元的个数；

S3：根据所述计数值和各个周期内的所述期望PWM信号的开关控制输入值，所述电平信号输出单元输出PWM信号的电平信号；

S4：将同一时钟周期内所述电平信号输出单元输出的电平信号输入至所述PWM信号输出单元进行逻辑运算，输出所述时钟周期内的实际PWM信号；根据所述期望PWM信号和所述实际PWM信号，确定反转电平信号；

S5：根据所述反转电平信号和所述PWM信号的电平信号，所述PWM信号输出单元输出所述期望PWM信号。

2.根据权利要求1所述的PWM信号生成方法，其特征在于，所述计数单元为载波生成器；所述电平信号输出单元为比较器；所述PWM信号输出单元为异或器或同或器。

3.根据权利要求1所述的PWM信号生成方法，其特征在于，所述计数单元输出计数值的步骤，具体包括：

根据所述期望PWM信号的周期值，将所述期望PWM信号的各个周期划分为多个时钟周期；

判断所述计数单元的计数模式，所述计数模式包括单向累加计数模式和单向累减计数模式；

若为单向累加计数模式，所述计数值的初始值设为0，每个所述时钟周期所述计数值加1，判断是否达到所述期望PWM信号的周期值，若是，则所述计数值重设为0，若否，则每个所述时钟周期所述计数值加1；

若为单向累减计数模式，所述计数值的初始值为所述期望PWM信号的周期值，每个所述时钟周期所述计数值减1，判断是否达到0，若是，则所述计数值重设值为所述期望PWM信号的周期值，若否，则每个所述时钟周期所述计数值减1。

4.根据权利要求3所述的PWM信号生成方法，其特征在于，所述电平信号输出单元的个数的确定方法，具体包括：

根据所述期望PWM信号，计算各个周期内所述期望PWM信号的边沿个数；

确定所述期望PWM信号的边沿个数的最大值，所述期望PWM信号的边沿个数大于等于零；

根据所述边沿个数最大值，确定所述电平信号输出单元的个数，所述电平信号输出单元的个数大于等于所述边沿个数的最大值。

5.根据权利要求4所述的PWM信号生成方法，其特征在于，所述电平信号输出单元输出PWM信号的电平信号的步骤，具体包括：

比较各个所述时钟周期内所述计数值和所述开关控制输入值的大小；

根据所述计数值和所述开关控制输入值的大小关系，各个所述电平信号输出单元输出各个所述时钟周期内所述PWM信号的电平信号；

根据所述时钟周期内所述PWM信号的电平信号，各个所述电平信号输出单元输出各个周期内所述PWM信号的电平信号。

6.根据权利要求1所述的PWM信号生成方法，其特征在于，所述PWM信号生成方法，还包括：

当需输出多个期望PWM信号时，根据所述期望PWM信号的个数，确定所述PWM信号输出单元的个数；

所述计数单元输出计数值，所述计数单元为一个；

根据步骤S2～步骤S5，各个所述PWM信号输出单元输出期望PWM信号。

7.根据权利要求1所述的PWM信号生成方法，其特征在于，所述逻辑控制器件为现场可编程门阵列FPGA或复杂可编程逻辑器件CPLD。