CN214480550U - 一种低功耗宽分频比整数分频器 - Google Patents
一种低功耗宽分频比整数分频器 Download PDFInfo
- Publication number
- CN214480550U CN214480550U CN202120555405.7U CN202120555405U CN214480550U CN 214480550 U CN214480550 U CN 214480550U CN 202120555405 U CN202120555405 U CN 202120555405U CN 214480550 U CN214480550 U CN 214480550U
- Authority
- CN
- China
- Prior art keywords
- frequency
- divider
- dual
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种低功耗宽分频比整数分频器，包括选择控制逻辑101、三级不同分频比的分频器102～104以及输出控制逻辑105；其中，第一级分频器由5级2/3双模分频器级联形成，第二级分频器由4/5双模预分频器和7位脉冲吞咽计数器形成；第三极分频器由8/9双模预分频器和9位脉冲吞咽计数器形成。本实用新型采用三级覆盖不同范围的分频器独立工作实现宽分频比，总分频比可达到16～4607，可应用于宽频率覆盖范围频率综合器。
Description
技术领域
本实用新型涉及分频技术领域，特别涉及一种低功耗宽分频比整数分频器。
背景技术
现有技术中频率综合器其主要由晶振、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、自动频率校准器和分频器等组成。其中，可编程分频器是频率综合器的重要部分。分频器的分频范围决定了频率综合器的输出频率覆盖范围。
可编程分频器发展至今，脉冲吞咽型和2/3双模分频单元级联型已经成为最常用的结构。脉冲吞咽型结构就是基于预分频器和脉冲吞咽计数器的分频器结构，该结构的工作速度与计数器紧密相关，计数器主要由触发器构成，随着工艺的进步和结构的改进，触发器的工作速度不断提高，该结构的最高工作频率也不断增大，但该结构的分频器内部信号反馈回路较长，结构重复性低，复用性较差，且能实现的最小分频比较大，若某些频率综合器需要实现很小的分频比，该结构就难以适用。对于2/3双模分频单元级联型结构，主要由完全相同的2/3双模分频单元级联得到，复用性很好，结构也很简单，内部信号反馈回路很短，可以实现很高的工作频率，但该结构能实现的分频比范围很有限。
实用新型内容
本实用新型提供了一种低功耗宽分频比的整数分频器，用于解决频率综合器中用单级分频器无法实现超大分频范围且功耗较大的问题，尽量减少了频率综合器的功耗，增加了分频器的覆盖范围，提高了芯片的竞争力。
本实用新型采用的技术方案为：
一种低功耗宽分频比整数分频器，包括选择控制模块、三级不同分频比的分频器以及输出控制模块；选择控制模块的信号输入端口与外部相连，选择信号输出端口分别与第一至第三级分频器的选择信号输入端口相连，用于选择其中一级分频器进行工作；第一至第三级分频器的控制字输入端口分别与外部相连，分频信号输出端口分别与输出控制模块的分频信号输入端口相连，用于将信号按照预定的分频比进行分频；输出控制模块的分频信号输出端口与外部相连，用于输出所选分频器的分频信号。
进一步的，第一级分频器由多个2/3双模分频器级联形成。
进一步的，第一级分频器还包括使能模块电路，使能模块电路设置在其中两个级联的2/3双模分频器之间，使能模块电路包括与门和非门，非门的输入端连接其中一个2/3双模分频器的输出端，非门的输出端连接与门的一个输入端，与门的另一个输入端连接控制字，与门的输出端连接另外一个2/3双模分频器的输入端。
进一步的，2/3双模分频器包括两个触发器、两个与门和一个与非门；第一个触发器的输出端连接第一个与门的输入端，第一个与门的另一个输入端连接控制字中的模值选择信号ModeIn，第一个与门的输出端连接第二个触发器的输入端；第二个触发器的输出端连接与非门的一个输入端，与非门的另一个输入端连接控制字中的可编程控制信号P，与非门的输出端连接第二个与门的输入端；第二个与门的另一个输入端连接第一个触发器的反向输出端，第二个与门的输出端连接第一个触发器的输入端；两个触发器的时钟连接到选择控制模块的输出，两个触发器的复位端连接到同一个外部复位信号RSTN。
进一步的，第二级和第三级分频器均包括前置双模预分频器、脉冲吞咽计数器和可编程分频器状态机；可编程分频器状态机的控制字输入端口和分频信号fOUT输出端口分别与外部相连，复位信号输出端口与脉冲吞咽计数器的复位信号输入端口相连，预分频后时钟信号输入端口与前置双模预分频器的预分频后时钟信号输出端口相连，前置预分频模值控制信号MC输出端口与前置双模预分频器的MC信号输入端口相连，计数值输入端口与脉冲吞咽计数器的计数值输出端口相连，前置双模预分频器的信号fvco输入端口与选择控制逻辑的选择信号输出端口相连，预分频后时钟信号输出端口分别与脉冲吞咽计数器和可编程分频器状态机的预分频后时钟信号输入端口相连；脉冲吞咽计数器的计数值输出端口与可编程分频器状态机的计数值输入端口相连，复位信号输入端口与可编程分频器状态机的复位信号输出端口相连。
进一步的，第二级分频器的前置双模预分频器为4/5双模预分频器，脉冲吞咽计数器为7位；第三极分频器的前置双模预分频器为8/9双模预分频器，脉冲吞咽计数器为9位。
与传统多模分频方案相比，本实用新型具有以下优点：
1.第一级采用多级2/3分频，使得最小分频比小，不受限于双模可编程分频器的PN+S的最小分频比限制；芯片版图面积小，由于结构中没有计数器，工作频率较高。
2.采用单端CMOS逻辑分频单元，功耗仅为差分CMOS结构的1/4，可以有效降低分频器功耗，且噪声容限大，抗干扰能力强。
3.采用三级覆盖不同范围的分频器独立工作实现宽分频比，总分频比可达到16～4607。可应用于宽频率覆盖范围频率综合器。
附图说明
图1为本实用新型的系统框图；
图2为本实用新型实例电路中扩展分频比结构的第一级分频器；
图3为本实用新型实例电路中2/3双模分频器；
图4为本实用新型实例电路中第二级和第三极分频器的架构示意图。
具体实施方式
下面结合附图对本实用新型作进一步解释说明。
本实用新型所示出的细节仅作为示例为了优选实施例的说明性讨论的目的，并且为了提供被认为是对本公开的各种实施例的原理和概念方面最有用并且容易理解的描述而呈现。
如图1所示，一种低功耗宽分频比整数分频器，包括选择控制逻辑101、三级不同分频比的分频器102～104以及输出控制逻辑105；其中，本实施例第一级分频器由5级2/3双模分频器201～205级联形成，第二级分频器由4/5双模预分频器和7位脉冲吞咽计数器形成；第三极分频器由8/9双模预分频器和9位脉冲吞咽计数器形成。
该分频器的各级工作原理如下：
当可编程控制位P和ModeIn均为高电平时，2/3双模分频器进行3分频，否则进行2分频。当可编程控制位P0～Pn-1全部为0时，每级2/3双模分频器都进行2分频，总的分频比即为2n；当P0～Pn-1全部为1时，分频比达到最大，分频比为2(n+1)-1。
因此，n级2/3分频单元级联的分频器分频范围为2n～2(n+1)-1。
为了扩展分频比范围，满足项目要求，本设计采用基于级联分频器的分频比扩展方案。
如图2所示，该结构在最高的单元级间插入了使能逻辑电路，使得级联分频器的级数可以调整。
对于含有m级扩展的n级2/3双模分频单元级联分频器，其最低分频比可以扩展到2n-m。
因此，该五级2/3分频器级联的分频比扩展结构可编程分频器的分频比范围为16～63。
扩展分频比结构的可编程分频器链的工作原理如下：当P5为高电平时，扩展逻辑的与非门输出即期输入信号的反向，组合逻辑只是增加了延时，不影响五级分频器的工作，每一级2/3分频单元都在正常工作状态，此时分频器分频范围为32～63。当P5为低电平时，与非门输出高电平，相当于屏蔽2/3分频单元。此时只有四级2/3分频单元工作，分频器链的分频范围为16～31。
综上所述，经过五级2/3分频器级联覆盖了16～63的分频比范围。
2/3双模分频器如图3所示。当模值选择信号ModeIn信号或可编程控制信号P信号为低电平时，D触发器301的反相输出端直接连接输入端，这就形成了一个二分频器。当ModeIn信号和P信号均为高电平时，形成一个三分频器。
图4为本实用新型实例电路中第二级和第三极分频器的架构示意图。
该结构包括前置双模预分频器401、脉冲吞咽计数器402和可编程分频器状态机403，fVCO为分频器的外部输入信号，fOUT为分频器的输出信号。工作原理如下：外部写入的脉冲计数器和吞咽计数器分别为P和S，控制字在可编程分频器状态机403中与实际计数值进行比较，根据比较结果可编程分频器状态机403输出MC信号来控制前置双模预分频器401的模值切换。在分频初始阶段，MC为低电平，控制前置预分频器401进行高模值分频，此时脉冲吞咽计数器402被预分频后的时钟信号触发开始计数，并且计数值传递到可编程分频器状态机403中与S进行比较，当计数值与S相同时，可编程分频器状态机403拉高MC信号，来控制前置预分频器401进行低模值分频；然后脉冲吞咽计数器402继续计数，当计数值等于P后，可编程分频器状态机403输出复位信号对脉冲吞咽计数器402进行复位清零，计数结束，该分频周期也结束。MC信号的周期与整个分频周期是一致的，所以直接将MC信号作为分频输出信号即可。
该结构的分频器分频比M的计算公式为：
M＝(N+1)(S+1)+N[(P+1)-(S+1)]
＝(P+1)N+S+1。
其中M为分频比，N为前置预分频器的模值。
在该结构中，控制字P、S也有一定的范围限制：P>S且S>0。
通过计算可以得到，第二级4/5双模预分频器加7-bit脉冲计吞咽数器和8/9双模预分频器加9-bit脉冲吞咽计数器，分别覆盖16-639和26-4607的分频比。三级分频器分频比连续，不会出现分频比中断的情况。数字逻辑模块根据分频比要求，选择对应的分频器。该低功耗宽分频比整数分频分频器方案，可以在降低功耗、保证宽分频比的前提下，选取合适的分频器，提高分频速率。
以上所述仅是本实用新型的优选实施方式。应当指出,在不脱离本实用新型原理的前提下,相关技术人员还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (6)
1.一种低功耗宽分频比整数分频器，其特征在于，包括选择控制模块、三级不同分频比的分频器以及输出控制模块；选择控制模块的信号输入端口与外部相连，选择信号输出端口分别与第一至第三级分频器的选择信号输入端口相连，用于选择其中一级分频器进行工作；第一至第三级分频器的控制字输入端口分别与外部相连，分频信号输出端口分别与输出控制模块的分频信号输入端口相连，用于将信号按照预定的分频比进行分频；输出控制模块的分频信号输出端口与外部相连，用于输出所选分频器的分频信号。
2.根据权利要求1所述的低功耗宽分频比整数分频器，其特征在于，第一级分频器由多个2/3双模分频器级联形成。
3.根据权利要求2所述的低功耗宽分频比整数分频器，其特征在于，第一级分频器还包括使能模块电路，使能模块电路设置在其中两个级联的2/3双模分频器之间，使能模块电路包括与门和非门，非门的输入端连接其中一个2/3双模分频器的输出端，非门的输出端连接与门的一个输入端，与门的另一个输入端连接控制字，与门的输出端连接另外一个2/3双模分频器的输入端。
4.根据权利要求2或3所述的低功耗宽分频比整数分频器，其特征在于，2/3双模分频器包括两个触发器、两个与门和一个与非门；第一个触发器的输出端连接第一个与门的输入端，第一个与门的另一个输入端连接控制字中的模值选择信号ModeIn，第一个与门的输出端连接第二个触发器的输入端；第二个触发器的输出端连接与非门的一个输入端，与非门的另一个输入端连接控制字中的可编程控制信号P，与非门的输出端连接第二个与门的输入端；第二个与门的另一个输入端连接第一个触发器的反向输出端，第二个与门的输出端连接第一个触发器的输入端；两个触发器的时钟连接到选择控制模块的输出，两个触发器的复位端连接到同一个外部复位信号RSTN。
5.根据权利要求1所述的低功耗宽分频比整数分频器，其特征在于，第二级和第三级分频器均包括前置双模预分频器、脉冲吞咽计数器和可编程分频器状态机；可编程分频器状态机的控制字输入端口和分频信号fOUT输出端口分别与外部相连，复位信号输出端口与脉冲吞咽计数器的复位信号输入端口相连，预分频后时钟信号输入端口与前置双模预分频器的预分频后时钟信号输出端口相连，前置预分频模值控制信号MC输出端口与前置双模预分频器的MC信号输入端口相连，计数值输入端口与脉冲吞咽计数器的计数值输出端口相连，前置双模预分频器的信号fvco输入端口与选择控制逻辑的选择信号输出端口相连，预分频后时钟信号输出端口分别与脉冲吞咽计数器和可编程分频器状态机的预分频后时钟信号输入端口相连；脉冲吞咽计数器的计数值输出端口与可编程分频器状态机的计数值输入端口相连，复位信号输入端口与可编程分频器状态机的复位信号输出端口相连。
6.根据权利要求5所述的低功耗宽分频比整数分频器，其特征在于，第二级分频器的前置双模预分频器为4/5双模预分频器，脉冲吞咽计数器为7位；第三极分频器的前置双模预分频器为8/9双模预分频器，脉冲吞咽计数器为9位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120555405.7U CN214480550U (zh) | 2021-03-18 | 2021-03-18 | 一种低功耗宽分频比整数分频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120555405.7U CN214480550U (zh) | 2021-03-18 | 2021-03-18 | 一种低功耗宽分频比整数分频器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214480550U true CN214480550U (zh) | 2021-10-22 |
Family
ID=78156574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120555405.7U Active CN214480550U (zh) | 2021-03-18 | 2021-03-18 | 一种低功耗宽分频比整数分频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214480550U (zh) |
-
2021
- 2021-03-18 CN CN202120555405.7U patent/CN214480550U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924684B1 (en) | Counter-based phase shifter circuits and methods with optional duty cycle correction | |
| US9118333B1 (en) | Self-adaptive multi-modulus dividers containing div2/3 cells therein | |
| CN101378258B (zh) | 一种模块化分频单元及分频器 | |
| US7505548B2 (en) | Circuits and methods for programmable integer clock division with 50% duty cycle | |
| US7492852B1 (en) | Fractional frequency divider | |
| US7822168B2 (en) | Frequency divider circuit | |
| US4991187A (en) | High speed prescaler | |
| US4741004A (en) | High-speed programmable divide-by-N counter | |
| CN112039521A (zh) | 用于小数分频的四模分频器、小数锁相环及芯片 | |
| CN214480550U (zh) | 一种低功耗宽分频比整数分频器 | |
| CN108777575B (zh) | 分频器 | |
| WO2014169681A1 (zh) | 一种多模可编程分频器 | |
| US8466720B2 (en) | Frequency division of an input clock signal | |
| US6282255B1 (en) | Frequency divider with variable modulo | |
| CN212588320U (zh) | 一种用于小数分频的四模分频器、小数锁相环及芯片 | |
| CN210578497U (zh) | 任意整数分频器及锁相环系统 | |
| CN112073057A (zh) | 一种支持端口切换的开关电路及芯片 | |
| US7702061B2 (en) | High speed hybrid structure counter having synchronous timing and asynchronous counter cells | |
| CN209046619U (zh) | 可编程分频器 | |
| CN107565964B (zh) | 一种扩展分频比的可编程分频器 | |
| CN109672442B (zh) | 一种可编程超高速超前置数型分频器 | |
| CN212367253U (zh) | 支持端口切换的开关电路及芯片 | |
| CN220139537U (zh) | 一种分频电路、分频器及分频系统 | |
| JP3850367B2 (ja) | クロック信号分周装置 | |
| US20230318585A1 (en) | Divider and divider control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |