CN112290939B - 一种分频时钟产生电路及其分频方法 - Google Patents
一种分频时钟产生电路及其分频方法 Download PDFInfo
- Publication number
- CN112290939B CN112290939B CN201910665383.7A CN201910665383A CN112290939B CN 112290939 B CN112290939 B CN 112290939B CN 201910665383 A CN201910665383 A CN 201910665383A CN 112290939 B CN112290939 B CN 112290939B
- Authority
- CN
- China
- Prior art keywords
- gate
- input end
- frequency division
- counter
- prescaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000001960 triggered effect Effects 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006978 adaptation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
本发明提出一种分频时钟产生电路及其分频方法，该电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；计数器A、计数器B均为计数阈值可调的循环减一计数器，两计数器共用时钟SourceClk；计数器A通过第一分频计数选择逻辑电路与预分频器A相连，计数器B通过第二分频计数选择逻辑电路与预分频器B相连，异或门将预分频器A和预分频器B的输出信号异或后得到所需分频时钟。本发明结构简单，能够用于产生整数N分频和N.5小数分频的分频时钟，且可以避免在时钟切换时引入毛刺，不需要引入额外的去毛刺电路，能够降低硬件能耗。
Description
技术领域
本发明涉及分频电路技术领域，尤其是一种分频时钟产生电路及其分频方法。
背景技术
在芯片执行不同的任务时需要的系统时钟频率可能也不同，另外在同一时刻芯片里面不同的外设资源工作的时钟频率也不同。芯片内部一般通过分频电路把主时钟做不同的分频来提供给不同的任务和外设，分频电路产生的时钟质量的好坏对芯片工作性能影响非常大。
现有的分频时钟产生电路，如果需要产生1分频和其他分频数，需要产生多个分频时钟，然后通过多路选择器去选择所需的分频时钟。这样的分频时钟产生电路，在进行不同频率时钟切换时，非常容易引入毛刺，在作为芯片时钟时，如果毛刺传递到了时钟树上，会导致芯片异常，因此需要引入去毛刺电路，增加了硬件资源功耗。
发明内容
发明目的：为了解决上述技术问题，本发明提出一种支持整数分频和N.5小数分频的电路及其分频方法；
技术方案：本发明的技术方案为：
一种分频时钟产生电路，所述分频时钟产生电路支持整数N分频和N.5小数分频，该电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；
CPU配置计数阈值电路包含一个n+1位的寄存器X和CPU写控制逻辑，CPU配置的计数阈值一直保存在X寄存器中，直到下一次CPU写操作才会更新X寄存器的值；
计数器A和计数器B均为计数阈值可调的循环计数器，计数器A和计数器B共用时钟SourceClk，当计数的值为0时从阈值寄存器X[n:0]重新载入阈值，然后每一个时钟周期计数器的值减1，计数器A在时钟上升沿触发，计数器B在时钟下降沿触发；
预分频器A和预分频器B均为D触发器，预分频器A和预分频器B共用时钟SourceClk，预分频器A在时钟下降沿触发，预分频器B在时钟上升沿触发；
第一分频计数选择逻辑电路包括第一等于判断电路、第二等于判断电路、第三等于判断电路、第一非门、第一与门、第二与门和第一或门；第一等于判断电路的第一输入端连接计数器A的输出端，第二输入端始终连接阈值寄存器X[n:0]，输出端连接第一或门的第一输入端；第二等于判断电路的第一输入端连接计数器A的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第一与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第一非门；第一非门的输出端连接到第二与门的第一输入端；第二与门的第二输入端连接阈值寄存器的第0位，输出端连接到第一与门的第二输入端；第一与门的输出端连接第一或门的第二输入端，第一或门的输出端连接连接预分频器A的D输入端；预分频器A的Q输出端连接异或门的第一输入端；
第二分频计数选择逻辑电路包括第四等于判断电路、第五等于判断电路、第三与门、第二非门和第二或门；第四等于判断电路的第一输入端连接计数器B的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第三与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第二或门的第一输入端；第二非门的输入端连接阈值寄存器的第0位，输出端连接第二或门的第二输入端；第二或门的输出端连接到第三与门的第二输入端；第三与门的输出端连接预分频器B的D输入端，预分频器B的Q输出端连接异或门的第二输入端；
第一分频计数选择逻辑电路包括第一等于判断电路、第二等于判断电路、第三等于判断电路、第一非门、第一与门、第二与门和第一或门；第一等于判断电路的第一输入端连接计数器A的输出端，第二输入端始终连接阈值寄存器X[n:0]，输出端连接第一或门的第一输入端；第二等于判断电路的第一输入端连接计数器A的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第一与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第一非门；第一非门的输出端连接到第二与门的第一输入端；第二与门的第二输入端连接阈值寄存器的第0位，输出端连接到第一与门的第二输入端；第一与门的输出端连接第一或门的第二输入端，第一或门的输出端连接预分频器A的D输入端；预分频器A的Q输出端连接异或门的第一输入端；
第二分频计数选择逻辑电路包括第四等于判断电路、第五等于判断电路、第三与门、第二非门和第二或门；第四等于判断电路的第一输入端连接计数器B的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第三与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第二或门的第一输入端；第二非门的输入端连接阈值寄存器的第0位，输出端连接第二或门的第二输入端；第二或门的输出端连接到第三与门的第二输入端；第三与门的输出端连接预分频器B的D输入端，预分频器B的Q输出端连接异或门的第二输入端；
异或门的输出端输出的信号为所需的分频信号。
本发明还提出一种基于所述分频时钟产生电路的分频方法，包括步骤：
（1）当需要产生N分频时，设置阈值X=2N-1；
（2）当需要产生N.5分频时，设置阈值X=2N。
有益效果：与现有技术相比，本发明具有以下优势：
本发明能够产生整数N分频和N.5小数分频的分频时钟，且可以避免在时钟切换时引入毛刺，因此不需要引入额外的去毛刺电路，能够降低硬件能耗，提高运算精度和速度。
附图说明
图1为现有分频时钟产生电路的结构图；
图2位现有的分频时钟产生电路切换不同分频时钟的时序波形图；
图3为本发明所述支持整数分频和N.5小数分频的分频时钟产生电路的逻辑图；
图4为采用图3所示电路产生1分频时钟的时序波形图；
图5为采用图3所示电路产生2.5分频时钟的时序波形图；
图6为采用图3所示电路产生3分频时钟的时序波形图；
图7为采用图3所示电路从1分频时钟切换为1.5分频时钟的时序波形图。
具体实施方式
下面结合附图和具体实施例对本发明作更进一步的说明。
图1所示为现有的分频时钟产生电路，在这种结构的电路中，在做时序分析的时候，分频时钟有两个频率不一样的时钟源，时序分析EDA工具引入额外的麻烦。在分频时钟X和SourceClk之间切换的时候，由于在电路的物理实现上，各个寄存器的时钟端的延时并不完全相等，因此在时钟切换的时候就可能产生如图2所示的毛刺。
本发明为了解决上述技术问题，提出了如图3所示的支持整数N分频和N.5小数分频的分频时钟产生电路，该电路包CPU配置计数阈值电路、括计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；
计数器A和计数器B均为计数阈值可调的循环计数器，计数器A和计数器B共用时钟SourceClk，当计数的值为0时从阈值寄存器X[n:0]重新载入阈值，然后每一个时钟周期计数器的值减1，计数器A在时钟上升沿触发，计数器B在时钟下降沿触发；
预分频器A和预分频器B均为D触发器，预分频器A和预分频器B共用时钟SourceClk，预分频器A在时钟下降沿触发，预分频器B在时钟上升沿触发；
异或门的输出端输出的信号为所需的分频信号。
采用上述分频时钟产生电路可以实现包括1分频在内的整数分频和N.5的小数分频（N为正整数）。并且在不同分频数之间切换时钟时无需引入额外的去毛刺电路就可以实现无毛刺时钟切换。
采用上述电路产生整数N分频和N.5小数分频的方法如下：
（1）当需要产生N分频时，设置阈值X=2N-1；
（2）当需要产生N.5分频时，设置阈值X=2N，预分频器A和预分频器B翻转的计数器B和计数器A的值相差为N。
下面通过具体实施例进一步说明本发明技术方案。
实施例：
当需要产生1分频时，设置计数器A和B的循环计数阈值为1；所产生的分频时钟时序如图4所示。
当需要产生2.5分频时，设置计数器A和B的循环计数阈值为4；所产生的分频时钟时序如图5所示。
当需要产生3分频时，设置计数器A和B的循环计数阈值为5；所产生的分频时钟时序如图6所示。
当需要切换分频时钟时，CPU只需要重新配置阈值寄存器X调即可，图7为采用图3所示电路从1分频时钟切换为1.5分频时钟的时序波形图。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.一种分频时钟产生电路，其特征在于，所述分频时钟产生电路支持整数N分频和N.5小数分频，所述电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；
CPU配置计数阈值电路包含一个n+1位的寄存器X和CPU写控制逻辑，CPU配置的计数阈值一直保存在X寄存器中，直到下一次CPU写操作才会更新X寄存器的值；
计数器A和计数器B均为计数阈值可调的循环减一计数器，计数器A和计数器B共用时钟SourceClk，当计数的值为0时从阈值寄存器X[n:0]重新载入阈值，然后每一个时钟周期计数器的值减1，计数器A在时钟上升沿触发，计数器B在时钟下降沿触发；
预分频器A和预分频器B均为D触发器，预分频器A和预分频器B共用时钟SourceClk，预分频器A在时钟下降沿触发，预分频器B在时钟上升沿触发；
第一分频计数选择逻辑电路包括第一等于判断电路、第二等于判断电路、第三等于判断电路、第一非门、第一与门、第二与门和第一或门；第一等于判断电路的第一输入端连接计数器A的输出端，第二输入端始终连接阈值寄存器X[n:0]，输出端连接第一或门的第一输入端；第二等于判断电路的第一输入端连接计数器A的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第一与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第一非门；第一非门的输出端连接到第二与门的第一输入端；第二与门的第二输入端连接阈值寄存器的第0位，输出端连接到第一与门的第二输入端；第一与门的输出端连接第一或门的第二输入端，第一或门的输出端连接预分频器A的D输入端；预分频器A的Q输出端连接异或门的第一输入端；
第二分频计数选择逻辑电路包括第四等于判断电路、第五等于判断电路、第三与门、第二非门和第二或门；第四等于判断电路的第一输入端连接计数器B的输出端，第二输入端连接阈值寄存器的第n到第1位，输出端连接第三与门的第一输入端；第三等于判断电路的第一输入端连接阈值寄存器X[n:0]，第二输入端连接常数值1，输出端连接到第二或门的第一输入端；第二非门的输入端连接阈值寄存器的第0位，输出端连接第二或门的第二输入端；第二或门的输出端连接到第三与门的第二输入端；第三与门的输出端连接预分频器B的D输入端，预分频器B的Q输出端连接异或门的第二输入端；
异或门的输出端输出的信号为所需的分频信号。
2.一种基于权利要求1所述分频时钟产生电路的分频方法，其特征在于，包括步骤：
（1）当需要产生N分频时，设置阈值X=2N-1；
（2）当需要产生N.5分频时，设置阈值X=2N。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910665383.7A CN112290939B (zh) | 2019-07-23 | 2019-07-23 | 一种分频时钟产生电路及其分频方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910665383.7A CN112290939B (zh) | 2019-07-23 | 2019-07-23 | 一种分频时钟产生电路及其分频方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112290939A CN112290939A (zh) | 2021-01-29 |
| CN112290939B true CN112290939B (zh) | 2024-05-03 |
Family
ID=74419274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910665383.7A Active CN112290939B (zh) | 2019-07-23 | 2019-07-23 | 一种分频时钟产生电路及其分频方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112290939B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113381751B (zh) * | 2021-06-09 | 2022-09-20 | 西安博瑞集信电子科技有限公司 | 一种预分频器 |
| CN117081582B (zh) * | 2023-05-12 | 2024-04-23 | 南京筠芯科技有限公司 | 一种实现占空比50%的分频方法及分频器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286741A (zh) * | 2007-04-13 | 2008-10-15 | 爱特梅尔公司 | 用于从共同时钟信号产生同步时钟信号的方法和设备 |
| CN102035537A (zh) * | 2010-12-09 | 2011-04-27 | 东南大学 | 一种低功耗可编程分频器 |
| CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
| CN105187052A (zh) * | 2015-09-02 | 2015-12-23 | 深圳市同创国芯电子有限公司 | 一种可编程小数分频电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080219399A1 (en) * | 2007-03-07 | 2008-09-11 | Nary Kevin R | Frequency Divider With Symmetrical Output |
-
2019
- 2019-07-23 CN CN201910665383.7A patent/CN112290939B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286741A (zh) * | 2007-04-13 | 2008-10-15 | 爱特梅尔公司 | 用于从共同时钟信号产生同步时钟信号的方法和设备 |
| CN102035537A (zh) * | 2010-12-09 | 2011-04-27 | 东南大学 | 一种低功耗可编程分频器 |
| CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
| CN105187052A (zh) * | 2015-09-02 | 2015-12-23 | 深圳市同创国芯电子有限公司 | 一种可编程小数分频电路 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的数控分频器的实现;庄海军;林咏海;;电子与封装;20081120(第11期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112290939A (zh) | 2021-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
| US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
| US4229699A (en) | Multiple clock selection system | |
| EP1776764B1 (en) | Frequency divider | |
| US8564336B2 (en) | Clock frequency divider circuit and clock frequency division method | |
| CN112290939B (zh) | 一种分频时钟产生电路及其分频方法 | |
| US8558589B2 (en) | Fully digital method for generating sub clock division and clock waves | |
| US6121801A (en) | Non-integer clock divider | |
| US8253450B2 (en) | Clock signal frequency dividing circuit and method | |
| US5327019A (en) | Double edge single data flip-flop circuitry | |
| CN101378258A (zh) | 一种模块化分频单元及分频器 | |
| US8644447B2 (en) | System and a method for generating time bases in low power domain | |
| CN111404550A (zh) | 模数转换器及其时钟产生电路 | |
| US6507230B1 (en) | Clock generator having a deskewer | |
| US10177773B2 (en) | Programmable clock divider | |
| US6185691B1 (en) | Clock generation | |
| KR20030017527A (ko) | 프로그램가능한 주파수 분주기 및 이를 포함하는마이크로프세서 시스템 | |
| US8401136B2 (en) | Semiconductor integrated circuit and communication system | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| CN111313869A (zh) | 一种千兆以太网收发器的时钟切换电路 | |
| CN110061735B (zh) | 小数分频电路及采用该电路的接口时钟分频电路 | |
| JPS6253968B2 (zh) | ||
| CN108763783B (zh) | 一种基于lfsr的高频率低开销的奇数分频电路 | |
| CN117459038A (zh) | 一种高精度定时器硬件实现方法 | |
| KR100261868B1 (ko) | 주파수 분주 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |