KR100261868B1 - 주파수 분주 장치 - Google Patents
주파수 분주 장치 Download PDFInfo
- Publication number
- KR100261868B1 KR100261868B1 KR1019970077863A KR19970077863A KR100261868B1 KR 100261868 B1 KR100261868 B1 KR 100261868B1 KR 1019970077863 A KR1019970077863 A KR 1019970077863A KR 19970077863 A KR19970077863 A KR 19970077863A KR 100261868 B1 KR100261868 B1 KR 100261868B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- clock signal
- toggle
- power storage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
Abstract
본 발명은 클럭 신호와 분주된 클럭 신호 사이의 클럭 스큐를 줄이고, 또한 구현 면적도 줄인 주파수 분주 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 전력 저장 모드 인에이블 신호 및 클럭 신호에 응답하여 카운팅하는 카운팅 수단; 분주율 및 상기 카운팅 수단으로부터 출력되는 카운팅 결과 신호를 비교하여 토글 신호를 출력하는 비교 수단; 및 상기 토글 신호, 상기 클럭 신호 및 상기 전력 저장 모드 인에이블 신호에 응답하여 상기 분주율에 따라 분주된 클럭 신호를 출력하는 출력 수단을 포함한다.
Description
본 발명은 반도체 회로 설계에 관한 것으로서, 특히 저전력 반도체 칩의 설계에 이용되는 전력 저장 모드(power save mode)를 지원하기 위한 주파수 분주 장치에 관한 것이다.
잘 알려진 바와 같이, 주파수 분주 장치는 고주파의 클럭 신호(Clock)를 입력받아 구동하고, 분주율에 응답하여 저주파의 분주된 클럭 신호를 출력하는 장치이다.
저전력 고속 동작을 수행하는 반도체 디바이스의 전력 저장 모드에서 클럭 신호의 주파수를 낮춰 저주파 클럭 신호로 동작함으로써, 전력 저장 모드에서의 전력 소모를 줄인다.
도 1은 종래의 주파수 분주 장치를 도시한 것으로서, 외부로부터 클럭 신호(CLKin)를 입력받아 2분주, 4분주, 8분주, 16분주, 32분주 및 64분주하기 위해 직렬로 연결된 다수개의 2분주 회로(100), 분주율(DivFac[2:0])에 응답하여 다분주된 클럭 신호 중 하나를 선택하는 멀티플렉서(120), 및 전력 저장 모드 인에이블 신호(Pwr_Save_en)에 응답하여 외부로부터 입력되는 정상 클럭 신호(CLKin)와 멀티플렉서(120)로부터 출력되는 분주된 클럭 신호 중 선택하여 전체 칩에서 사용되는 최종 클럭 신호(CLKout)를 출력하는 멀티플렉서(140)로 구성된다.
각 2분주 회로(100)는 클럭 신호(CLKin) 및 전력 저장 모드 인에이블 신호(Pwr_Save_en)에 응답하여 구동하고, 출력(Q)의 반전되어 피드백된 입력(D)을 다시 출력(Q)으로 전달하는 D-플립플롭으로, 매 2분주 회로(100)를 통과할 때마다 2분주, 4분주, 8분주, 16분주, 32분주 및 64분주 클럭 신호를 만들어 출력한다. 이렇게 분주된 클럭 신호를 모두 준비한 후, 멀티플렉서(120)를 통해 그 중 하나를 원하는 주파수의 클럭 신호로 출력한다.
이러한 종래의 주파수 분주 장치는, 입력 클럭 신호와 분주된 클럭 신호 사이의 딜레이(delay)로 인해 클럭 스큐(skew)가 발생하는 문제점이 있다. 즉, 외부로부터 입력되는 클럭 신호(CLKin)와 2분주 회로(100)를 하나 통과한 2분주된 신호(CLK_2) 사이에 D-플립플롭 딜레이(delay)만큼의 클럭 스큐가 존재하고, 64분주된 클럭 신호(CLK_64)와는 6배의 D-플립플롭 딜레이만큼의 클럭 스큐가 존재한다. 이러한 클럭 스큐가 커져 입력되는 클럭 신호의 주기보다 더 커질 경우 전력 저장 모드에서 비동기적인 클럭 신호로 바뀌어 오동작을 일으킬 수 있다.
또한, 종래의 주파수 분주 장치는 분주된 클럭 신호를 생성하기 위해 다수개의 2분주 회로를 직렬연결함으로써 많은 플립플롭을 필요로 하고, 그에 따라 구현 면적이 커지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 클럭 신호와 분주된 클럭 신호 사이의 클럭 스큐를 줄이고, 또한 구현 면적도 줄인 주파수 분주 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 주파수 분주 장치를 도시한 회로도.
도 2는 본 발명의 주파수 분주 장치를 도시한 회로도.
도 3은 본 발명의 비교기 회로도.
도 4는 입력 클럭 신호에 따른 종래의 주파수 분주 장치 및 본 발명의 주파수 분주 장치에서의 4분주 최종 클럭 신호에 대한 신호 파형도.
* 도면의 주요 부분에 대한 설명
200 : 카운터 210 : 비교기
220 : 멀티플렉서 240 : D-플립플롭
260 : 멀티플렉서
상기 목적을 달성하기 위한 본 발명은 전력 저장 모드 인에이블 신호 및 클럭 신호에 응답하여 카운팅하는 카운팅 수단; 분주율 및 상기 카운팅 수단으로부터 출력되는 카운팅 결과 신호를 비교하여 토글 신호를 출력하는 비교 수단; 및 상기 토글 신호, 상기 클럭 신호 및 상기 전력 저장 모드 인에이블 신호에 응답하여 상기 분주율에 따라 분주된 클럭 신호를 출력하는 출력 수단을 포함하여 이루어지는 전력 저장 모드를 지원하는 주파수 분주 장치를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 2는 본 발명의 주파수 분주 장치로, 전력 저장 모드 인에이블 신호(Pwr_Save_en) 및 클럭 신호(CLKin)에 응답하여 카운팅 동작을 수행하는 카운터 회로(200), 분주율 신호(DivFac[2:0])와 카운터 회로(200)로부터 출력되는 카운팅 결과를 비교하여 토글 신호(toggle_en)를 출력하는 비교기(210), 토글 신호(toggel_en)에 응답하여 D-플립플롭으로부터 피드백된 신호(Q) 및 피드백되어 반전되는 신호 중 하나를 선택하는 멀티플렉서(220), 클럭 신호(CLKin)에 응답하여 멀티플렉서(220)로부터 출력되어 입력되는 신호(D)를 출력(Q)으로 구동하는 D-플립플롭(240), 및 전력 저장 모드 인에이블 신호(Pwr_Save_en)에 응답하여 D-플립플롭(240)으로부터 출력되는 분주된 신호와 클럭 신호(CLKin) 중 하나를 선택하여 최종 클럭 신호(CLKout)를 출력하는 멀티플렉서(260)로 이루어진다. 이 때, 분주율 신호(DivFac[2:0])는 2부터 64분주를 지정하는데, "0"은 2분주, "1"은 4분주, "10"은 8분주, "11"은 16분주, "100"은 32분주, "101"은 64분주를 각각 나타낸다. 또한, 전력 저장 모드 인에이블 신호(Pwr_Save_en)가 "0"인 경우는 입력 클럭 신호(CLKin)가 최종 클럭 신호(CLKout)로 출력되고, "1"인 경우는 분주율 신호(DivFac)에 의해 분주된 클럭 신호가 최종 클럭 신호(CLKout)로 출력된다.
카운터 회로(200)는 전력 저장 모드 인에이블 신호(Pwr_Save_en)가 인에이블되면 클럭 신호(CLKin)에 응답하여 카운팅 동작을 시작한다. 최대 64분주가 필요한 회로에서는 분주율의 절반인 "32"까지만 카운팅하면 되기 때문에 5비트 카운터가 필요하고, 매 클럭마다 "1"씩 증가하는 통상의 동기화 카운터이다.
비교기(210)는 분주되어 출력될 클럭 신호가 언제 토글 되어야 하는 지를 지정하는 토글 신호(toggle_en)를 생성하는데, 기본적으로 토글될 주기는 원하는 클럭의 주기의 절반마다 토글되면 된다. 즉, 8분주된 클럭 신호를 위해서는 4번의 입력 클럭 신호(CLKin)마다 토글되면 되기 때문에 카운터 회로(210)값이 "3"이 되었을 때 토글되면 된다. 카운터 회로(210)는 처음에 "0"부터 카운팅을 시작하므로 "3"이면 4개의 클럭 신호(CLKin)가 되는 것이다.
도 3은 본 발명의 비교기 회로를 도시한 것으로, 카운터 회로(200)로부터의 카운팅 결과 신호(count[4:0])를 입력받아 논리곱하는 다수개의 논리곱 게이트(310), 및 분주율(DivFac)에 응답하여 각 논리곱 게이트(310)로부터 출력되는 신호 중 하나를 선택하여 토글 신호(toggle_en)로 출력하는 멀티플렉서(320)로 이루어진다. 예를 들어, 8분주를 위해 카운팅 결과 신호가 "3"인가를 체크할 때 하위 2비트만 보고 토글 신호(toggle_en)를 생성하는데, 하위 2비트가 "11"되는 카운팅 결과 신호 "3"이나 "7", "11","15",....,"31" 중 어떤 값이든 상관없이 해당되는 값에 토글 신호(toggle_en)를 만든다. 때문에, 카운터 회로(200)를 구성할 때 원하는 값이 비교기(210)에서 매치가 되더라도 굳이 카운터 회로(200)를 다시 클리어하지 않아도 되어 카운터 회로(200) 및 비교기(210)를 간단히 구성할 수 있다. 또한, 논리곱 게이트(310)를 각 단계별로 하나씩만 추가하면 되고, 카운팅 결과 신호의 비트수보다 하나 적은 논리곱 게이트가 필요하며, 전체 딜레이가 한 클럭 주기보다 작기만 하면된다.
그리고, 토글 신호(toggle_en)가 "1"로 엑티브(active)되었을 때, D-플립플롭(240)으로부터 피드백된 신호(Q)가 토글링되어 멀티플렉서(220)를 통해 D-플립플롭(240)에 전달되고, 클럭 신호(CLKin)에 응답하여 이 토글링된 신호가 멀티플렉서(260)로 보내져 마지막으로, 전력 저장 모드 인에이블 신호(Pwr_Save_en)에 응답하여 최종 클럭 신호(CLKout)로 출력된다.
상술한 바와 같이 본 발명에서는, 전력 저장 모드가 아닌 경우의 최종 클럭 신호(CLKout)는 입력되는 클럭 신호(CLKin)보다 멀티플렉서(260)만큼의 딜레이를 가지고, 전력 저장 모드인 경우의 최종 클럭 신호(CLKout)는 입력되는 클럭 신호(CLKin)보다 D-플립플롭(240) 딜레이에 멀티플렉서(260) 딜레이를 더한만큼의 딜레이를 더 가지게 되는데, 이때의 딜레이는 클럭 주파수의 분주율에 상관없이 항상 일정하다.
도 4는 입력 클럭 신호(CLKin)에 따른 종래의 주파수 분주 장치 및 본 발명의 주파수 분주 장치에서의 4분주 최종 클럭 신호(CLKout)에 대한 신호 파형도로서, 종래 기술의 최종 클럭 신호(CLKout)는 Ta만큼의 딜레이를 가지고, 본 발명의 최종 클럭 신호(CLKout)는 Tb만큼의 딜레이를 가짐을 알 수 있다. 이때 Ta는 2×D-플립플롭 + 멀티플렉서 딜레이이고, Tb는 1×D-플립플롭 + 멀티플렉서 딜레이이다. 만약, 2n만큼 클럭 신호를 분주하는 경우 종래의 주파수 분주 장치의 딜레이는 N × D-플립플롭 딜레이 + 멀티플렉서 딜레이만큼의 지연이 발생하고, 본 발명에서는 분주율에 상관없이 항상 D-플립플롭 딜레이 + 멀티플렉서 딜레이만큼의 지연이 발생함을 알 수 있다.
따라서, 종래의 기술에서는 분주할 수 있는 분주율이 플립플롭의 딜레이에 의해 결정되어 전체 딜레이가 클럭 신호(CLKin)의 한 주기를 넘을 수 없으므로 고주파수에서 동작하는 칩의 설계에서 사용할 수 없으나, 본 발명은 분주율에 상관없이 일정한 딜레이값을 가지므로 고주파수 칩 설계 시 적용가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 종래의 직렬로 연결된 플립플롭을 카운터 회로를 이용하여 병렬 구성함으로써 클럭 스큐를 줄이고, 분주율에 따른 클럭 신호의 분주로 필요한 주기의 클럭 신호만 발생하여 클럭 스큐 및 주파수 분주 장치의 구현 면적을 줄이는 효과가 있다. 또한, 클럭 스큐 감소에 따라 전체 칩의 안정적인 동작을 보장하고, 전력 저장 모드에서 클럭 신호의 많은 주파수 분주를 가능케하여 그에따른 전력 저장 모드 시 소모되는 전력을 줄일 수 있어 저전력 설계에 효과적이다.
Claims (9)
- 전력 저장 모드 인에이블 신호 및 클럭 신호에 응답하여 카운팅하는 카운팅 수단;분주율 및 상기 카운팅 수단으로부터 출력되는 카운팅 결과 신호를 비교하여 토글 신호를 출력하는 비교 수단; 및상기 토글 신호, 상기 클럭 신호 및 상기 전력 저장 모드 인에이블 신호에 응답하여 상기 분주율에 따라 분주된 클럭 신호를 출력하는 출력 수단을 포함하여 이루어지는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 1 항에 있어서,상기 카운팅 수단은상기 전력 저장 모드 인에이블 신호에 응답하여 클리어되고, 상기 클럭 신호에 동기되어 "1"씩 카운팅하는 것을 특징으로 하는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 1 항에 있어서,상기 카운팅 수단은최대 분주율의 1/2까지만 카운팅할 수 있는 크기를 가짐을 특징으로 하는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 1 항에 있어서,상기 비교 수단은상기 카운팅 결과 신호를 입력받아 각각 논리곱하는 다수개의 논리 수단; 및상기 분주율에 응답하여 상기 논리 수단으로부터 출력되는 신호 중 하나를 선택하여 상기 토글 신호로 출력하는 선택 수단을 포함하여 이루어지는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 4 항에 있어서,상기 논리 수단은상기 카운팅 결과 신호의 해당 비트와 그 전단의 논리곱한 결과 신호를 논리곱하는 논리곱 게이트인 것을 특징으로 하는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 4 항에 있어서,상기 선택 수단은상기 분주율이 2분주일 경우 상기 토글 신호로 "1"을 출력하고, 상기 분주율이 4분주일 경우 상기 카운팅 결과 신호의 최하위 비트를 상기 토글 신호로 출력하고, 상기 분주율이 4분주 이상일 경우 상기 논리 수단으로부터 출력되는 신호를 상기 토글 신호로 출력하는 것을 특징으로 하는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 1 항에 있어서,상기 출력 수단은상기 클럭 신호 및 상기 토글 신호에 응답하여, 상기 토글 신호가 엑티브일 경우 플립플롭 수단의 출력 신호를 피드백하여 토글링하여 출력하고, 상기 토글 신호가 인엑티브일 경우 상기 플립플롭 수단의 출력 신호를 피드백하여 출력하는 상기 플립플롭 수단; 및상기 전력 저장 모드 인에이블 신호에 응답하여 상기 플립플롭 수단으로부터의 출력 신호와 상기 클럭 신호 중 하나를 선택하여 상기 최종 클럭 신호로 출력하는 선택 수단을 포함하여 이루어지는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 7 항에 있어서,상기 플립플롭 수단은D-플립플롭인 것을 특징으로 하는 전력 저장 모드를 지원하는 주파수 분주 장치.
- 제 7 항에 있어서,상기 출력 수단은상기 토글 신호에 응답하여, 상기 플립플롭 수단의 출력 신호를 피드백하여 반전한 신호와 상기 플립플롭 수단의 출력 신호를 피드백한 신호 중 선택하여 상기 플립플롭 수단의 입력으로 출력하는 선택수단을 더 포함하여 이루어지는 전력 저장 모드를 지원하는 주파수 분주 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077863A KR100261868B1 (ko) | 1997-12-30 | 1997-12-30 | 주파수 분주 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077863A KR100261868B1 (ko) | 1997-12-30 | 1997-12-30 | 주파수 분주 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057784A KR19990057784A (ko) | 1999-07-15 |
| KR100261868B1 true KR100261868B1 (ko) | 2000-07-15 |
Family
ID=19529680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077863A KR100261868B1 (ko) | 1997-12-30 | 1997-12-30 | 주파수 분주 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100261868B1 (ko) |
-
1997
- 1997-12-30 KR KR1019970077863A patent/KR100261868B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057784A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853653A (en) | Multiple input clock selector | |
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| US4935944A (en) | Frequency divider circuit with integer and non-integer divisors | |
| US6744289B2 (en) | Clock divider circuit with duty cycle correction and minimal additional delay | |
| US6750692B2 (en) | Circuit and method for generating internal clock signal | |
| US6064244A (en) | Phase-locked loop circuit permitting reduction of circuit size | |
| KR20040103494A (ko) | 지연고정 시간을 줄인 레지스터 제어 지연고정루프 | |
| US6501816B1 (en) | Fully programmable multimodulus prescaler | |
| US4882505A (en) | Fully synchronous half-frequency clock generator | |
| US6507230B1 (en) | Clock generator having a deskewer | |
| US4703495A (en) | High speed frequency divide-by-5 circuit | |
| US6166564A (en) | Control circuit for clock enable staging | |
| CN110383380B (zh) | 实施精确占空比控制的双数据速率电路和数据生成方法 | |
| KR100261868B1 (ko) | 주파수 분주 장치 | |
| US7049864B2 (en) | Apparatus and method for high frequency state machine divider with low power consumption | |
| US6026473A (en) | Method and apparatus for storing data in a sequentially written memory using an interleaving mechanism | |
| US6092129A (en) | Method and apparatus for communicating signals between circuits operating at different frequencies | |
| KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
| US6556645B2 (en) | Multi-bit counter | |
| US7459948B2 (en) | Phase adjustment for a divider circuit | |
| KR100471145B1 (ko) | 카운터 | |
| US8575972B2 (en) | Digital frequency synthesizer device and method thereof | |
| US20050076258A1 (en) | Methods and apparatus for a system clock divider | |
| KR100305027B1 (ko) | 지연장치 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |