CN101465645B - 一种小数/整数分频器 - Google Patents
一种小数/整数分频器 Download PDFInfo
- Publication number
- CN101465645B CN101465645B CN2007101798589A CN200710179858A CN101465645B CN 101465645 B CN101465645 B CN 101465645B CN 2007101798589 A CN2007101798589 A CN 2007101798589A CN 200710179858 A CN200710179858 A CN 200710179858A CN 101465645 B CN101465645 B CN 101465645B
- Authority
- CN
- China
- Prior art keywords
- input
- output
- signal
- preset
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明提出了一种小数/整数分频器。包括:一2分频单元(100),与外部输入信号和双模分频器(200)相连;一双模分频器(200),与2分频单元(100)、特殊计数器(300)和可编程计数器(400)相连;一特殊计数器(300),与双模分频器(200)、可编程计数器(400)和3阶∑-Δ多级噪声整形单元(MASH)(500)相连;一可编程计数器(400),与双模分频器(200)、特殊计数器(300)和3阶∑-Δ多级噪声整形单元(MASH)(500)相连;一3阶∑-Δ多级噪声整形单元(MASH)(500),与特殊计数器(300)和可编程计数器(400)相连。该分频器控制简单,分频准确,提升了电路的工作速度,简化了电路结构,降低了电路功耗。
Description
技术领域
本发明涉及电子技术领域,可应用于射频收发机中的锁相频率合成器中,尤其涉及一种小数/整数分频器,使小数分频频率合成器的实现方便快捷。
背景技术
锁相频率合成器在通讯系统中起着同步、变频和信道切换等重要作用,是现代通讯不可缺少的部件之一。传统的频率综合器fVCO=N*fref,由于分频比N是整数,频率综合器的频率分辨率为参考频率fref。对于频率分辨率要求较高的场合,必须用较小的fref,相应的环路带宽也要随之减小,并且对于相同的输出频率,分频比N就要增大。较窄的环路带宽会使锁定时间变长,并且对VCO的相位噪声压制不够,使相位噪声增大。另外,由于锁相环路中除VCO外,其他模块对于相位噪声的贡献都正比于N,所以较大的提高分频比N会使相位噪声恶化到不可接受的程度。小数分频频率综合器在参考频率不变的情况下,可以实现更高的频率分辨率,从而解决了高鉴相频率和高频率之间的矛盾。如图3所示,图3为小数分频频率合成器结构示意图。小数分频频率合成器由鉴频鉴相器及电荷泵(PFD/CP)、环路滤波器(LPF)、压控振荡器(VCO)和小数分频器组成。
其中,鉴频鉴相器及电荷泵是个相位比较装置。它把输入信号和压控振荡器的输出信号的相位进行比较,产生对应于两个信号相位差的误差电压。
环路滤波器的作用是滤除误差电压中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。
压控振荡器受控制电压的控制,使压控振荡器的频率向输入信号的频率靠拢,直至消除频差而锁定。
小数分频器将VCO输出的高频信号的频率除以N.F,以达到锁定时与参考频率相同的目的,其中N为整数,F为小数。
小数分频频率合成器的小数分频器必须提供一个小数分频N.F,当N不变时,小数F的实现可以通过控制多模分频器求平均得到。如果在一个系统中N需要变化,并且连续变化,则控制就比较复杂,一些文献中用多次编程的方法,并且硬件开销也比较大,功耗大。
发明内容
有鉴于此,本发明的主要目的在于提供一种简单的小数/整数分频器,以实现小数分频器在小数/整数的任意变化,提升电路的工作速度,提高小数分频频率合成器的应用范围。
为达到上述目的,本发明提供了一种小数/整数分频器,包括:
一2分频单元100,用于对外部输入的高频信号进行2分频,并将得到的分频信号输出给双模分频器200;
一双模分频器200,用于在接收来自特殊计数器300输出的模式控制信号的控制下,对来自2分频单元100的输入端103进行分频,并得到分频信号输出给可编程计数器400和特殊计数器300;
一特殊计数器300,用于对双模分频器200输入的分频信号进行计数,并输出模式控制信号109给双模分频器200;
一可编程计数器400,用于对双模分频器200输入的分频信号进行计数,并在计数器计数到N时,从可编程计数器400的第二信号输出端112输出重新计数信号,在计数过程中从第一信号输出端113输出整个结构的最终输出,其中N为自然数,由外部可编程信号的逻辑状态所决定;以及
一3阶∑-Δ多级噪声整形(MASH)单元500,用于在第一输入信号116和时钟信号输入端114产生的时钟信号的作用下,对特殊计数器300进行调制,控制特殊计数器300的计数值A,其中A为自然数;
其中,特殊计数器300由下面电路构成:第一可预置可复位T触发器1000,具有四个输入端和两个输出端,第一可预置可复位T触发器1000的输入端CK接双模分频器200的第二分频信号输出端104,第一可预置可复位T触发器1000的输入端SI接3阶∑-Δ多级噪声整形单元输出信号117的第一位,第一可预置可复位T触发器1000的输入端T接高电平,第一可预置可复位T触发器1000的输入端SE接可编程计数器400的第二信号输出端112;第一可预置可复位T触发器1000的输出端Q接第一异或门1011的第一输入端,第一可预置可复位T触发器1000的输出端接第一与门1004的第一输入端、第二可预置可复位T触发器1001的输入端T和第二与门的第一输入端;第二可预置可复位T触发器1001,具有四个输入端和两个输出端,第二可预置可复位T触发器1001的输入端CK接双模分频器200的第二分频信号输出端104,第二可预置可复位T触发器1001的输入端SI接3阶∑-Δ多级噪声整形单元输出信号117的第二位,第二可预置可复位T触发器1001的输入端T接第一可预置可复位T触发器1000的输出端第二可预置可复位T触发器1001的输入端SE接可编程计数器400的第二信号输出端112;第二可预置可复位T触发器1001的输出端Q接第二异或门1010的第一输入端,第二可预置可复位T触发器1001的输出端接第一与门1004的第二输入端和第二与门1005的第二输入端。第三可预置可复位T触发器1002,具有四个输入端和两个输出端,第三可预置可复位T触发器1002的输入端CK接双模分频器200的第二分频信号输出端104,第三可预置可复位T触发器1002的输入端SI接3阶∑-Δ多级噪声整形单元输出信号117的第三位,第三可预置可复位T触发器1002的输入端T接第一与门1004的输出端,第三可预置可复位T触发器1002的输入端SE接可编程计数器400的第二信号输出端112;第三可预置可复位T触发器1002的输出端Q接第三异或门1009的第一输入端。第四可预置可复位T触发器1003,具有四个输入端和两个输出端,第四可预置可复位T触发器1003的输入端CK接双模分频器200的第二分频信号输出端104,第四可预置可复位T触发器1003的输入端SI接第一MUX 1006的输出端,第四可预置可复位T触发器1003的输入端T接第二与门(1005)的输出端,第四可预置可复位T触发器1003的输入端SE接可编程计数器400的第二信号输出端112;第四可预置可复位T触发器1003的输出端Q接第四异或门1008的第一输入端,第四可预置可复位T触发器1003的输出端接第二与门1005的第三输入端。第一或非门1007,具有两个输入端和一个输出端,第一或非门1007的输入端分别接3阶∑-Δ多级噪声整形单元输出信号117的第一位和第二位,第一或非门1007的输出端接第一MUX的第三输入端s。第一MUX1006,具有三个输入端和一个输出端,第一MUX1006的第一输入端A接3阶∑-Δ多级噪声整形单元输出信号117的第三位,第一MUX1006的第二输入端B接低电平0,第一MUX1006的第三输入端s接第一或非门的输出。第一异或门1011,具有两个输入和一个输出,第一异或门1011的第一输入端接第一可预置可复位T触发器1000的输出端Q,第一异或门1011的第二输入端接第二输入信号107的第一位;第一异或门1011的输出端接第二或非门1015的第一输入端。第二异或门1010,具有两个输入和一个输出,第二异或门1010的第一输入端接第二可预置可复位T触发器1001的输出端Q,第二异或门1010的第二输入端接第二输入信号107的第二位;第二异或门1010的输出端接第二或非门1015的第二输入端。第三异或门1009,具有两个输入和一个输出,第三异或门1009的第一输入端接第三可预置可复位T触发器1002的输出端Q,第三异或门1009的第二输入端接第二输入信号107的第三位;第三异或门1009的输出端接第二或非门1015的第三输入端。第四异或门1008,具有两个输入和一个输出,第四异或门1008的第一输入端接第四可预置可复位T触发器1003的输出端Q,第四异或门1008的第二输入端接高电平1;第四异或门1008的输出端接第二或非门1015的第四输入端。第二或非门1015,具有四个输入和一个输出,第二或非门1015的第一输入端接第一异或门的输出,第二或非门1015的第二输入端接第二异或门的输出,第二或非门1015的第三输入端接第三异或门的输出,第二或非门1015的第四输入端接第四异或门的输出;第二或非门1015的输出端接第二MUX的输入端B。第二MUX1012,具有三个输入和一个输出,第二MUX1012的输入端A接可编程计数器400的第二信号输出端112,第二MUX1012的输入端B接第二或非门1015的输出端,第二MUX1012的输入端s接D触发器1013的输出端Q,第二MUX1012的输出端接D触发器1013的输入端clk。D触发器1013,具有两个输入端和两个输出端,D触发器1013的输入端clk接第二MUX的输出端,D触发器1013的输入端D接D触发器1013的输出端;D触发器1013的输出端Q接双模分频器200的模式控制信号输入端108。
上述分频器中,所述2分频单元100包括一高频信号输入端101、一第一分频信号输出端102;当所述小数/整数分频器应用于锁相环时,所述高频信号输入端101与压控振荡器连接,接收压控振荡器产生的高频信号;所述第一分频信号输出端102与双模分频器200连接,将2分频单元100进行分频后得到的分频信号输出给双模分频器200。
上述分频器中,所述双模分频器200包括一输入端103,一模式控制信号输入端108和一第二分频信号输出端104;所述双模分频器200的输入端103与2分频单元100连接,接收2分频单元100的第一分频信号输出端102产生的信号;所述模式控制信号输入端108与特殊计数器300连接,接收特殊计数器300产生的模式控制信号;所述第二分频信号输出端104与可编程计数器400和特殊计数器300连接,将双模分频器200进行分频后得到的分频信号输出给可编程计数器400和特殊计数器300。
上述分频器中,所述上述分频器中,所述可编程计数器400,包括一分频信号输入端105、一计数控制信号输入端115、第一信号输出端113和第二信号输出端112;所述分频信号输入端105接双模分频器200的第二分频信号输出端104;所述计数控制信号输入端115接外部输入的可编程信号;所述第一信号输出端113接3阶∑-Δ多级噪声整形单元500的时钟信号输入端114,同时是整个分频器的输出;所述第二信号输出端112接特殊计数器300的输入端111。
上述分频器中,所述3阶∑-Δ多级噪声整形单元500包括时钟信号输入端114、第一输入信号端116和输出信号端117;所述时钟信号输入端114接可编程计数器400的第一信号输出端113;所述第一输入信号端116接外部控制信号;所述3阶∑-Δ多级噪声整形单元500的输出信号端117接特殊计数器300的输入端110。
本发明提供的这种小数/整数分频器,通过一个特殊计数器进行小范围内整数的变化从而达到小数/整数分频的目的。该分频器控制简单,分频准确,提升了电路的工作速度,简化了电路结构,降低了电路功耗。
附图说明
图1是本发明提出的小数/整数分频器;
图2是本发明提出的特殊计数器(300)的结构;
图3是现有技术中小数分频频率合成器结构示意图;
图4是特殊计数器300与控制信号b的关系图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图1是本发明提出的小数/整数分频器的基本结构图,下面叙述一下这一分频器的工作原理。现简称特殊计数器300输出端109的输出信号,也就是双模分频器200的模式控制信号为MC;特殊计数器300输入端110的输入信号,也就是多级噪声整形单元500输出端117的输出信号为b;特殊计数器300输入端107的输入信号为c。当外部高频信号经过2分频单元100进行2分频后,把分频后的输出信号送入双模分频器200,设当MC=0时,也就是为低电平时,双模分频器的分频比为M;当MC=1时,也就是为高电平时,双模分频器的分频比为M+1。双模分频器200将分频后的分频信号同时输出到特殊计数器300和可编程计数器400中。特殊计数器300和可编程计数器400分别对输入的信号脉冲进行计数,假设在外部编程信号的控制下,可编程计数器400的计数值为B,则每经过B个脉冲可编程计数器B就将输出一个重新计数的信号,而整个分频器的输出信号在可编程计数器计数过程中一直输出。假设在控制信号c的控制下特殊计数器300与b的关系如图4所示,则整个分频器的分频比整数部分为N=2×(MB+A),而小数部分F通过多级噪声整形单元500,在第一输入信号116的控制下,对特殊计数器A进行调制,利用A-3到A+4八个分频比的平均得到。当对小数进行改变时,可以改变多级噪声整形单元500的第一输入信号116;当对整数进行小范围改变时只需改变控制信号c的值从而改变了A值,当对整数进行较大范围改变时可以改变可改变可编程计数器的值从而改变了B的值。
图2是本发明提出的特殊计数器(300)的结构,现在叙述一下这个计数器的工作原理。输入信号111是特殊计数器(300)的预置信号,预置信号111高电平使,四个预置可复位T触发器1000、1001、1002、1003进行置位,其置位电平分别为110_1、110_2、110_3和(110_1+110_2)110_3。计数器开始计数,当计数器计数到1c2c1c0时,1015输出高电平到MUX(1012)的输入端B。在选择信号s的作用下,选择输出模式控制信号109。
图4是特殊计数器300与控制信号b的关系图。当b2b1b0=000时根据设定检测信号c,计数器输出A。当b2b1b0=001时,计数器输出A+1。当b2b1b0=010、011、100、101、110、111时计数器输出分别为A+2、A+3、A+4、A-3、A-2和A-1。
以下以一个具体的例子来进一步说明这一分频器的工作原理。假设双模分频器为4/5分频,当MC=1时,为5分频,当MC=0时,为4分频。多级噪声整型单元为3阶MASH,且第一输入信号116为20位。例如要实现202.5分频则先得到整数202分频,通过以下方式得到:N=2×(24×4+5)=202,具体实现:设定c=100,则此时图2中异或门1008、1009、1010、1011的第一输入为1100(因为异或门1008的第一输入始终位1),当b2b1b0=000时,计数顺序为0000->1111->1110->1101->1100,A=5,在通过外部编程信号使可编程计数器400计数值为24则得到N=2×(24×4+5)=202。0.5的实现是通过多级噪声整形单元500的输入116确定的,对于本例116输入值为(0.5/2)×220(因为116为20位的信号)。
综上所述,本发提出了一种小数/整数分器,该分频器无需对外部电路做任何改动就可作为无线收发机锁相频率合成器的分频器来使用。显然,这一发明简化小数/整数分频的电路结构,缩小了芯片面积,降低了功耗,具有较明显的实用价值和经济价值。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种小数/整数分频器,其特征在于,包括:
一2分频单元(100),与外部输入信号和双模分频器(200)相连,用于对外部输入的高频信号进行2分频;
一双模分频器(200),与2分频单元(100)、特殊计数器(300)和可编程计数器(400)相连,用于在接收来自特殊计数器(300)输出的模式控制信号的控制下,对来自2分频单元(100)的输入端(103)进行分频,并得到分频信号输出给可编程计数器(400)和特殊计数器(300);
一特殊计数器(300),与双模分频器(200)、可编程计数器(400)和3阶∑-Δ多级噪声整形单元(500)相连,用于对双模分频器(200)输入的分频信号进行计数,并输出模式控制信号(109)给双模分频器(200);
一可编程计数器(400),与双模分频器(200)、特殊计数器(300)和3阶∑-Δ多级噪声整形单元(500)相连,用于对双模分频器(200)输入的分频信号进行计数,并在计数器计数到N时,从可编程计数器(400)的第二信号输出端(112)输出重新计数信号,并在计数过程中从第一信号输出端(113)输出整个结构的最终输出,其中N为自然数,由外部可编程信号的逻辑状态所决定;以及
一3阶∑-Δ多级噪声整形单元(500),与特殊计数器(300)和可编程计数器(400)相连,用于在第一输入信号(116)和时钟信号输入端(114)产生的时钟信号的作用下,对特殊计数器(300)进行调制,控制特殊计数器(300)的计数值A,其中A为自然数;
其中,特殊计数器(300)由下面电路构成:
第一可预置可复位T触发器(1000),具有四个输入端和两个输出端,第一可预置可复位T触发器(1000)的输入端CK接双模分频器(200)的第二分频信号输出端(104),第一可预置可复位T触发器(1000)的输入端SI接3阶∑-Δ多级噪声整形单元输出信号(117)的第一位,第一可预置可复位T触发器(1000)的输入端T接高电平,第一可预置可复位T触发器(1000)的输入端SE接可编程计数器(400)的第二信号输出端(112);第一可预置可复位T触发器(1000)的输出端Q接第一异或门(1011)的第一输入端,第一可预置可复位T触发器(1000)的输出端接第一与门(1004)的第一输入端、第二可预置可复位T触发器(1001)的输入端T和第二与门的第一输入端;
第二可预置可复位T触发器(1001),具有四个输入端和两个输出端,第二可预置可复位T触发器(1001)的输入端CK接双模分频器(200)的第二分频信号输出端(104),第二可预置可复位T触发器(1001)的输入端SI接3阶∑-Δ多级噪声整形单元输出信号(117)的第二位,第二可预置可复位T触发器(1001)的输入端T接第一可预置可复位T触发器(1000)的输出端第二可预置可复位T触发器(1001)的输入端SE接可编程计数器(400)的第二信号输出端(112);第二可预置可复位T触发器(1001)的输出端Q接第二异或门(1010)的第一输入端,第二可预置可复位T触发器(1001)的输出端接第一与门(1004)的第二输入端和第二与门(1005)的第二输入端;
第三可预置可复位T触发器(1002),具有四个输入端和两个输出端,第三可预置可复位T触发器(1002)的输入端CK接双模分频器(200)的第二分频信号输出端(104),第三可预置可复位T触发器(1002)的输入端SI接3阶∑-Δ多级噪声整形单元输出信号(117)的第三位,第三可预置可复位T触发器(1002)的输入端T接第一与门(1004)的输出端,第三可预置可复位T触发器(1002)的输入端SE接可编程计数器(400)的第二信号输出端(112);第三可预置可复位T触发器(1002)的输出端Q接第三异或门(1009)的第一输入端;
第四可预置可复位T触发器(1003),具有四个输入端和两个输出端,第四可预置可复位T触发器(1003)的输入端CK接双模分频器(200)的第二分频信号输出端(104),第四可预置可复位T触发器(1003)的输入端SI接第一MUX(1006)的输出端,第四可预置可复位T触发器(1003)的输入端T接第二与门(1005)的输出端,第四可预置可复位T触发器(1003)的输入端SE接可编程计数器(400)的第二信号输出端(112);第四可预置可复位T触发器(1003)的输出端Q接第四异或门(1008)的第一输入端,第四可预置可复位T触发器(1003)的输出端接第二与门(1005)的第三输入端;
第一或非门(1007),具有两个输入端和一个输出端,第一或非门(1007)的输入端分别接3阶∑-Δ多级噪声整形单元输出信号(117)的第一位和第二位,第一或非门(1007)的输出端接第一MUX的第三输入端s;
第一MUX(1006),具有三个输入端和一个输出端,第一MUX(1006)的第一输入端A接3阶∑-Δ多级噪声整形单元输出信号(117)的第三位,第一MUX(1006)的第二输入端B接低电平0,第一MUX(1006)的第三输入端s接第一或非门的输出;
第一异或门(1011),具有两个输入和一个输出,第一异或门(1011)的第一输入端接第一可预置可复位T触发器(1000)的输出端Q,第一异或门(1011)的第二输入端接第二输入信号(107)的第一位;第一异或门(1011)的输出端接第二或非门(1015)的第一输入端;
第二异或门(1010),具有两个输入和一个输出,第二异或门(1010)的第一输入端接第二可预置可复位T触发器(1001)的输出端Q,第二异或门(1010)的第二输入端接第二输入信号(107)的第二位;第二异或门(1010)的输出端接第二或非门(1015)的第二输入端;
第三异或门(1009),具有两个输入和一个输出,第三异或门(1009)的第一输入端接第三可预置可复位T触发器(1002)的输出端Q,第三异或门(1009)的第二输入端接第二输入信号(107)的第三位;第三异或门(1009)的输出端接第二或非门(1015)的第三输入端;
第四异或门(1008),具有两个输入和一个输出,第四异或门(1008)的第一输入端接第四可预置可复位T触发器(1003)的输出端Q,第四异或门(1008)的第二输入端接高电平;第四异或门(1008)的输出端接第二或非门(1015)的第四输入端;
第二或非门(1015),具有四个输入和一个输出,第二或非门(1015)的第一输入端接第一异或门的输出,第二或非门(1015)的第二输入端接第二异或门的输出,第二或非门(1015)的第三输入端接第三异或门的输出,第二或非门(1015)的第四输入端接第四异或门的输出;第二或非门(1015)的输出端接第二MUX的输入端B;
第二MUX(1012),具有三个输入和一个输出,第二MUX(1012)的输入端A接可编程计数器(400)的第二信号输出端(112),第二MUX(1012)的输入端B接第二或非门(1015)的输出端,第二MUX(1012)的输入端s接D触发器(1013)的输出端Q,第二MUX(1012)的输出端接D触发器(1013)的输入端clk;
2.根据权利要求1所述的小数/整数分频器,其特征在于,所述2分频单元(100)包括一高频信号输入端(101)、一第一分频信号输出端(102);
当所述小数/整数分频器应用于频率综合器时,所述高频信号输入端(101)与压控振荡器连接,接受压控振荡器产生的高频信号;
所述第一分频信号输出端(102)与双模分频器(200)连接,将2分频单元(100)进行分频后得到的分频信号输出给双模分频器(200)。
3.根据权利要求1所述的小数/整数分频器,其特征在于,所述双模分频器(200)包括一输入端(103),一模式控制信号输入端(108)和一第二分频信号输出端(104);
所述双模分频器(200)的输入端(103)与2分频单元(100)连接,接收2分频单元(100)的第一分频信号输出端(102)产生的信号;
所述模式控制信号输入端(108)与特殊计数器(300)连接,接收特殊计数器(300)产生的模式控制信号;
所述第二分频信号输出端(104)与可编程计数器(400)和特殊计数器(300)连接,将双模分频器(200)进行分频后得到的分频信号输出给可编程计数器(400)和特殊计数器(300)。
4.根据权利要求1所述的小数/整数分频器,其特征在于,所述可编程计数器(400)包括一分频信号输入端(105)、一计数控制信号输入端(115)、第一信号输出端(113)和第二信号输出端(112);
所述分频信号输入端(105)接双模分频器(200)的第二分频信号输出端(104);
所述计数控制信号输入端(115)接外部输入的可编程信号;
所述第一信号输出端(113)接3阶∑-Δ多级噪声整形单元(500)的时钟信号输入端(114),同时是整个分频器的输出;
所述第二信号输出端(112)接特殊计数器(300)的输入端(111)。
5.根据权利要求1所述的小数/整数分频器,其特征在于,所述3阶∑-Δ多级噪声整形单元(500)包括时钟信号输入端(114)、第一输入信号端(116)和输出信号端(117);
所述时钟信号输入端(114)接可编程计数器(400)的第一信号输出端(113);
所述第一输入信号端(116)接外部控制信号;
所述3阶∑-Δ多级噪声整形单元(500)的输出信号端(117)接特殊计数器(300)的输入端(110)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101798589A CN101465645B (zh) | 2007-12-19 | 2007-12-19 | 一种小数/整数分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101798589A CN101465645B (zh) | 2007-12-19 | 2007-12-19 | 一种小数/整数分频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101465645A CN101465645A (zh) | 2009-06-24 |
CN101465645B true CN101465645B (zh) | 2010-12-15 |
Family
ID=40806036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101798589A Expired - Fee Related CN101465645B (zh) | 2007-12-19 | 2007-12-19 | 一种小数/整数分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101465645B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102571077A (zh) * | 2010-12-20 | 2012-07-11 | 陕西圣鼎科技有限公司 | 获得特定高精度时钟的方法及电路 |
WO2012103090A1 (en) * | 2011-01-28 | 2012-08-02 | Coherent Logix, Incorporated | Frequency divider with synchronous range extension across octave boundaries |
CN102739239B (zh) * | 2012-06-15 | 2014-11-05 | 江苏物联网研究发展中心 | 高速低功耗真单相时钟2d型2/3双模分频器 |
CN102970031B (zh) * | 2012-11-05 | 2015-04-08 | 广州润芯信息技术有限公司 | 锁相环频率综合器 |
CN103944576B (zh) * | 2014-04-17 | 2017-03-01 | 深圳市欧克蓝科技有限公司 | 一种Sigma‑Delta调制器及一种用于Sigma‑Delta调制器的运算方法 |
CN105652660B (zh) * | 2016-01-07 | 2018-11-30 | 北京北广科技股份有限公司 | 一种基于单片机的获取分频频率控制字的方法 |
CN106788443B (zh) * | 2016-11-25 | 2020-05-08 | 福州大学 | 一种改进型的MASH结构Sigma-Delta调制器 |
CN106899291A (zh) * | 2017-02-23 | 2017-06-27 | 广东轻工职业技术学院 | 一种基于mash结构的超高频rfid系统的频率综合器 |
CN107248862A (zh) * | 2017-06-09 | 2017-10-13 | 芯海科技(深圳)股份有限公司 | 一种小数分频降低频率抖动电路及方法 |
CN108566200A (zh) * | 2018-04-27 | 2018-09-21 | 上海顺久电子科技有限公司 | 一种分频器控制器电路、锁相环及芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754067A (en) * | 1995-05-24 | 1998-05-19 | Hewlett-Packard Company | Frequency divider with shift register and modulator |
CN1890881A (zh) * | 2003-12-10 | 2007-01-03 | 松下电器产业株式会社 | △-σ型分数分频pll频率合成器 |
CN101079631A (zh) * | 2007-05-24 | 2007-11-28 | 中国科学院微电子研究所 | 一种双模分频器 |
-
2007
- 2007-12-19 CN CN2007101798589A patent/CN101465645B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754067A (en) * | 1995-05-24 | 1998-05-19 | Hewlett-Packard Company | Frequency divider with shift register and modulator |
CN1890881A (zh) * | 2003-12-10 | 2007-01-03 | 松下电器产业株式会社 | △-σ型分数分频pll频率合成器 |
CN101079631A (zh) * | 2007-05-24 | 2007-11-28 | 中国科学院微电子研究所 | 一种双模分频器 |
Non-Patent Citations (1)
Title |
---|
钟景华.∑-△调制小数分频器的设计.现代雷达.2005,27(4),49-52. * |
Also Published As
Publication number | Publication date |
---|---|
CN101465645A (zh) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101465645B (zh) | 一种小数/整数分频器 | |
CN105577178B (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
US6794944B2 (en) | Lock detection circuit | |
US7365580B2 (en) | System and method for jitter control | |
CN100594679C (zh) | 一种双模分频器 | |
CN101510777A (zh) | 相位同步电路和接收器 | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
CN101908883B (zh) | 可编程小数分频器 | |
US8565368B1 (en) | Wide range multi-modulus divider in fractional-N frequency synthesizer | |
CN104135285A (zh) | 一种频率校准电路及其方法 | |
CN101807920A (zh) | 自适应频率校准频率合成器 | |
KR100723152B1 (ko) | 주파수 분주기 및 이를 이용한 위상 동기 루프 장치 | |
CN103746688A (zh) | 一种自动频率调谐锁相环及其自动频率调谐方法 | |
CN101127522A (zh) | 分频器 | |
CN201608704U (zh) | 一种锁相环频率综合器 | |
CN103684445A (zh) | 多相位高分辨率锁相环 | |
CN104242930A (zh) | 一种应用于无线收发系统的频率综合器 | |
CN110289858A (zh) | 一种宽带细步进捷变频合系统 | |
CN117713813A (zh) | 基于亚采样的宽调谐范围低参考杂散整数分频频率合成器 | |
CN101478307B (zh) | 一种双模4/4.5预分频器 | |
CN205356307U (zh) | 一种短波接收机的频率合成器 | |
KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
CN114244357A (zh) | 用于soc的全数字频率综合器及芯片 | |
CN110460328B (zh) | 任意整数分频器及锁相环系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101215 Termination date: 20211219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |