CN103746688B - 一种自动频率调谐锁相环及其自动频率调谐方法 - Google Patents
一种自动频率调谐锁相环及其自动频率调谐方法 Download PDFInfo
- Publication number
- CN103746688B CN103746688B CN201310714310.5A CN201310714310A CN103746688B CN 103746688 B CN103746688 B CN 103746688B CN 201310714310 A CN201310714310 A CN 201310714310A CN 103746688 B CN103746688 B CN 103746688B
- Authority
- CN
- China
- Prior art keywords
- frequency
- output
- circuit
- controlled oscillator
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种自动频率调谐锁相环及其自动频率调谐方法。该锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器以及自动频率调谐电路。其中,自动频率调谐电路包括再分频电路、鉴频工作控制状态机、鉴频电路以及译码电路。自动频率调谐电路在压控振荡器经分频器后的振荡频率低于参考频率时,增大压控振荡器的振荡频率;在振荡频率高于参考频率时,减小压控振荡器的振荡频率。本发明还提供了前述的自动频率调谐方法。该方法具有快速自动频率调谐功能,使压控振荡器可以快速粗调谐到最终的精细调谐子频段,大大减小了锁相环的锁定时间。
Description
技术领域
本发明涉及无线通讯射频技术领域,具体地,涉及一种自动频率调谐锁相环及其自动频率调谐方法。
背景技术
锁相环广泛应用于各种无线通讯装置中,随着无线通讯技术的不断发展,多标准、多通带、大容量移动通信装置越来越受欢迎。这就要求锁相环具备很宽的频率工作范围、能克服工艺变化的影响、且能适应各种工作条件。随着工艺电源电压的不断下降,调谐电压范围也相应地减小,而小的调谐电压和宽的调谐范围必然导致压控振荡器的增益变大,锁相环的相位噪声性能变差。针对这种情况,将压控振荡器的调频曲线从一条扩展到多条,这样既可以保证较宽的频率调频范围,又能保证压控振荡器的增益不至于过大,相位噪声性能不会变差。
针对多频段压控振荡器的应用,自动频率调谐电路被加入到锁相环电路中。目前,已经存在的自动频率调谐方法主要有两种,一种是基于动态电压比较的自动频率调谐方法。如论文A multi-band single-loop PLL frequencysynthesizer with dynamically-controlled switched tuning VCO[A].(Proc43rd IEEE Midwest Symp Circ and Syst[C].Lansing,MI,USA.2000.818-821)中提出的基于动态电压比较的自动频率调谐方法,比较器的电压定义了环路滤波器输出电压的工作范围,一旦压控振荡器的控制电压超出工作范围,启动压控振荡器的频段变化,直到输出正确的工作频率。每次变化需要的时间等于锁相环锁定时间的倍数;此外,当分频比变化时,压控振荡器的控制电压波动较大,有可能使自调谐回路误动作,调谐到错误的值。另外一种是基于依次比较计数差值的自动频率调谐方法。如论文A CMOS self-calibrating frequencysynthesizer[J].IEEE J Sol Sta Circ,2000,35(10):1437-1444中提出的基于依次比较计数差值的自动频率调谐方法,断开锁相环模拟环路,设置压控振荡器初值,两个计数器开始计数;当R计数器首先完成计数,调谐VCO的控制位,以加速R计数器,一旦V计数器首先完成计数,停止计数,调谐完成,自调谐电路停止工作,启动模拟锁相环路。它要求R和V计数器的计数长度必须足够长,以避免初始相位的影响。在这种情况下,计数器计数长度不能灵活地控制;其次,频率调谐是从最小值台阶式逐步向上调谐,最差调谐时间可能达到2N次,N为数字控制比特长度。自调谐实现的频率分辨率不能灵活地控制。
综上所述,自动频率调谐方法如果基于动态电压比较的方法实现,则调谐时间过长,控制电压波动较大,自调谐回路有可能产生误动作;如果基于依次比较计数差值的方法实现,则容易受初始相位的影响,调谐时间过长,频率分辨率不能灵活控制。
发明内容
本发明要解决的技术问题是针对目前已经存在的自动频率调谐电路及自动频率调谐方法的不足,提出一种自动频率调谐锁相环及其自动频率调谐方法。
本发明解决上述技术问题采用的技术方案包括:
根据本发明的一个方面,其提供了一种自动频率调谐锁相环,包括:鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器以及自动频率调谐电路,其中,鉴频鉴相器的两个输出端均连接至电荷泵的输入端,所述电荷泵的输出端连接所述环路滤波器的输入端,所述环路滤波器的输出端通过第一开关选择性地连接至所述压控振荡器的输入端,所述压控振荡器的输出端连接所述分频器的输入端,所述分频器的输出端连接所述鉴频鉴相器的一个输入端,所述鉴频鉴相器的另一个输入端连接外接晶体振荡器,所述压控振荡器进一步通过第二开关选择性地连接一固定偏置电压;自动频率调谐电路包括再分频电路、鉴频工作控制状态机、鉴频电路、以及译码电路,其中,再分频电路根据寄存器的控制指令,对来自所述外接晶体振荡器的参考频率和经所述分频器分频后的输出频率进行降频处理,并将处理后的第一输出频率发送给所述鉴频电路,同时将第一参考频率发送给所述鉴频工作控制状态机;鉴频工作控制状态机接收所述第一参考频率,对其进行处理之后产生有限周期的第二参考频率,以控制所述鉴频电路的N次鉴频;根据所述第一参考频率,在所述鉴频电路完成一次鉴频之后对所述分频器进行一次复位,同时控制所述译码电路中N个译码单元的工作顺序,其中,N为正整数;鉴频电路在一个参考频率周期内,对经所述再分频电路处理后的第一输出频率和经所述鉴频工作控制状态机处理后的第二参考频率进行比较,当所述第一输出频率的周期小于第二参考频率的周期时,在所述第一输出频率的上升沿,所述鉴频电路的输出信号变为高电平,由所述译码电路降低所述压控振荡器的工作频段;当所述第一输出频率的周期大于第二参考频率的周期时,所述鉴频电路的输出保持低电平不变,由所述译码电路提高所述压控振荡器的工作频段;以及译码电路根据所述鉴频电路和鉴频工作控制状态机产生的信号对所述压控振荡器的子频带作出选择。
优选地,再分频电路包括一系列可编程的2分频器,并且可以根据需要配置所述再分频电路的分频比为2、4至2M,其中,M为整数。
优选地,压控振荡器是具有2N个工作子频段的压控振荡器,其中,N为正整数。
优选地,译码电路包括四个译码单元,每个译码单元包括一个D触发器和一个与非门,其中,在每个译码单元中,D触发器的数据输入端接收所述鉴频电路的输出信号,时钟输入端和复位端分别接收所述鉴频工作控制状态机的控制信号,负输出端连接与非门的一个输入端,正输出端悬空;所述与非门的另一个输入端连接所述D触发器的时钟输入端,所述与非门的输出端连接所述压控振荡器。
优选地,鉴频电路由常用的D触发器实现,其中,所述D触发器的数据输入端连接固定的高电平,时钟输入端接收来自所述再分频电路的第一输出频率,复位端接收来自所述鉴频工作控制状态机的第二参考频率,正输出端输出所述输出信号给所述译码电路,负输出端悬空。
根据本发明的另一个方面,其提供了一种自动频率调谐锁相环的自动频率调谐方法,包括以下步骤:粗调谐过程:S1.给电路供电,由寄存器控制第一开关断开,第二开关闭合,使压控振荡器的控制电压连到一个固定偏置电压;S2.由压控振荡器输出振荡频率给分频器,所述分频器进行分频之后,将分频后的输出频率传送给再分频电路;S3.由寄存器控制再分频电路对所述分频器的输出频率以及来自外接晶体振荡器的参考频率进行降频处理,并将处理之后的第一参考频率输出给鉴频工作控制状态机,由所述鉴频工作控制状态机进行处理之后产生有限周期的第二参考频率,以控制鉴频电路的N次鉴频,同时控制译码电路中的N个译码单元的工作顺序,并在所述鉴频电路完成一次鉴频之后对所述分频器进行一次复位,其中,N为正整数;同时,所述再分频电路还将第一输出频率输出给所述鉴频电路,由所述鉴频电路在一个参考频率周期内对第二参考频率和第一输出频率进行比较,当第一输出频率的周期小于第二参考频率的周期时,在第一输出频率的上升沿,所述鉴频电路的输出变为高电平,由所述译码电路降低所述压控振荡器的工作频段;当所述第一输出频率的周期大于第二参考频率的周期时,所述鉴频电路的输出保持低电平不变,由所述译码电路提高所述压控振荡器的工作频段;S4.所述译码电路根据所述鉴频电路和鉴频工作控制状态机产生的信号对所述压控振荡器的子频带作出选择,由此完成粗调谐过程;细调谐过程:S5.完成粗调谐过程之后,寄存器控制第一开关闭合,第二开关断开,进入细调谐过程;S6.由压控振荡器继续输出振荡频率给分频器,所述分频器进行分频之后,将分频后的输出频率输出给鉴频鉴相器,外接晶体振荡器提供的参考频率传送给鉴频鉴相器,由鉴频鉴相器对所述参考频率和分频后的输出频率进行相位比较,当分频后的输出频率高于参考频率时,鉴频鉴相器的输出控制电荷泵向环路滤波器放电,此时环路滤波器连接压控振荡器的控制电压降低,压控振荡器的频率开始降低;当分频后的输出频率低于参考频率时,鉴频鉴相器的输出控制电荷泵向环路滤波器充电,此时环路滤波器连接压控振荡器的控制电压升高,压控振荡器的频率开始升高;S7.通过鉴频鉴相器,电荷泵和环路滤波器不断调整压控振荡器的输出振荡频率,直至分频器分频后的输出频率和外接晶体振荡器提供的输入参考频率相等,并且相位完全重合,由此完成锁相环的细调谐过程。
与现有技术相比,根据本发明的自动频率调谐锁相环及其自动频率调谐方法具备有益的技术效果,包括:
在自动频率调谐阶段,每一个参考频率周期即可进行一次压控振荡器振荡信号与参考频率的比较,完成自动频率调谐功能。相比较传统的动态电压比较方法,或寄存器预置计数比较方法,减小了电路规模。由于每个参考频率周期即可进行一次频率比较,完成一次VCO调谐曲线的选择,可以在预置时间内准确地完成VCO频率的粗调谐功能,有效地缩短了VCO调谐时间,加快了整个锁相环的频率锁定时间,可以在需要锁相环具有较快频率锁定时间的应用场合下,如跳频电台等,提高系统的整体性能。在每一个参考频率周期内,就可以完成一次参考频率与压控振荡器振荡频率的比较,实现了自动频率调谐功能。本发明公开的自动调谐方法不仅减小了自动频率调谐电路的规模,而且缩短了调谐时间。
附图说明
图1为根据本发明一优选实施例的自动频率调谐锁相环的结构示意图;
图2为根据本发明一优选实施例的鉴频电路的示意图;
图3为图2中的鉴频电路的工作波形图;
图4为根据本发明一优选实施例的译码电路的示意图;
图5为图4中的译码电路的工作波形图;以及
图6为现有技术中采用的二分法示意流程图。
具体实施方式
下面将结合附图以及具体实施例,对根据本发明的自动频率调谐锁相环及其自动频率调谐方法做进一步的描述。
根据本发明的自动频率调谐锁相环包括粗调谐和细调谐两个工作过程。在粗调谐过程中,自动频率调谐电路20、压控振荡器14以及分频器15作为一个频率锁定环路,从压控振荡器14的诸多调谐线中选择最合适的调谐线。完成压控振荡器14的粗调谐后,第一开关S1闭合,第二开关S2断开,锁相环进入细调谐过程,通过鉴频鉴相器11,电荷泵12以及环路滤波器13不断地调整压控振荡器14的输出振荡频率FVCO,直至经分频器15分频后的输出频率Fdiv与外接晶体振荡器提供的输入参考频率Fref相等,并且相位完全重合,完成锁相环的细调谐过程。
图1是本发明一优选实施例的自动频率调谐锁相环的结构示意图。如图1所示,锁相环包括鉴频鉴相器11、电荷泵12、环路滤波器13、压控振荡器14、分频器15以及自动频率调谐电路20。鉴频鉴相器11的输入端分别为外接晶体振荡器提供的输入参考频率Fref和经分频器15分频后的输出频率Fdiv;鉴频鉴相器11的两个输出端均连接至电荷泵12的输入端。电荷泵12的输出端连接至环路滤波器13的输入端。环路滤波器13的输出端通过第一开关S1选择性地连接至压控振荡器14的输入端;压控振荡器14进一步通过第二开关S2选择性地连接一固定偏置电压。压控振荡器14的输出端连接至分频器15的输入端;分频器15的输出端连接至鉴频鉴相器11的一个输入端,形成一个环路。由外接晶体振荡器提供的输入参考频率Fref和经分频器15分频后的输出频率Fdiv连接至自动频率调谐电路20的两个输入端,自动频率调谐电路20输出的一组频段选择信号[N:0]控制压控振荡器14的工作子频段。其中,压控振荡器14设置为2N个子频段,其中N为4,即压控振荡器14有16个子频段。
如图1所示,自动频率调谐电路20包括再分频电路21、鉴频工作控制状态机23、鉴频电路22以及译码电路24。再分频电路21的输入端分别为外接晶体振荡器提供的参考频率Fref和经分频器15分频后的输出频率Fdiv。再分频电路21根据寄存器的控制指令,对来自外接晶体振荡器的参考频率和经分频器15分频后的输出频率Fdiv进行降频处理,并将处理后的第一输出频率Fdiv1发送给鉴频电路22,同时将第一参考频率Fref1发送给鉴频工作控制状态机23。再分频电路21输出的第一输出频率Fref1连接输出给鉴频工作控制状态机23,再分频电路21输出的第一输出频率Fdiv1输出给鉴频电路22的一个输入端。
鉴频工作控制状态机23接收第一参考频率Fref1,对其进行处理之后产生有限周期的第二参考频率Fref2,以控制鉴频电路22的N次鉴频;根据第一参考频率Fref1,在鉴频电路22完成一次鉴频之后对分频器15进行一次复位,同时控制译码电路24中N个译码单元的工作顺序,其中,N为正整数。鉴频工作控制状态机23的输出信号C1-CN输出至译码电路24的一个输入端,鉴频工作控制状态机23的输出的第二参考频率Fref2输出至鉴频电路22的复位控制端;鉴频电路22的输出信号U1连接至译码电路24的另一输入端;译码电路24的输出信号控制压控振荡器14的子频段选择。鉴频电路22在一个参考频率周期内,对经再分频电路21处理后的第一输出频率Fdiv1和经鉴频工作控制状态机23处理后的第二参考频率Fref2进行比较,当第一输出频率的周期小于第二参考频率的周期时,在第一输出频率的上升沿,鉴频电路22的输出信号U1变为高电平,由译码电路24降低压控振荡器14的工作频段;当第一输出频率的周期大于第二参考频率的周期时,鉴频电路22的输出U1保持低电平不变,由译码电路24提高压控振荡器14的工作频段。译码电路24根据鉴频电路22和鉴频工作控制状态机23产生的信号对压控振荡器14的子频带作出选择。
如图4所示,译码电路24包括四个译码单元,每个译码单元包括一个D触发器和一个与非门。其中,在每个译码单元中,D触发器的数据输入端D接收鉴频电路22的输出信号U1,时钟输入端CK和复位端RN分别接收鉴频工作控制状态机23的控制信号,负输出端QN连接与非门的一个输入端,正输出端Q悬空。与非门的另一个输入端连接D触发器的时钟输入端CK,与非门的输出端连接压控振荡器14。当复位信号Rset为0时,译码电路24复位,输出信号为0000;当复位信号Rset为1时,译码电路24正常工作,输出的频段选择信号由鉴频电路22的输出信号U1和鉴频工作控制状态机23产生的控制信号C1、C2、C3、C4共同决定。
自动频率调谐电路20在参考频率Fref高于经分频器15分频后的输出频率Fdiv时,增大压控振荡器14的振荡频率FVCO;在参考频率Fref低于分频器15分频后的输出频率Fdiv时,减小压控振荡器14的振荡频率FVCO。
当电路上电或控制分频器15的寄存器更新时,由寄存器控制第一开关S1打开,第二开关S2闭合,使压控振荡器14的控制电压连到一个固定偏置电压Vref,自动频率调谐电路20开始工作。
由于图2所示的鉴频电路22由通用的D触发器构成,其中,D触发器的数据输入端D连接固定的高电平,时钟输入端CK接收来自再分频电路21的第一输出频率Fdiv1,复位端RN接收来自所述鉴频工作控制状态机23的第二参考频率Fref2,正输出端Q输出输出信号U1给译码电路24,负输出端QN悬空。为了准确地进行频率比较,工作速度不能过快,当经分频器15分频后的输出频率Fdiv和外接晶体振荡器的参考频率Fref高于预设值时,由寄存器控制再分频电路21对经分频器15分频后的输出频率Fdiv和外接晶体振荡器的参考频率Fref进行降频处理。其中,再分频电路(21)可由一系列可编程的2分频器构成,可以根据需要配置再分频电路21的分频比为2,4至2M,其中,M为整数。
压控振荡器14是具有2N个工作子频段的压控振荡器,其中,N为正整数。
在一个参考频率周期内,鉴频电路22对第二参考频率Fref2和第一输出频率Fdiv1进行比较,通过比较第二参考频率Fref2和第一输出频率Fdiv1哪个的频率较高或者较低,来选择压控振荡器14的子频段曲线。如图2和图3所示,当第一输出频率Fdiv1的周期T2小于第二参考频率Fref2的周期T1时,在第一输出频率Fdiv1的上升沿,鉴频电路22的输出信号U1变为高,说明压控振荡器14的频段高于目标频段,译码电路24降低压控振荡器14的工作子频段;当第一输出频率Fdiv1的周期T2大于第二参考频率Fref2的周期T1,鉴频电路22输出信号U1保持低电平不变,说明压控振荡器14的频段低于目标频段,译码电路24提高压控振荡器14的工作子频段。
此外,鉴频工作控制状态机23还控制鉴频电路22的4次鉴频,同时控制译码电路24中的4个译码单元的工作顺序C1、C2、C3、C4,并在鉴频电路22完成一次鉴频之后对分频器15进行一次复位,以保证第二参考频率Fref2和第一输出频率Fdiv1的初始相位相同。该状态机使用了4个第二参考频率Fref2实现一次完整的频率搜索,4个时钟用于选择压控振荡器14中的16个频段中的某一个作为最终的频段,采用2分法进行。在每一个时钟周期Fref2,鉴频工作控制状态机23向译码电路24输出一个控制信号。如图4和图5所示,输出的四个控制信号依次为C1、C2、C3、C4。
译码电路24则根据鉴频电路22的输出信号U1和鉴频工作控制状态机23产生的四个控制信号C1、C2、C3、C4对子频带作出选择。如图6所示,译码电路24的输出output1、output2、output3和output4的初始值设为0000,当第一个时钟下降沿来时,控制信号C1变为0,译码电路24的输出由0000变为1000;当第二个时钟的下降沿来时,控制信号C2变为0,如果第一输出频率Fdiv1的周期T2大于第二参考频率Fref2的周期T1,译码电路24的输出由1000变为0100;当第三个时钟的下降沿来时,控制信号C3变为0,如果第一输出频率Fdiv1的周期T2大于第二参考频率Fref2的周期T1,译码电路24的输出由0100变为0010;当第四个时钟的下降沿来时,控制信号C4变为0,如果第一输出频率Fdiv1的周期T2小于第二参考频率Fref2的周期T1,译码电路24的输出由0010变为0011。此时,压控振荡器14被锁定到0011对应的子频段。此时,锁相环完成粗调谐。
完成粗调谐过程之后,由寄存器控制第一开关S1闭合、第二开关S2断开。锁相环进入细调谐过程。由压控振荡器14继续输出振荡频率Fvco给分频器15,分频器15进行分频之后,将分频后的输出频率Fdiv传送给鉴频鉴相器11,外接晶体振荡器提供的参考频率Fref传送给鉴频鉴相器11,由鉴频鉴相器11对所述参考频率Fref和分频后的输出频率Fdiv进行相位比较,当分频后的输出频率Fdiv高于参考频率Fref时,鉴频鉴相器11的输出控制电荷泵12向环路滤波器13放电,此时环路滤波器连接压控振荡器14的控制电压降低,压控振荡器14的频率开始降低;当分频后的输出频率Fdiv低于参考频率Fref时,鉴频鉴相器11的输出控制电荷泵12向环路滤波器充电13,此时环路滤波器连接压控振荡器14的控制电压升高,压控振荡器14的频率开始升高。
通过鉴频鉴相器11,电荷泵12和环路滤波器13不断调整压控振荡器14的输出振荡频率FVCO,直到分频器15的输出频率Fdiv和外接晶体振荡器提供的输入参考频率Fref相等,并且相位完全重合,由此完成锁相环的细调谐过程。
由上面的描述可知,根据本发明的自动频率调谐方法包括以下步骤:
粗调谐过程:
S1.给电路供电,由寄存器控制第一开关S1断开,第二开关S2闭合,使压控振荡器14的控制电压连到一个固定偏置电压Vref;
S2.由压控振荡器14输出振荡频率Fvco给分频器15,分频器15进行分频之后,将分频后的输出频率Fdiv传送给再分频电路21;
S3.由寄存器控制再分频电路21对分频器15的输出频率Fdiv以及来自外接晶体振荡器的参考频率Fref进行降频处理,并将处理之后的第一参考频率Fref1输出给鉴频工作控制状态机23,由鉴频工作控制状态机23进行处理之后产生有限周期的第二参考频率Fref2,以控制鉴频电路22的N次鉴频,同时控制译码电路24中的N个译码单元的工作顺序,并在鉴频电路22完成一次鉴频之后对分频器15进行一次复位,其中,N为正整数;同时,所述再分频电路21还将第一输出频率Fdiv1输出给鉴频电路22,由鉴频电路22在一个参考频率周期内对第二参考频率Fref2和第一输出频率Fdiv1进行比较,当第一输出频率的周期小于第二参考频率的周期时,在第一输出频率的上升沿,鉴频电路22的输出信号U1变为高电平,由译码电路24降低所述压控振荡器14的工作频段;当第一输出频率的周期大于第二参考频率的周期时,鉴频电路22的输出U1保持低电平不变,由所述译码电路24提高所述压控振荡器14的工作频段;
S4.译码电路24根据鉴频电路22和鉴频工作控制状态机23产生的信号对压控振荡器14的子频带作出选择,由此完成粗调谐过程;
细调谐过程:
S5.完成粗调谐过程之后,寄存器控制第一开关S1闭合,第二开关S2断开,进入细调谐过程;
S6.由压控振荡器14继续输出振荡频率Fvco给分频器15,分频器15进行分频之后,将分频后的输出频率Fdiv输出给鉴频鉴相器11,外接晶体振荡器提供的参考频率Fref传送给鉴频鉴相器11,由鉴频鉴相器11对参考频率Fref和分频后的输出频率Fdiv进行相位比较,当分频后的输出频率Fdiv高于参考频率Fref时,鉴频鉴相器11的输出控制电荷泵12向环路滤波器13放电,此时环路滤波器连接压控振荡器14的控制电压降低,压控振荡器14的频率开始降低;当分频后的输出频率Fdiv低于参考频率Fref时,鉴频鉴相器11的输出控制电荷泵12向环路滤波器充电13,此时环路滤波器连接压控振荡器14的控制电压升高,压控振荡器14的频率开始升高;以及
S7.通过鉴频鉴相器11,电荷泵12和环路滤波器13不断调整压控振荡器14的输出振荡频率FVCO,直到分频器15分频后的输出频率Fdiv和外接晶体振荡器提供的输入参考频率Fref相等,并且相位完全重合,由此完成锁相环的细调谐过程。
需要说明的是,本领域技术人员能够理解的是,在上面的描述中未详细描述的内容是本领域技术人员结合本说明书公开的内容以及现有技术能够容易地实现的,因此,在本说明书中不做详细描述。
以上所述仅为本发明的优选实施例,并非用来限制本发明的保护范围。对于本领域的技术人员来说,在不付出创造性劳动的前提下,可以对本发明做出若干的修改和替换,所有这些修改和替换都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种自动频率调谐锁相环,其特征在于,包括:鉴频鉴相器(11)、电荷泵(12)、环路滤波器(13)、压控振荡器(14)、分频器(15)以及自动频率调谐电路(20),其中,
所述鉴频鉴相器(11)的两个输出端均连接至所述电荷泵(12)的输入端,所述电荷泵(12)的输出端连接所述环路滤波器(13)的输入端,所述环路滤波器(13)的输出端通过第一开关(S1)选择性地连接至所述压控振荡器(14)的输入端,所述压控振荡器(14)的输出端连接所述分频器(15)的输入端,所述分频器(15)的输出端连接所述鉴频鉴相器(11)的一个输入端,所述鉴频鉴相器(11)的另一个输入端连接外接晶体振荡器,所述压控振荡器(14)进一步通过第二开关(S2)选择性地连接一固定偏置电压;
所述自动频率调谐电路(20)包括再分频电路(21)、鉴频工作控制状态机(23)、鉴频电路(22)、以及译码电路(24),其中,
所述再分频电路(21)根据寄存器的控制指令,对来自所述外接晶体振荡器的参考频率和经所述分频器(15)分频后的输出频率(Fdiv)进行降频处理,并将处理后的第一输出频率(Fdiv1)发送给所述鉴频电路(22),同时将第一参考频率(Fref1)发送给所述鉴频工作控制状态机(23);
所述鉴频工作控制状态机(23)接收所述第一参考频率(Fref1),对其进行处理之后产生有限周期的第二参考频率(Fref2),以控制所述鉴频电路(22)的N次鉴频;根据所述第一参考频率(Fref1),在所述鉴频电路(22)完成一次鉴频之后对所述分频器(15)进行一次复位,同时控制所述译码电路(24)中N个译码单元的工作顺序,其中,N为正整数;
所述鉴频电路(22)在一个参考频率周期内,对经所述再分频电路(21)处理后的第一输出频率(Fdiv1)和经所述鉴频工作控制状态机(23)处理后的第二参考频率(Fref2)进行比较,当所述第一输出频率的周期小于第二参考频率的周期时,在所述第一输出频率的上升沿,所述鉴频电路(22)的输出信号(U1)变为高电平,由所述译码电路(24)降低所述压控振荡器(14)的工作频段;当所述第一输出频率的周期大于第二参考频率的周期时,所述鉴频电路(22)的输出(U1)保持低电平不变,由所述译码电路(24)提高所述压控振荡器(14)的工作频段;以及
所述译码电路(24)根据所述鉴频电路(22)和鉴频工作控制状态机(23)产生的信号对所述压控振荡器(14)的子频带作出选择;
所述译码电路(24)包括四个译码单元,每个译码单元包括一个D触发器和一个与非门,其中,在每个译码单元中,D触发器的数据输入端(D)接收所述鉴频电路(22)的输出信号(U1),时钟输入端(CK)和复位端(RN)分别接收所述鉴频工作控制状态机(23)的控制信号,负输出端(QN)连接与非门的一个输入端,正输出端(Q)悬空;所述与非门的另一个输入端连接所述D触发器的时钟输入端(CK),所述与非门的输出端连接所述压控振荡器(14);
所述鉴频电路(22)由D触发器实现,其中,所述D触发器的数据输入端(D)连接固定的高电平,时钟输入端(CK)接收来自所述再分频电路(21)的第一输出频率(Fdiv1),复位端(RN)接收来自所述鉴频工作控制状态机(23)的第二参考频率(Fref2),正输出端(Q)输出所述输出信号(U1)给所述译码电路(24),负输出端(QN)悬空。
2.根据权利要求1所述的自动频率调谐锁相环,其特征在于,所述再分频电路(21)包括一系列可编程的2分频器,并且可以根据需要配置所述再分频电路(21)的分频比为2、4至2M,其中,M为整数。
3.根据权利要求1所述的自动频率调谐锁相环,其特征在于,所述压控振荡器(14)是具有2N个工作子频段的压控振荡器,其中,N为正整数。
4.一种基于权利要求1所述的自动频率调谐锁相环的自动频率调谐方法,其特征在于,包括以下步骤:
粗调谐过程:
S1.给电路供电,由寄存器控制第一开关(S1)断开,第二开关(S2)闭合,使压控振荡器(14)的控制电压连到一个固定偏置电压(Vref);
S2.由压控振荡器(14)输出振荡频率(Fvco)给分频器(15),所述分频器(15)进行分频之后,将分频后的输出频率(Fdiv)传送给再分频电路(21);
S3.由寄存器控制再分频电路(21)对所述分频器(15)的输出频率(Fdiv)以及来自外接晶体振荡器的参考频率(Fref)进行降频处理,并将处理之后的第一参考频率(Fref1)输出给鉴频工作控制状态机(23),由所述鉴频工作控制状态机(23)进行处理之后产生有限周期的第二参考频率(Fref2),以控制鉴频电路(22)的N次鉴频,同时控制译码电路(24)中的N个译码单元的工作顺序,并在所述鉴频电路(22)完成一次鉴频之后对所述分频器(15)进行一次复位,其中,N为正整数;同时,所述再分频电路(21)还将第一输出频率(Fdiv1)输出给所述鉴频电路(22),由所述鉴频电路(22)在一个参考频率周期内对第二参考频率(Fref2)和第一输出频率(Fdiv1)进行比较,当第一输出频率的周期小于第二参考频率的周期时,在第一输出频率的上升沿,所述鉴频电路(22)的输出(U1)变为高电平,由所述译码电路(24)降低所述压控振荡器(14)的工作频段;当所述第一输出频率的周期大于第二参考频率的周期时,所述鉴频电路(22)的输出(U1)保持低电平不变,由所述译码电路(24)提高所述压控振荡器(14)的工作频段;
S4.所述译码电路(24)根据所述鉴频电路(22)和鉴频工作控制状态机(23)产生的信号对所述压控振荡器(14)的子频带作出选择,由此完成粗调谐过程;
细调谐过程:
S5.完成粗调谐过程之后,寄存器控制第一开关(S1)闭合,第二开关(S2)断开,进入细调谐过程;
S6.由压控振荡器(14)继续输出振荡频率(Fvco)给分频器(15),经所述分频器(15)进行分频之后,将分频后的输出频率(Fdiv)输出给鉴频鉴相器(11),外接晶体振荡器提供的参考频率(Fref)传送给鉴频鉴相器(11),由鉴频鉴相器(11)对所述参考频率(Fref)和分频后的输出频率(Fdiv)进行相位比较,当分频后的输出频率(Fdiv)高于参考频率(Fref)时,鉴频鉴相器(11)的输出控制电荷泵(12)向环路滤波器(13)放电,此时环路滤波器连接压控振荡器(14)的控制电压降低,压控振荡器(14)的频率开始降低;当分频后的输出频率(Fdiv)低于参考频率(Fref)时,鉴频鉴相器(11)的输出控制电荷泵(12)向环路滤波器(13)充电,此时环路滤波器连接压控振荡器(14)的控制电压升高,压控振荡器(14)的频率开始升高;以及
S7.通过鉴频鉴相器(11),电荷泵(12)和环路滤波器(13)不断调整压控振荡器(14)的输出振荡频率(FVCO),直至分频器(15)分频后的输出频率(Fdiv)和外接晶体振荡器提供的输入参考频率(Fref)相等,并且相位完全重合,由此完成锁相环的细调谐过程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310714310.5A CN103746688B (zh) | 2013-12-20 | 2013-12-20 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310714310.5A CN103746688B (zh) | 2013-12-20 | 2013-12-20 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103746688A CN103746688A (zh) | 2014-04-23 |
CN103746688B true CN103746688B (zh) | 2017-01-11 |
Family
ID=50503687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310714310.5A Active CN103746688B (zh) | 2013-12-20 | 2013-12-20 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103746688B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104038215B (zh) * | 2014-06-13 | 2017-06-09 | 南京邮电大学 | 一种∑‑△分数频率综合器用自动频率校准电路 |
CN104796141A (zh) * | 2015-04-16 | 2015-07-22 | 西安电子科技大学 | 一种ZigBee系统双环路全自动频带调谐锁相环 |
CN104811192B (zh) * | 2015-05-15 | 2018-01-12 | 成都振芯科技股份有限公司 | 一种帮助频率源锁定到最佳控制电压点的系统及方法 |
US10056911B2 (en) * | 2015-12-21 | 2018-08-21 | Texas Instruments Incorporated | Continuous coarse-tuned phase locked loop |
CN108566199B (zh) * | 2018-04-24 | 2024-02-20 | 张家港康得新光电材料有限公司 | 一种锁相环及频率控制方法 |
CN108566201A (zh) * | 2018-07-24 | 2018-09-21 | 成都意科科技有限责任公司 | 一种高频率分辨率脉冲数字发生系统 |
CN112134560B (zh) * | 2020-09-30 | 2023-01-24 | 中国科学院微电子研究所 | 低噪声频率综合器装置 |
CN112953520A (zh) * | 2021-03-23 | 2021-06-11 | 北京理工大学 | 一种基于逐次逼近逻辑的锁相环全数字频带切换技术 |
CN113504508B (zh) * | 2021-04-13 | 2023-11-17 | 惠州市德赛西威智能交通技术研究院有限公司 | 一种改善雷达低频包络及rcta镜像目标检测的方法 |
CN113381756B (zh) * | 2021-05-25 | 2022-10-25 | 西安博瑞集信电子科技有限公司 | 一种自动频率控制电路及锁相环电路 |
CN113541684B (zh) * | 2021-06-30 | 2022-08-26 | 睦星科技(北京)有限公司 | 一种锁相环电路及其校准方法和装置 |
CN114826305B (zh) * | 2022-03-31 | 2023-05-16 | 武汉大学 | 一种通信接收机前端滤波选频方法及装置 |
CN117294303B (zh) * | 2023-11-22 | 2024-03-08 | 深圳市晶扬电子有限公司 | 一种直流稳压器的频率调整电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257302A (zh) * | 2007-02-27 | 2008-09-03 | 北京朗波芯微技术有限公司 | 振荡器的频率调节方法及小数分频锁相环频率合成器 |
CN101814917A (zh) * | 2009-02-19 | 2010-08-25 | 中国科学院微电子研究所 | 可实现频段选择的自校正锁相环频率综合器 |
CN101951259A (zh) * | 2010-08-26 | 2011-01-19 | 上海南麟电子有限公司 | 锁相环及其自动频率校准电路、锁相环自调谐锁定方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597249B2 (en) * | 2001-09-04 | 2003-07-22 | Prominenet Communications, Inc. | Fast coarse tuning control for PLL frequency synthesizer |
-
2013
- 2013-12-20 CN CN201310714310.5A patent/CN103746688B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101257302A (zh) * | 2007-02-27 | 2008-09-03 | 北京朗波芯微技术有限公司 | 振荡器的频率调节方法及小数分频锁相环频率合成器 |
CN101814917A (zh) * | 2009-02-19 | 2010-08-25 | 中国科学院微电子研究所 | 可实现频段选择的自校正锁相环频率综合器 |
CN101951259A (zh) * | 2010-08-26 | 2011-01-19 | 上海南麟电子有限公司 | 锁相环及其自动频率校准电路、锁相环自调谐锁定方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103746688A (zh) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103746688B (zh) | 一种自动频率调谐锁相环及其自动频率调谐方法 | |
CN104038215B (zh) | 一种∑‑△分数频率综合器用自动频率校准电路 | |
US4490688A (en) | Digital and analog phase detector for a frequency synthesizer | |
CN101436859A (zh) | 一种快速锁定的频率发生器 | |
CN106817126B (zh) | 一种输出频率范围宽锁频速度快的高精度数字锁频环 | |
JPH08510890A (ja) | 位相同期ループのループ帯域幅を制御するための装置および方法 | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
CN104242930B (zh) | 一种应用于无线收发系统的频率综合器 | |
CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
CN110445491B (zh) | 一种基于预设频率及动态环路带宽的锁相环 | |
CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
US7738618B2 (en) | Multiband PLL arrangement and a method of controlling such arrangement | |
US7616069B2 (en) | Method and system for fast PLL close-loop settling after open-loop VCO calibration | |
US5838202A (en) | Error suppressing circuit and method therefor for a phase locked loop | |
US9385688B2 (en) | Filter auto-calibration using multi-clock generator | |
US7583773B2 (en) | Frequency synthesizing device with automatic calibration | |
EP0914714B1 (en) | Receiver having a phase-locked loop | |
US6469583B1 (en) | PLL control circuit for digital oscillation frequency control and control method adopted in the same | |
US7541850B1 (en) | PLL with low spurs | |
CN108566199B (zh) | 一种锁相环及频率控制方法 | |
CN109347476A (zh) | 分数频率综合器频率校准方法、校准电路与频率综合器 | |
CN105024695B (zh) | 一种频率综合器及该频率综合器的初始相位同步方法 | |
WO2022041277A1 (zh) | 锁相环和射频收发机 | |
EP0618682B1 (en) | Frequency synthesizer | |
CN117691993A (zh) | 一种频率和幅度同步自适应的压控振荡器电路及调节方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |