CN112134560B - 低噪声频率综合器装置 - Google Patents
低噪声频率综合器装置 Download PDFInfo
- Publication number
- CN112134560B CN112134560B CN202011055998.7A CN202011055998A CN112134560B CN 112134560 B CN112134560 B CN 112134560B CN 202011055998 A CN202011055998 A CN 202011055998A CN 112134560 B CN112134560 B CN 112134560B
- Authority
- CN
- China
- Prior art keywords
- output
- transistor
- signal
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 92
- 239000003990 capacitor Substances 0.000 claims description 50
- 239000000872 buffer Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- 238000012546 transfer Methods 0.000 description 37
- 239000013256 coordination polymer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本公开提供了一种低噪声频率综合器装置，包括第一转换模块、第二转换模块、压控振荡器和分频模块，第一转换模块的输入端接参考频率信号，所述第一转换模块的输出端与压控振荡器的第一个输入端连接；第二转换模块的一个输入端接参考频率信号；所述第二转换模块的输出端与所述压控振荡器的第二个输入端连接；分频模块的输入端与所述压控振荡器的输出端连接，所述分频模块的输出端与所述第二转换模块的另一个输入端连接。本公开降低了参考频率本身的相位噪声对频率综合器输出信号的相位噪声的影响。
Description
技术领域
本公开涉及通信领域，尤其涉及一种低噪声频率综合器装置。
背景技术
随着5G通信的发展，毫米波通信和太赫兹频率的通信成为必要的通信模式。在通信系统中，本振频率的产生是一个非常重要的内容。对于基于锁相环技术产生的毫米波或太赫兹的本振信号而言，由于基准参考频率的数值受限，例如一般的基波晶体振荡器的输出频率在50MHz左右，为了得到60GHz以上或太赫兹频率，需要对参考频率进行1200倍以上的倍频，导致参考频率的带内相位噪声对频率综合输出信号的带内相位噪声的影响加大。为了降低参考频率的带内相位噪声对频率综合输出信号的带内相位噪声的影响，可能的办法是通过降低晶体振荡器的相位噪声来缓解对频率综合器输出信号相位噪声的影响。
但是，当前的晶体振荡器的相位噪声性能已经非常好，降低的空间非常有限，而毫米波通信和太赫兹频率通信的频率需求却是在不断增长。
因此亟需提供能够用于降低参考频率的带内相位噪声在频率综合器输出信号中的影响的低噪声频率综合器装置。
发明内容
(一)要解决的技术问题
本公开提供了一种低噪声频率综合器装置，以解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种低噪声频率综合器装置，包括：
第一转换模块，所述第一转换模块的输入端接参考频率信号，所述第一转换模块的输出端与压控振荡器的第一个输入端连接；
第二转换模块，所述第二转换模块的一个输入端接参考频率信号；所述第二转换模块的输出端与所述压控振荡器的第二个输入端连接；
分频模块，所述分频模块的输入端与所述压控振荡器的输出端连接，所述分频模块的输出端连接所述第二转换模块的另一个输入端。
在本公开的一些实施例中，所述第一转换模块包括：
第一分频器和第二分频器，所述第一分频器和第二分频器的输入端分别接参考频率信号，所述第一分频器和所述第二分频器各输出m路分频信号，其中，m是大于等于2的正整数；
m个延迟缓冲器，m个所述延迟缓冲器的输入端分别接所述第一分频器输出的m路所述分频信号；
m个鉴相单元，m个所述延迟缓冲器输出的m路分频信号和所述第二分频器输出的m路分频信号按序号顺次接入m个所述鉴相单元中序号对应的所述鉴相单元的两个输入端；
两个或门，一个所述或门的输入端接m个所述鉴相单元中第奇数位的所述鉴相单元的输出端；另一个所述或门的输入端接m个所述鉴相单元中第偶数位的所述鉴相单元的输出端；
信号处理单元，所述信号处理单元的输入端接两个所述或门的输出信号，所述信号处理单元的输出端与所述压控振荡器的第一个输入端连接。
在本公开的一些实施例中，所述信号处理单元包括：
第一电荷泵，所述第一电荷泵的两个输入端分别接一个所述或门的输出信号和另一所述或门的输出信号；
第一低通滤波器，所述第一低通滤波器的输入端与所述第一电荷泵的输出端连接；
可变增益放大器，所述可变增益放大器的输入端与所述第一低通滤波器的输出端连接，所述可变增益放大器的输出端与所述压控振荡器的第一个输入端连接。
在本公开的一些实施例中，所述鉴相单元用于检测两个逻辑信号的上升沿或下降沿之间的相位差。
在本公开的一些实施例中，所述鉴相单元的输出端为一个，所述鉴相单元的输出端与所述或门的输入端相连；所述鉴相单元的输出端为两个或两个以上，选择输出端中有连续脉冲的任一所述输出端与所述或门的输入端相连。
在本公开的一些实施例中，m为奇数，去掉一个第奇数位的所述鉴相单元输出的信号；剩余所述鉴相单元输出的信号中，第奇数位的所述鉴相单元输出的信号接入一个所述或门的输入端，第偶数位的所述鉴相单元输出的信号接入另一个所述或门的输入端。
在本公开的一些实施例中，m为偶数，第奇数位的所述鉴相单元输出的信号接入一个所述或门的输入端，第偶数位的所述鉴相单元输出的信号接入另一个所述或门的输入端。
在本公开的一些实施例中，所述第二转换模块包括：
鉴频鉴相器，所述鉴频鉴相器的一个输入端接参考频率信号，所述鉴频鉴相器的另一个输入端接所述分频模块输出的信号；
第二电荷泵，所述第二电荷泵的输入端与所述鉴频鉴相器的输出端连接；
第二低通滤波器，所述第二低通滤波器输入端与所述第二电荷泵的输出端连接，所述第二低通滤波器输出端与所述压控振荡器的第二个输入端连接。
在本公开的一些实施例中，所述压控振荡器包括：
第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源端和衬底端均与电源电压连接；所述第一晶体管的栅端与所述第二晶体管的漏端连接，所述第二晶体管的栅端与所述第一晶体管的漏端连接；
电感，所述电感的一端与所述第一晶体管的漏端连接，所述电感的另一端与所述第二晶体管的漏端连接；
第一电容，所述第一电容的一端与所述第一晶体管的漏端连接，所述第一电容的另一端接所述第一转换模块输出的控制信号；
第二电容和第三电容，所述第二电容和所述第三电容一端接所述第一转换模块输出的控制信号，所述第二电容和所述第三电容的另一端接所述第二转换模块输出的控制信号；
第四电容，所述第四电容的一端接所述第一转换模块输出的控制信号，所述第四电容的另一端与所述第二晶体管的漏端连接；
第三晶体管和第四晶体管，所述第三晶体管和第四晶体管的源端和衬底端均接地；所述第三晶体管的栅端与所述第四晶体管的漏端连接，所述第四晶体管的栅端与所述第三晶体管的漏端连接；所述第三晶体管的漏端与所述第一晶体管的漏端连接；所述第四晶体管的漏端与所述第二晶体管的漏端连接。
在本公开的一些实施例中，所述第二电容和所述第三电容为压控可变电容。
(三)有益效果
从上述技术方案可以看出，本公开低噪声频率综合器装置至少具有以下有益效果其中之一或其中一部分：
(1)本公开中第一转换模块和第二转换模块与压控振荡器的两个输入端相连，降低了参考频率信号本身的相位噪声对频率综合器输出信号的相位噪声的影响。
(2)本公开的第一转换模块中将相位噪声转换为电压噪声，再经过可编程增益放大器的放大(或缩小)引入到压控振荡器，可以大大降低参考频率信号自身相位噪声在频率综合器输出信号中的影响。
附图说明
图1为本公开第一实施例低噪声频率综合器装置的电路图。
图2为本公开第一实施例的第一转换模块的电路结构示意图。
图3为图2中信号的时序波形图。
图4为本公开第二实施例的第一转换模块的电路结构示意图。
图5为图4中信号的时序波形图。
图6为具有两个压控输入端的压控振荡器的电路结构示意图。
具体实施方式
本公开提供了一种低噪声频率综合器装置，包括第一转换模块、第二转换模块、压控振荡器和分频模块，第一转换模块的输入端接参考频率信号，所述第一转换模块的输出端与压控振荡器的第一个输入端连接；第二转换模块的一个输入端接参考频率信号；所述第二转换模块的输出端与所述压控振荡器的第二个输入端连接；分频模块的输入端与所述压控振荡器的输出端连接，所述分频模块的输出端与所述第二转换模块的另一个输入端连接。本公开降低了参考频率信号本身的相位噪声对频率综合器输出信号的相位噪声的影响。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的第一个示例性实施例中，提供了一种低噪声频率综合器装置。图1为本公开第一实施例低噪声频率综合器装置的电路图。如图1所示，本公开低噪声频率综合器装置包括：包括第一转换模块100、第二转换模块、压控振荡器300和分频模块400，第一转换模块100的输入端接参考频率信号Fref，第一转换模块100的输出端与压控振荡器300的第一个输入端连接；第二转换模块的一个输入端接参考频率信号Fref；所述第二转换模块的输出端与所述压控振荡器300的第二个输入端连接；分频模块400的输入端与所述压控振荡器300的输出端连接，所述分频模块400的输出端与所述第二转换模块的另一个输入端连接。
如图1所示，本实施例中第一转换模块100的输入是参考频率信号Fref，输出为控制信号Vctrl2并连接到压控振荡器300的一个输入端，其传输函数为Gpv(s)。第一转换模块100包括：第一分频器110、第二分频器120、延迟缓冲器组130(包括m个延迟缓冲器)、鉴相单元组140(包括m个鉴相单元)、两个或门单元组150和信号处理单元。其中，所述鉴相单元为任何可以把两个逻辑信号的上升沿或下降沿之间的相位差检测出来的电路，这里使用鉴频鉴相器。信号处理单元包括：第一电荷泵160、第一低通滤波器170和可变增益放大器180。
如图1所示，本实施例中第二转换模块的一个输入是参考频率信号Fref，本实施例中第二转换模块的另一个输入连接的是分频模块400的输出端，本实施例中第二转换模块的输出为控制信号Vctrl1并连接到压控振荡器300的另一个输入端，其传输函数为
第二转换模块包括：鉴频鉴相器210、第二电荷泵211和第二低通滤波器220。
如图1所示，可以推导出参考频率信号的相位噪声θref对本实施例提供的低噪声频率综合器装置输出信号的相位噪声θout的传输函数。
可以表示如下：
其中，θref表示参考频率信号的相位噪声；ICP是第二电荷泵输出的电流；Glp(s)表示第二低通滤波器的传输函数；KVCO/s表示压控振荡器的传输函数，其中KVCO是压控振荡器的压控增益系数；Gpv(s)表示第一转换模块的传输函数；θout表示低噪声频率综合器装置输出信号的相位噪声；1/N为分频模块的传输函数。
这里，令K0＝ICP·Glp(s)·KVCO，那么，表达式(1)可表示为：
进一步分析可知，θref对θout的传输函数可以表示如下：
其中，
考虑带内的噪声性能时，可以考虑s接近于0，于是由表达式(3)可以得到如下表达式：
由表达式(4)可知，理想情况下，通过合理选择所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，或统一考虑选择合理的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，使得
等于-1，进而可以使得表达式(4)的结果为零。也即，在理想情况下，通过合理选择所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，或统一考虑选择合理的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，可以使得参考频率信号的相位噪声对低噪声频率综合器装置输出端的噪声贡献为0，而不是被N倍放大。即使不能使得
恰好等于-1，也可以选择合适的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，或统一考虑选择合理的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，使得参考频率信号的相位噪声对频率综合器输出端的噪声贡献大大降低，而不是N倍的放大。
第一转换模块的一个实施例如图2所示，参考频率信号Fref输入到两个m次分频的第一分频器110和第二分频器120中，这里m是大于等于2的整数。通过第一分频器110后输出的分频信号为Fref1，Fref2，...Frefm；通过第二分频器120后输出的分频信号为Fref1r，Fref2r，...Frefmr。第一分频器110输出的分频信号又分别经过同样尺寸和性能的延迟缓冲器组130，延迟缓冲器组130的m个延迟缓冲器输出分别为信号Fref1d，Fref2d，...Frefmd。然后，信号Fref1d和Fref1r分别输入到鉴频鉴相器组140中的一个鉴频鉴相器的两个输入端，其输出为UP1和DN1；Fref2d和Fref2r分别输入到鉴频鉴相器组140中另一个鉴频鉴相器的两个输入端，其输出为UP2和DN2；以此类推，Frefmd和Frefmr分别输入到鉴频鉴相器组140中另外一个鉴频鉴相器的两个输入端，其输出为UPm和DNm；这里的鉴频鉴相器组140中的鉴频鉴相器都是相同尺寸和性能的电路。同时，因为图2电路的输入为参考频率信号Fref，这是一个比较稳定的频率信号，通过把该频率信号在两个不同路径分频，并在其中一个路径中引入延时，然后输入到鉴频鉴相器的两个输入端，这里，每个鉴频鉴相器有两个输出端，根据鉴频鉴相器的特点和本实施例提取相位差的需求，可以选择鉴频鉴相器的两个输出端中有连续脉冲的任一端作为最终的输出，也即鉴频鉴相器组140中的每个鉴频鉴相器只有一个输出，或者是都选择UPi作为输出，或者是都选择DNi作为输出，这里i为正整数。如图2所示，这里选择UP1，UP2，...UPm序列，如果m值为偶数，UP1，UP2，...UPm中的第奇数位信号输入到或门组150的一个或门，UP1，UP2，...UPm中的第偶数位信号输入到或门组150的另一个或门；如果m值为奇数，则去掉UP1，UP2，...UPm信号中的一个第奇数位信号(也即该第奇数位信号作为不连接的信号)，然后把UP1，UP2，...UPm中剩余的信号中的第奇数位信号输入到或门组150的一个或门，把UP1，UP2，...UPm中剩余的信号中的第偶数位信号输入到或门组150的另一个或门。或门组150的一个或门的输出定义为上拉信号UP(或下拉信号DN)，或门组150的另一个或门的输出定义为下拉信号DN(或上拉UP)。
本实施例的另一种实施方式中，把同样尺寸和性能的延迟缓冲器组130与第二分频器120输出的分频信号相连(不与第一分频器110相连)，然后，如前所述，把第一分频器110的输出和延迟缓冲器组130的输出对应输入到鉴频鉴相器组140的各个鉴频鉴相器的输入端，鉴频鉴相器组140输出UPi和DNi系列信号，这里i为正整数。同样，我们可以选择鉴频鉴相器组输出序列的DN1，DN2，...DNm，如果m值为偶数，DN1，DN2，...DNm中的第奇数位信号输入到或门组150(包括m个或门)的一个或门，DN1，DN2，...DNm中的第偶数位信号输入到或门组150的另一个或门150；如果m值为奇数，则去掉DN1，DN2，...DNm信号中的一个第奇数位信号(也即该第奇数位信号作为不连接的信号)，然后把DN1，DN2，...DNm中剩余的信号中的第奇数位信号输入到或门组150的一个或门，把DN1，DN2，...DNm中剩余的信号中的第偶数位信号输入到或门组150的另一个或门。或门组150的的一个或门的输出定义为上拉信号UP(或下拉信号DN)，或门组150的另一个或门的输出定义为下拉信号DN(或上拉信号UP)。
图2中，延迟缓冲器组130中的所有的延迟缓冲器BUF都是同样尺寸和相同性能，鉴频鉴相器组140中的所有鉴频鉴相器都是同样尺寸和相同性能。
在一个具体实施方式中，以m＝3为例，图2中各个信号的时序波形图如图3所示。参考频率信号Fref输入到两个3次分频的第一分频器110和第二分频器120中，分别是第一分频器110和第二分频器120，其中第一分频器110的3个输出信号Fref1，Fref2和Fref3都又分别输入到了延迟缓冲器组130，经过延迟缓冲器组130后的输出信号为Fref1d，Fref2d和Fref3d；第二分频器120的三个输出信号分别为Fref1r，Fref2r和Fref3r。信号Fref1d和信号Fref1r输入到鉴频鉴相器组140中的一个鉴频鉴相器后，该鉴频鉴相器选择输出信号UP1(对称地，交换鉴频鉴相器(PFD)输入信号的顺序，则鉴频鉴相器的输出选择信号DN1，这里，为了说明方便，使用信号UP1)。同样，信号Fref2d和信号Fref2r输入到鉴频鉴相器组140中的另一个鉴频鉴相器后，该鉴频鉴相器输出信号UP2；Fref3d和Fref3r输入到鉴频鉴相器组140中的另外一个鉴频鉴相器后，该鉴频鉴相器输出信号UP3。由于m＝3为奇数，可以丢掉一个第奇数位的信号，例如不用UP3。那么，剩余的第奇数位的信号UP1输入到或门组150的一个或门，剩余的第偶数位的信号UP2输入到或门组150的另一个或门。这里，或门组150中的或门都是多输入的或门(最少是两输入的或门)，如果输入到或门的有用信号只有一个，那么或门的其它输入端都连接地信号。在该实施例中，或门组150中的或门只有一个有用输入端，那么门组150中的或门的其它输入端都连接地信号。图3中，t11，t12，t13，t21，t22，t23，t31，t32，t33等时间差值是延迟缓冲器组130提供的延时差值。
如图2所示，或门组150的或门的输出信号分别为上拉信号UP和下拉信号DN，上拉信号UP和下拉信号DN输入到第一电荷泵160，第一电荷泵160的输出连接到第一低通滤波器170，第一低通滤波器170的输出连接到可变增益放大器180。其工作原理是第一电荷泵160和第一低通滤波器LPF把上拉信号UP和下拉信号DN两个脉冲信号转换为电压信号，也即把上拉信号UP和下拉信号DN两个信号的脉冲宽度的差转换为电压信号。第一低通滤波器170输出的电压信号再经过可变增益放大器180的放大(或缩小)，输出控制信号Vctrl2输入到图1所示的压控振荡器300中。
假设参考频率信号Fref是理想参考频率信号，该理想参考频率信号没有相位噪声，则上拉信号UP和下拉信号DN的脉冲宽度将完全一致，于是控制信号Vctrl2将是一个常数，对图1中压控振荡器300输出信号的相位噪声将没有任何影响。但事实上，参考频率信号Fref是存在相位噪声的，那么，上拉信号UP和下拉信号DN的脉冲宽度将不完全一致，上拉信号UP和下拉信号DN两个脉冲宽度的不一致，正是参考频率信号Fref的相位噪声的体现，也即是本实施例中对参考频率信号Fref相位噪声的提取信号。上拉信号UP和下拉信号DN再经过第一电荷泵160和第一低通滤波器170把该相位噪声转换为电压噪声，再经过可变增益放大器180的放大(或缩小)引入到压控振荡器。如前面表达式(4)所示，经过锁相环电路的工作，采用合适的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，可以大大降低参考频率信号Fref自身相位噪声在频率综合器输出信号中的影响。
如图2所示，延迟缓冲器组130、鉴频鉴相器组140、或门组150、第一电荷泵160、第一低通滤波器170和可变增益放大器180都可以采用现有的电路和结构，图2中的第一分频器110和第二分频器120可以有很多种实现方式，只要其时序波形图满足图3所示即可。
在本公开的第二个示例性实施例中，提供了一种低噪声频率综合器装置。图4为本公开第二实施例的第一转换模块的电路结构示意图。如图4所示，与第一实施例的低噪声频率综合器装置相比，本实施例低噪声频率综合器装置的区别在于：鉴相单元采用异或门实现，也可以称为异或门组190(包括m个异或门)。
图4为本公开第二实施例的第一转换模块的电路结构示意图。如图4所示，参考频率信号Fref输入到两个m次分频的电路模块中，分别是第一分频器110和第二分频器120，这里m是大于等于2的整数。通过第一分频器110后输出的分频信号为Fref1，Fref2，...Frefm；通过第二分频器120后输出的分频信号为Fref1r，Fref2r，...Frefmr。第一分频器110输出的分频信号又分别经过同样尺寸和性能的延迟缓冲器组130，延迟缓冲器组130的m个延迟缓冲器输出分别为信号Fref1d，Fref2d，...Frefmd。然后，Fref1d和Fref1r分别输入到异或门组190中的一个异或门的两个输入端，其输出为UP1和DN1；Fref2d和Fref2r分别输入到异或门组190中的另一个异或门的两个输入端，其输出为UP2和DN2；以此类推，Frefmd和Frefmr分别输入到异或门组190中的另外一个异或门的两个输入端，其输出为UPm和DNm；这里的异或门组190中的异或门都是相同尺寸和性能的电路。同时，因为图4中输入的参考频率信号Fref是一个比较稳定的频率信号，通过把该频率信号在两个不同路径分频，并在其中一个路径中引入延时，输入到异或门组190后，异或门组190的输出是UPi，这里i为正整数。如图4所示，如果m值为偶数，UP1，UP2，...UPm中的第奇数位信号输入到或门组150的一个或门，UP1，UP2，...UPm中的第偶数位信号输入到或门组150的另一个或门；如果m值为奇数，则去掉UP1，UP2，...UPm信号中的一个第奇数位信号(也即该第奇数位信号作为不连接的信号)，然后把UP1，UP2，...UPm中剩余的信号中的第奇数位信号输入到或门组150的一个或门，把UP1，UP2，...UPm中剩余的信号中的第偶数位信号输入到或门组150的另一个或门。或门组150的一个或门的输出定义为上拉信号UP(或下拉信号DN)，或门组150的另一个或门定义为下拉信号DN(或上拉信号UP)。
同样，我们可以把同样尺寸和性能的延迟缓冲器组130不加到第一分频器110输出信号链路上，而是加在第二分频器120输出信号链路上，然后，如前所述，把第一分频器110的输出和延迟缓冲器组130的输出对应输入到异或门组190的各个异或门的输入端，异或门190输出UPi系列信号，这里i为正整数。
图4中，延迟缓冲器组130中的延迟缓冲器都是同样尺寸和相同性能，异或门组190中所有的异或门都是同样尺寸和相同性能。
在一个具体实施方式中，以m＝3为例，图5为图4中信号的时序波形图，如图5所示，参考频率信号Fref输入到两个3次分频的第一分频器110和第二分频器120中，分别是第一分频器110和第二分频器120，其中第一分频器110的3个输出信号Fref1，Fref2和Fref3都又分别输入到了一个延迟缓冲器组130，经过延迟缓冲器组130后的输出信号为Fref1d，Fref2d和Fref3d；第二分频器120的三个输出信号分别为Fref1r，Fref2r和Fref3r。Fref1d和Fref1r输入到异或门组190中的一个异或门后，该异或门输出信号为信号UP1；同样，Fref2d和Fref2r输入到异或门组190中的另一个异或门后，该异或门输出信号为信号UP2；Fref3d和Fref3r输入到异或门组190中的另外一个异或门后，该异或门输出信号为信号UP3。由于m＝3为奇数，可以丢掉一个第奇数位的信号，例如不用信号UP3。那么，剩余的第奇数位信号UP1输入到或门组150的一个或门，剩余的第偶数位信号UP2输入到或门组150的另一个或门。这里，或门组150中的或门都是多输入的或门(最少是两输入的或门)，如果输入到或门的有用信号只有一个，那么或门的其它输入端都连接地信号。在该实施例中，或门组150中的或门只有一个有用输入端，那么门组150中的或门的其它输入端都连接地信号。图5中，t11，t12，t13，t21，t22，t23，t31，t32，t33等时间差值是延迟缓冲器组130提供的延时差值。
图4中，或门组150的或门OR的输出信号分别为上拉信号UP和下拉信号DN，该两个信号输入到第一电荷泵160，第一电荷泵160的输出连接到第一低通滤波器170，第一低通滤波器170的输出连接到可变增益放大器180。其工作原理是第一电荷泵160和第一低通滤波器170把上拉信号UP和下拉信号DN两个脉冲信号转换为电压，也即把上拉信号UP和下拉信号DN的脉冲宽度的差转换为电压信号。第一低通滤波器170输出的电压信号再经过可变增益放大器180的放大(或缩小)，输出控制信号Vctrl2输入到图1所示的压控振荡器300中。
假设参考频率信号Fref是理想参考频率信号，该理想参考频率信号没有相位噪声，则信号UP和信号DN的脉冲宽度将完全一致，于是控制信号Vctrl2将是一个常数，对图1中压控振荡器300输出信号的相位噪声将没有任何影响。但事实上，参考频率信号Fref是存在相位噪声的，那么，信号UP和信号DN的脉冲宽度将不完全一致，信号UP和信号DN两个脉冲宽度的不一致，正是参考频率信号Fref的相位噪声的体现，也即是本实施例中对参考频率信号Fref相位噪声的提取信号。信号UP和信号DN再经过第一电荷泵160和第一低通滤波器170把该相位噪声转换为电压噪声，再经过可变增益放大器180的放大(或缩小)引入到压控振荡器300。如前面表达式(4)所示，经过锁相环电路的工作，采用合适的所述第一转换模块的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，可以大大降低参考频率信号Fref自身相位噪声在频率综合器输出信号中的影响。
图4中的延迟缓冲器组130、异或门组190、或门组150、第一电荷泵160、第一低通滤波器170和可变增益放大器180都可以采用现有的电路和结构，图4中的第一分频器110和第二分频器120可以有很多种实现方式，只要其时序波形图满足图5所示即可。
图1中使用具有两个压控输入端的压控振荡器，其电路结构有很多种，相位噪声较好的一般是基于电感电容的压控振荡器。这里以基于电感电容的压控振荡器为例，说明本公开中具有两个压控端的压控振荡器的实现方式，如图6所示，具有两个压控端的压控振荡器包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、电感L、第一电容C1(固定电容)、第四电容C4(固定电容)，压控可变电容第二电容C2(压控可变电容)和第三电容C3(压控可变电容)。这里，压控可变电容也简称为可变电容。
第一晶体管M1和第二晶体管M2的源端和衬底端都连接到电源电压VDD，第一晶体管M1的栅端连接第二晶体管M2的漏端，第二晶体管M2的栅端连接第一晶体管M1的漏端；电感L的一端连接第一晶体管M1的漏端，另一端连接第二晶体管M2的漏端；第一电容C1的一端连接第一晶体管M1的漏端，另一端接所述第一转换模块100输出的控制信号Vctrl2；第二电容C2的两端分别连接第二转换模块输出的控制信号Vctrl1和第一转换模块100输出的控制信号Vctrl2；可变电容C3的两端分别连接第二转换模块输出的控制信号Vctrl1和第一转换模块100输出的控制信号Vctrl2；第四电容C4的一端连接第一转换模块100输出的控制信号Vctrl2，另一端连接第二晶体管M2的漏端；第三晶体管M3和第四晶体管M4的源端和衬底端都连接地GND，第三晶体管M3的栅端连接第四晶体管M4的漏端，第四晶体管M4的栅端连接第三晶体管M3的漏端；第一晶体管M1的漏端和第三晶体管M3的漏端相连，是压控振荡器300的一个差分输出端；第二晶体管M2的漏端和第四晶体管M4的漏端相连，是压控振荡器300的另一个差分输出端。
控制信号Vctrl1和控制信号Vctrl2(控制电压)分别加载到第二电容C2(压控可变电容)和第三电容C3(压控可变电容)的两端，根据压控变容管的特性，第二电容C2(压控可变电容)和第三电容C3(压控可变电容)的电容值与加载在其两端的电压差值(Vctrl1-Vctrl2)成正(或负)比例变化。这也说明压控振荡器的两个压控输入电压一个具有正的压控增益系数，那么另外一个就具有负的压控增益系数。具体到图1的实施例中，控制信号Vctrl1和控制信号Vctrl2在传输函数中如果一个表示正的系数，则另一个就表示负的系数。进一步，反映到表达式(1)中，可以把表达式(1)重新修改为如下表达式(5)
这里，令K0＝ICP·Glp(s)·KVCO，那么，表达式(5)可表示为：
进一步分析可知，θref对θout的传输函数可以表示如下：
其中，
考虑带内的噪声性能时，可以考虑s接近于0，于是由表达式(7)可以得到如下表达式：
从表达式(8)可知，理想情况下，通过合理选择所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，或统一考虑选择合理的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，使得
等于1，进而可以使得表达式(8)的结果为零。也即，在理想情况下，通过合理选择所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)的传输函数，或统一考虑选择合理的第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，可以使得参考频率信号Fref的相位噪声对频率综合器输出端的噪声贡献为0，而不是被N倍放大。即使不能使得
恰好等于1，也可以选择合适的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，或统一考虑选择合理的所述第一转换模块100的传输函数Gpv(s)或所述第二转换模块中第二电荷泵211的输出电流值ICP和第二低通滤波器220的传输函数Glp(s)，使得参考频率的相位噪声对频率综合器输出端的噪声贡献大大降低，而不是N倍的放大。
图1中具有两个输入的压控振荡器也可以通过电路(例如差分放大器)先对两个控制信号Vctrl1和Vctrl2做差，然后把做差后的信号再输入到具有单压控输入端的压控振荡器实现。这样只是传输函数表达式(4)和表达式(8)会在系数上有一些变化，但是发明的实质性内容保持不变，通过选择合适的传输函数，都可以降低参考频率本身的相位噪声对频率综合器输出信号的相位噪声的影响。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：
(1)两个压控输入端的压控振荡器可以有其它的实现方式，只要具有两个压控输入端的压控振荡器都可以使用，可以使用CMOS工艺，也可是其它工艺或双极晶体管电路实现，或者BiCMOS电路实现。
(2)可以通过减法(或加法)电路和具有单压控输入端的压控振荡器组合实现具有两个压控输入端的压控振荡器。
(3)本公开中用到两种分频器第一分频器110和第二分频器120，在公开中给出了时序波形图，其实现方法可以有很多种，只要时序图满足本公开，就属于本公开的范围。
(4)本公开中鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF和可变增益放大器PG的其他实现方式能够适用于本公开的均可适用。
依据以上描述，本领域技术人员应当对本公开低噪声频率综合器装置有了清楚的认识。
综上所述，本公开提供一种能够降低参考频率本身的相位噪声对频率综合器输出信号的相位噪声的影响的低噪声频率综合器装置。本公开能够弥补由于晶体振荡器的相位噪声性能降低空间有限但通信系统中本振频率对低相位噪声的需求不断增长之间的矛盾，在各频率段工作的无线通信系统具有更广泛的应用前景。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (9)
1.一种低噪声频率综合器装置，包括：
第一转换模块，所述第一转换模块的输入端接参考频率信号，所述第一转换模块的输出端与压控振荡器的第一个输入端连接；
第二转换模块，所述第二转换模块的一个输入端接参考频率信号；所述第二转换模块的输出端与所述压控振荡器的第二个输入端连接；
分频模块，所述分频模块的输入端与所述压控振荡器的输出端连接，所述分频模块的输出端连接所述第二转换模块的另一个输入端；
其中，所述第一转换模块包括：
第一分频器和第二分频器，所述第一分频器和第二分频器的输入端分别接参考频率信号，所述第一分频器和所述第二分频器各输出m路分频信号，其中，m是大于等于2的正整数；
m个延迟缓冲器，m个所述延迟缓冲器的输入端分别接所述第一分频器输出的m路所述分频信号；
m个鉴相单元，m个所述延迟缓冲器输出的m路分频信号和所述第二分频器输出的m路分频信号按序号顺次接入m个所述鉴相单元中序号对应的所述鉴相单元的两个输入端；
两个或门，一个所述或门的输入端接m个所述鉴相单元中第奇数位的所述鉴相单元的输出端；另一个所述或门的输入端接m个所述鉴相单元中第偶数位的所述鉴相单元的输出端；
信号处理单元，所述信号处理单元的输入端接两个所述或门的输出信号，所述信号处理单元的输出端与所述压控振荡器的第一个输入端连接。
2.根据权利要求1所述的低噪声频率综合器装置，其中，所述信号处理单元包括：
第一电荷泵，所述第一电荷泵的两个输入端分别接一个所述或门的输出信号和另一所述或门的输出信号；
第一低通滤波器，所述第一低通滤波器的输入端与所述第一电荷泵的输出端连接；
可变增益放大器，所述可变增益放大器的输入端与所述第一低通滤波器的输出端连接，所述可变增益放大器的输出端与所述压控振荡器的第一个输入端连接。
3.根据权利要求1所述的低噪声频率综合器装置，其中，所述鉴相单元用于检测两个逻辑信号的上升沿或下降沿之间的相位差。
4.根据权利要求1所述的低噪声频率综合器装置，其中，
所述鉴相单元的输出端为一个，所述鉴相单元的输出端与所述或门的输入端相连；
所述鉴相单元的输出端为两个或两个以上，选择输出端中有连续脉冲的任一所述输出端与所述或门的输入端相连。
5.根据权利要求1所述的低噪声频率综合器装置，其中，m为奇数，去掉一个第奇数位的所述鉴相单元输出的信号；剩余所述鉴相单元输出的信号中，第奇数位的所述鉴相单元输出的信号接入一个所述或门的输入端，第偶数位的所述鉴相单元输出的信号接入另一个所述或门的输入端。
6.根据权利要求1所述的低噪声频率综合器装置，其中，m为偶数，第奇数位的所述鉴相单元输出的信号接入一个所述或门的输入端，第偶数位的所述鉴相单元输出的信号接入另一个所述或门的输入端。
7.根据权利要求1至6中任一项所述的低噪声频率综合器装置，其中，所述第二转换模块包括：
鉴频鉴相器，所述鉴频鉴相器的一个输入端接参考频率信号，所述鉴频鉴相器的另一个输入端接所述分频模块输出的信号；
第二电荷泵，所述第二电荷泵的输入端与所述鉴频鉴相器的输出端连接；
第二低通滤波器，所述第二低通滤波器输入端与所述第二电荷泵的输出端连接，所述第二低通滤波器输出端与所述压控振荡器的第二个输入端连接。
8.根据权利要求1至6中任一项所述的低噪声频率综合器装置，其中，所述压控振荡器包括：
第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源端和衬底端均与电源电压连接；所述第一晶体管的栅端与所述第二晶体管的漏端连接，所述第二晶体管的栅端与所述第一晶体管的漏端连接；
电感，所述电感的一端与所述第一晶体管的漏端连接，所述电感的另一端与所述第二晶体管的漏端连接；
第一电容，所述第一电容的一端与所述第一晶体管的漏端连接，所述第一电容的另一端接所述第一转换模块输出的控制信号；
第二电容和第三电容，所述第二电容和所述第三电容一端接所述第一转换模块输出的控制信号，所述第二电容和所述第三电容的另一端接所述第二转换模块输出的控制信号；
第四电容，所述第四电容的一端接所述第一转换模块输出的控制信号，所述第四电容的另一端与所述第二晶体管的漏端连接；
第三晶体管和第四晶体管，所述第三晶体管和第四晶体管的源端和衬底端均接地；所述第三晶体管的栅端与所述第四晶体管的漏端连接，所述第四晶体管的栅端与所述第三晶体管的漏端连接；所述第三晶体管的漏端与所述第一晶体管的漏端连接；所述第四晶体管的漏端与所述第二晶体管的漏端连接。
9.根据权利要求8所述的低噪声频率综合器装置，其中，所述第二电容和所述第三电容为压控可变电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011055998.7A CN112134560B (zh) | 2020-09-30 | 2020-09-30 | 低噪声频率综合器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011055998.7A CN112134560B (zh) | 2020-09-30 | 2020-09-30 | 低噪声频率综合器装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112134560A CN112134560A (zh) | 2020-12-25 |
| CN112134560B true CN112134560B (zh) | 2023-01-24 |
Family
ID=73844867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011055998.7A Active CN112134560B (zh) | 2020-09-30 | 2020-09-30 | 低噪声频率综合器装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112134560B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1233519A1 (en) * | 2001-02-20 | 2002-08-21 | Nec Corporation | Multiple phase-locked loop circuit |
| US6806786B1 (en) * | 2001-05-15 | 2004-10-19 | Rf Micro Devices, Inc. | Phase-locked loop with self-selecting multi-band VCO |
| CN102970031A (zh) * | 2012-11-05 | 2013-03-13 | 广州润芯信息技术有限公司 | 锁相环频率综合器和保持频率综合器环路带宽稳定的方法 |
| CN103746688A (zh) * | 2013-12-20 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
| CN104038215A (zh) * | 2014-06-13 | 2014-09-10 | 南京邮电大学 | 一种∑-△分数频率综合器用自动频率校准电路 |
| CN107104666A (zh) * | 2017-03-29 | 2017-08-29 | 广州润芯信息技术有限公司 | 锁相环相位噪声之优化装置 |
-
2020
- 2020-09-30 CN CN202011055998.7A patent/CN112134560B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1233519A1 (en) * | 2001-02-20 | 2002-08-21 | Nec Corporation | Multiple phase-locked loop circuit |
| US6806786B1 (en) * | 2001-05-15 | 2004-10-19 | Rf Micro Devices, Inc. | Phase-locked loop with self-selecting multi-band VCO |
| CN102970031A (zh) * | 2012-11-05 | 2013-03-13 | 广州润芯信息技术有限公司 | 锁相环频率综合器和保持频率综合器环路带宽稳定的方法 |
| CN103746688A (zh) * | 2013-12-20 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
| CN104038215A (zh) * | 2014-06-13 | 2014-09-10 | 南京邮电大学 | 一种∑-△分数频率综合器用自动频率校准电路 |
| CN107104666A (zh) * | 2017-03-29 | 2017-08-29 | 广州润芯信息技术有限公司 | 锁相环相位噪声之优化装置 |
Non-Patent Citations (1)
| Title |
|---|
| Band III锁相环型频率综合器的实现;阴亚东;《半导体学报》;20080630;第29卷(第6期);正文第1-3部分，附图1-6 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112134560A (zh) | 2020-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10686584B2 (en) | Quadrature and duty cycle error correction in matrix phase lock loop | |
| CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
| US7671635B2 (en) | Frequency synthesizer, coupled divide-by-N circuit, current-reuse multiply-by-M circuit | |
| US9197224B2 (en) | Circuits and methods for a combined phase detector | |
| CN101309079B (zh) | 一种用于锁相环电路(pll)的电荷泵结构 | |
| US5889437A (en) | Frequency synthesizer with low jitter noise | |
| US6526113B1 (en) | GM cell based control loops | |
| EP1303046B1 (en) | Inject synchronous narrowband reproducible phase locked loop | |
| KR20090069649A (ko) | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 | |
| CN110071718B (zh) | 一种亚采样鉴相器及其锁相环 | |
| US9344269B2 (en) | Receiving circuit | |
| Chen et al. | A 0.13 um low phase noise and fast locking PLL | |
| US7940847B2 (en) | Frequency synthesizer and frequency synthesizing method | |
| CN110557119B (zh) | 一种射频毫米波亚采样级联的dac反馈锁相环 | |
| CN112134560B (zh) | 低噪声频率综合器装置 | |
| CN104601116A (zh) | 基于延时锁相环结构的倍频器 | |
| CN107659307B (zh) | 一种用于频率综合器的电流源交替互换的电荷泵电路 | |
| Choong et al. | Digital controlled oscillator (DCO) for all digital phase-locked loop (ADPLL)–a review | |
| CN103795409A (zh) | 锁相环 | |
| Yu et al. | A single-chip 0.125–26GHz signal source in 0.18 um SiGe BiCMOS | |
| CN102307048A (zh) | 一种基于Pico RRU的时钟及其实现方法 | |
| Pu et al. | A novel fractional-N PLL based on a simple reference multiplier | |
| Kim et al. | A Design of Phase Shifting Phase Locked Loop with Dual Loop Structure for Beamforming Application | |
| Snehalatha et al. | Comparative Analysis of Phase Locked Loop with Different Phase Frequency Detectors using 90nm Technology | |
| Yapeng et al. | Design and implementation of a CMOS charge pump phase-locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |