CN101309079B - 一种用于锁相环电路(pll)的电荷泵结构 - Google Patents
一种用于锁相环电路(pll)的电荷泵结构 Download PDFInfo
- Publication number
- CN101309079B CN101309079B CN2007100744416A CN200710074441A CN101309079B CN 101309079 B CN101309079 B CN 101309079B CN 2007100744416 A CN2007100744416 A CN 2007100744416A CN 200710074441 A CN200710074441 A CN 200710074441A CN 101309079 B CN101309079 B CN 101309079B
- Authority
- CN
- China
- Prior art keywords
- signal
- charge pump
- phase
- complementations
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种用于锁相环电路的电荷泵结构,用以将鉴频鉴相器产生的相差信号转换为电压信号以控制压控振荡器的输出信号频率,其特征在于:该电荷泵结构包括两个相同的单端变差分信号缓冲单元,将Up和Down信号产生两对互补的差分信号;和由两个相同的电荷泵电路串连而成的一个电荷泵及环路滤波器单元,用以将互补差分信号转换为电压信号;本发明所述的电荷泵结构消除了寄生电容的影响,减少生产过程中晶体管失配的程度,保持晶体管的相对配备性。
Description
技术领域
本发明涉及一种应用于图像显示系统像素时钟恢复的锁相环电路结构,尤其涉及一种具有噪声抑制能力的锁相环电路电荷泵结构。
背景技术
锁相环电路(phase locked loop,PLL)是一种能够追踪输入信号的频率与相位的自动控制电路系统,对输出信号与输入信号的相位和频率进行追踪和锁定,使输出信号的相位与频率能够固定在一预设的值或范围中。它广泛应用在计算机、通信及消费类电子产品中,主要的功能为频率合成、时钟或数据恢复及信号误差消除等。
最初,DeBellescize于1932年提出同步检波理论,首次公开发表了对锁相环电路的描述,但并未引起普遍的重视。直至1947年,锁相环电路才第一次应用于电视接收机水平和垂直扫描的同步,从此,锁相环电路开始得到了应用。但由于技术上的复杂性以及较高的成本,应用锁相环电路的领域主要集中在航天方面,包括轨道卫星的测速定轨和深空探测等,性能要求较高的精密测量仪器和通信设备有时也用到它。到70年代,随着集成电路技术的发展,逐渐出现了集成的环路部件、通用单片集成锁相环电路以及多种专用集成锁相环电路,锁相环电路逐渐变成了一个成本低、使用简便的多功能组件,这就为锁相环技术在更广泛领域的应用提供了条件。至今,普遍应用锁相环技术的主要有调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等等。随着数字技术的发展,相应出现了各种数字锁相环电路,它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要作用。
锁相环电路所以能得到如此广泛的应用,是由其独特的优良性能决定的。它具有载波跟踪特性,作为一个窄带跟踪滤波器,可提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定,可作为提供一系列频率高稳定的频率源;可进行高精度的相位与频率测量等等。它具有调制跟踪特性,可制成高性能的调制器和解调器。它具有低门限特性,可大大改善模拟信号和数字信号的解调质量。
锁相环是一种复杂的、非线性的电路,附图1为公知的锁相环电路(PLL)的系统框图。它由四个基本部件组成:鉴频鉴相器(PFD)、环路滤波器(LPF)、压控震荡器(VCO)和分频器(DIVIDER)。锁相环是一个相位误差控制系统,它通过比较输入信号和压控震荡器输出分频后的信号之间的相位差,从而产生误差控制电压来调整压控震荡器的频率,以达到与输入信号同频。其中,鉴相器是个相位比较装置,它把输入信号和分频器的输出信号的相位进行比较,产生对应于两个信号相位差的误差电压。
环路滤波器的作用是滤除误差电压中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。压控振荡器受控制电压的控制,使压控振荡器的频率向输入信号的频率靠拢,直至消除频差为止,这时候也就锁定了输入信号。
清楚了PLL的工作原理,就很容易明白PLL能消除时钟偏移的原因。在电路中,输入信号一般作为参考时钟信号,输出信号作为局部时钟信号。在环路开始工作时,两信号之间存在固有的频率差。当局部时钟滞后于参考时钟时,产生一个Up信号;当局部时钟领先于参考信号时产生一个Down信号,Up或Down信号被送到一个电荷泵中,“电荷泵”是一种形象的说法,它将两个时钟信号的差异转换为相应的模拟电压。Up信号增加控制电压的值,并加速VCO,这使得局部信号跟上参考时钟;Down信号将减缓振荡器,并消除局部时钟领先的相。这样,压控振荡器的频率一直在变化,且努力跟上输入信号的变化。若压控振荡器的频率能够变化到与输入信号频率相等,在满足稳定性条件时就在这个频率上稳定下来。达到稳定后,输入信号和压控振荡器输出信号之间的频差为零,相差不再随时间变化,误差电压为一固定值,这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。
将电荷泵的输出直接传到VCO,产生的时钟信号可能很不稳定,通过引入环形滤波器可以消除这种现象。环形滤波器的级数通常是1到3级。在实际中,VCO通常用一个环形振荡器来实现,同时产生不同相位的时钟,以满足IC的需要。PLL除了在内部与外部时钟之间进行同步外,还有其它潜在应用。在局部时钟与鉴相器之间引入分配器,可以使芯片上的内部时钟工作频率超过外部参考时钟。
附图2为公知的锁相环电荷泵及环路滤波器的电路框图,包括两个电流源I,两个开关管S1,S2,一个电阻和一个电容组成;在设计中两个电流源是由一个基准源产生出来的,要尽量保证它们的平衡对称性,以减小它们的误差,使电流源失配减小,这样从电流源引入的噪声也小,减少了锁相环的缩相精度。两个开关管分别由UP和Down信号控制,当UP信号正相脉冲到来时,开关S1关闭,电荷泵从电流源1经开关S1对环路滤波器充电,电压Vcont上升;当Down信号正相脉冲到来时,开关管S2关闭,电荷泵从电流源2经开关S2对环路滤波器放电,电压Vcont下降。一个电阻R和电容串联起来组成一个低通滤波器,这种滤波器起到一个积分器的效果,使电荷泵流过来的电流转换成一个平滑连续的电压信号,以此作为压控振荡器的控制电压。
以上为公知的电荷泵及环路滤波器的工作原理,这种结构在实际使用中的优点是结构简单,器件少,易于控制和调整,但是在电视视频时钟产生系统中这种结构存在以下缺点:首先UP和Down信号由产生到开关管之间有连线的延迟,这样就引起两个开关管S1,S2的导通有先后,使电流源1,电流源2流入环路滤波器中的电流有误差,引起VCO控制电压的变化,使锁相环由锁定状态变为失锁;其次,这种结构无法消除寄生电容,附图3为公知的锁相环电荷泵电路的寄生电容电路框图,在结点N1和N2到电源VDD,与地线VSS之间的寄生电容分别为Cn1、Cn2,当UP和Down信号关闭开关管时,电源通过电流源I1对Cn1充电到电源电位,地线通过电流源I2对Cn2放电到低电位,这样在下一个时序期,UP和Down信号令开关管同时导通时,结点N1电位下降,结点N2电位上升,并且它们稳定后都等于Vcont,但是这里因为寄生电容的影响,即使这两个结点的寄生电容相等,在结点N1和N2的电位变化量也不相等,这样就引起Vcont的变化,引入了锁相环噪声,引起输出信号的抖动。
发明内容
为了解决上述锁相环电路电荷泵结构存在的问题,本发明提出了一种应用于锁相环电路的电荷泵结构,用于解决锁相环电路中由于电荷泵寄生电容及连线延迟引起的锁相环噪声,造成锁相环输出信号抖动及失锁的现象。
一种用于锁相环电路(PLL)的电荷泵结构,用以将鉴频鉴相器产生的相差信号转换为电压信号以控制压控振荡器的输出信号频率,其特征在于:所述的该电荷泵结构包括:
两个相同的单端变差分信号缓冲单元,用以将Up和Down信号产生两个互补的差分信号;和由两个相同的电荷泵电路串连而成的一个电荷泵及环路滤波器单元,用以将互补差分信号转换为电压信号;
所述的单端变差分信号缓冲单元包含四个反相器,用以产生两对互补的信号以调控反相器的延时和驱动能力;和两个与非门,组成一个基本RS触发器,用于存储1位二值信号。
所述的电荷泵电路由两个电流源,四个开关管和一个单位增益为1的运算放大器组成,其中两个电流源由同一个电源供电,所述四个开关管由两对互补的差分信号进行控制。
本发明的有益效果在于:
(1)电荷泵的开关管由缓冲单元的差分信号控制,消除了寄生电容的影响,显著减少了生产过程中晶体管的失配程度;
(2)电荷泵有对称平衡特性,在制造过程中可以保持晶体管的相对配备性;
(3)电荷泵电路中的两个电流源由相同的电源进行供电,从而使两个电流源之间的误差非常的小;
(4)电荷泵电路中的开关管由两对互补差分信号控制,开关管的输出电阻很小。
附图说明
图1为公知的锁相环电路(PLL)的系统框图;
图2为公知的锁相环电荷泵及环路滤波器的电路框图;
图3为公知锁相环电荷泵电路的寄生电容电路框图;
图4为本发明用于锁相环电路(PLL)的电荷泵结构原理框图;
图5为本发明差分信号产生单元电路框图;
图6为本发明电荷泵及环路滤波器的电路框图;
具体实施方式
如图4所示,本发明公开了一种用于锁相环电路的电荷泵结构,包括两个相同的单端变差分信号的缓冲单元,用以将Up和Down信号产生两个互补的差分信号,并且它们的门延迟及连线延迟都相同,以及一个对称平衡的电荷泵,电荷泵的开关管由缓冲单元的差分信号来控制,鉴频器鉴相单元产生的Up和Down信号,先经差分信号产生单元产生S1、S3和S2、S4两对差分信号,再控制电荷泵单元的开关管。
图5为本发明锁相环电路的差分信号产生单元的具体电路框图,包括由两组相同的门单元组成的电路,每个电路由四个反相器和两个与非门组成,反相器1和反相器2将Up信号转换成互补的差分信号;两个与非门1、2组成一个基本RS触发器,这是一个能够存储1位二值信号的基本单元电路,它有两个基本特点:
(1)具有两个能自行保持的稳定状态,用来表示逻辑状态的0和1或二进制数的0和1;
(2)根据不同的输入信号可以置成1或0状态。
这样在基本RS触发器的两个输出端的信号是互补对称的,再通过反相器3、4,可以驱动电荷泵的开关管,反相器1、2、3、4在电路中的作用有两个:一个是将信号的极性反过来,以满足电路的需要,另一个是可调整反相器的驱动能力,从而调整信号从Up或Down到S1、S3的延迟相同,并且驱动能力也相同,减小电荷泵由于相位误差引起的不稳定。
图6为本发明锁相环电路的电荷泵及环路滤波器的电路框图,包括两个相同的电荷泵电路,每个电荷泵电路由两个电流源,4个开关管及一个单位增益为1的运算放大器组成,我们取其中一个电荷泵来说明工作过程。这种电荷泵主要是可以消除上述描述中公知电荷泵的缺点,即寄生电容引起的电压抖动;等S3和S4关闭开关管时,S1和S2打开开关管,单位增益为1的运算放大器将Vcont电位跟随到结点N1和N2。当S1和S2关闭开关管,S3和S4打开开关管时,结点N1和N2都大约和Vcont的电位相同,这样就不会引起因为N1和N2电位相差过大而造成Vcont电位变化的现象;并且单位增益为1的运算放大器并不需要提供很大的电流。
图6中还示意出两个完全相同的电荷泵,串联在一起可以起到平衡对称的作用,在电路实际制造过程中,对称性非常重要,这样可以防止晶体管制造过程中因为所处的位置不临近而造成的偏差。
Claims (1)
1.一种用于锁相环电路的电荷泵结构,用以将鉴频鉴相器产生的相差信号转换为电压信号以控制压控振荡器的输出信号频率,其特征在于:该电荷泵结构包括两个相同的单端变差分信号缓冲单元,用以将Up和Down信号产生两对互补的差分信号;和由两个相同的电荷泵电路串连而成的一个电荷泵及环路滤波器单元,用以将互补差分信号转换为电压信号;其中,
所述的单端变差分信号缓冲单元包含四个反相器,用以产生两个互补的信号以调控反相器的延时和驱动能力;和两个与非门,组成一个基本RS触发器,用于存储1位二值信号;
所述的电荷泵电路由两个电流源,四个开关管和一个单位增益为1的运算放大器组成;其中两个电流源由同一电源供电,所述四个开关管由两对互补的差分信号进行控制,该两对互补的差分信号为所述Up和Down信号产生的两对互补的差分信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100744416A CN101309079B (zh) | 2007-05-14 | 2007-05-14 | 一种用于锁相环电路(pll)的电荷泵结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100744416A CN101309079B (zh) | 2007-05-14 | 2007-05-14 | 一种用于锁相环电路(pll)的电荷泵结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101309079A CN101309079A (zh) | 2008-11-19 |
CN101309079B true CN101309079B (zh) | 2011-10-05 |
Family
ID=40125334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100744416A Active CN101309079B (zh) | 2007-05-14 | 2007-05-14 | 一种用于锁相环电路(pll)的电荷泵结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101309079B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895192A (zh) * | 2010-07-30 | 2010-11-24 | 苏州科山微电子科技有限公司 | 一种可解决电荷分配和电流失配问题的电荷泵 |
CN103166632B (zh) * | 2011-12-09 | 2017-04-12 | 国民技术股份有限公司 | 环路滤波器和锁相环电路 |
US8766680B2 (en) * | 2012-09-26 | 2014-07-01 | Freescale Semiconductor, Inc. | Voltage translation circuit |
CN103036407A (zh) * | 2012-12-06 | 2013-04-10 | 江苏嘉钰新能源技术有限公司 | 一种用于全桥车载充电机的软开关控制电路 |
CN103825614B (zh) * | 2014-02-12 | 2017-04-05 | 北京时代民芯科技有限公司 | 一种宽频输入的高速低功耗模数转换器 |
CN104506186A (zh) * | 2014-12-12 | 2015-04-08 | 苏州文芯微电子科技有限公司 | 一种高速锁相环电荷泵电路 |
US9438254B1 (en) * | 2015-05-21 | 2016-09-06 | Stmicroelectronics International N.V. | Charge pump circuit for a phase locked loop |
CN104935163B (zh) * | 2015-06-03 | 2017-07-11 | 西安电子科技大学 | 一种低电荷泄露的四支路电荷泵 |
CN106026757A (zh) * | 2016-05-17 | 2016-10-12 | 中国电子科技集团公司第二十四研究所 | 一种差分电荷泵 |
US10483845B2 (en) * | 2017-12-26 | 2019-11-19 | Mediatek Inc. | Charge pump having level-shifting mechanism |
KR102611781B1 (ko) * | 2019-06-19 | 2023-12-08 | 에스케이하이닉스 주식회사 | 차지 펌프 회로를 포함하는 반도체 장치 |
CN111585569A (zh) * | 2020-06-11 | 2020-08-25 | 西安电子科技大学 | 一种用于锁相环的新型电荷泵结构 |
CN112650139B (zh) * | 2020-12-11 | 2022-08-02 | 北京时代民芯科技有限公司 | 一种面向ddr3存储协议的时钟控制器及控制方法 |
CN113824316B (zh) * | 2021-10-26 | 2023-11-03 | 上海交通大学 | 一种基于数字反相器的可综合电荷泵电路 |
-
2007
- 2007-05-14 CN CN2007100744416A patent/CN101309079B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101309079A (zh) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101309079B (zh) | 一种用于锁相环电路(pll)的电荷泵结构 | |
KR0185474B1 (ko) | 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 | |
CN101515709B (zh) | 超低失配锁相环电路的电荷泵 | |
US7724862B2 (en) | Phase locked loop apparatus with adjustable phase shift | |
CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
CN102832930A (zh) | 数字锁相回路系统及方法 | |
US5889437A (en) | Frequency synthesizer with low jitter noise | |
US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
JP2001515695A (ja) | デジタルワードにより同調される周波数合成回路 | |
US7612625B2 (en) | Bang-bang architecture | |
EP1303046B1 (en) | Inject synchronous narrowband reproducible phase locked loop | |
CN103684438A (zh) | 延迟锁相环 | |
US10050611B2 (en) | Oscillation circuit, voltage controlled oscillator, and serial data receiver | |
CN100558156C (zh) | 适用于高清数字电视的低抖动时钟生成电路 | |
CN106603070B (zh) | 低杂散快速锁定的锁相环电路 | |
US7386085B2 (en) | Method and apparatus for high speed signal recovery | |
CN114785340A (zh) | 一种基于可编程电容阵列的频带锁相环 | |
EP1421689A1 (en) | Differential ring oscillator stage | |
CN107809240A (zh) | 用于锁相环电路的环路滤波器及锁相环电路 | |
Anand et al. | A 2.75 Gb/s CMOS clock recovery circuit with broad capture range | |
US6717446B1 (en) | High speed programmable charge-pump with low charge injection | |
US7283602B2 (en) | Half-rate clock and data recovery circuit | |
CA2190222C (en) | A microwave multiphase detector | |
US6771102B2 (en) | Common mode feedback technique for a low voltage charge pump | |
CN210007691U (zh) | 基于led显示屏芯片的锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518057 Room 406, 4th Building, Phase I, Science and Technology Second Road Software Park, Nanshan High-tech Zone, Shenzhen City, Guangdong Province Patentee after: Shenzhen Shenyang electronic Limited by Share Ltd Address before: 518057 Room 406, 4th Building, Phase I, Science and Technology Second Road Software Park, Nanshan High-tech Zone, Shenzhen City, Guangdong Province Patentee before: Aike Chuangxin Microelectronic Co., Ltd. |