JP2798004B2 - チャンネル指定方式 - Google Patents

チャンネル指定方式

Info

Publication number
JP2798004B2
JP2798004B2 JP7117162A JP11716295A JP2798004B2 JP 2798004 B2 JP2798004 B2 JP 2798004B2 JP 7117162 A JP7117162 A JP 7117162A JP 11716295 A JP11716295 A JP 11716295A JP 2798004 B2 JP2798004 B2 JP 2798004B2
Authority
JP
Japan
Prior art keywords
circuit
output
synthesizer
shift register
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7117162A
Other languages
English (en)
Other versions
JPH08316835A (ja
Inventor
ファーベア ウルリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7117162A priority Critical patent/JP2798004B2/ja
Priority to US08/648,956 priority patent/US5710983A/en
Publication of JPH08316835A publication Critical patent/JPH08316835A/ja
Application granted granted Critical
Publication of JP2798004B2 publication Critical patent/JP2798004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、通信装置で用いられる
パイロット信号のチャンネル指定方式に関する。
【０００２】
【従来の技術】送信装置でキャリア信号を増幅する際な
どに使用されるパイロット信号は増幅器の非線形特性等
によって生じる歪みを補償する歪補償回路に使用されて
いる。パイロット信号にはその伝送路の特性や各回路の
温度特性などによってノイズや他チャンネルの歪が重畳
することがあり、これらの悪影響を防止して歪補償回路
の補償特性を改善するためにチャンネルを変更する（周
波数を変更する）必要がある。チャンネルを変更する方
法には、あらかじめ定められた順序でチャンネルを変え
ていく方法もあるが、ランダムにチャンネルが割り当て
られるキャリアに対応して、パイロット信号のチャンネ
ルもランダムに変更したほうがノイズや他チャンネルの
歪による悪影響が減少して望ましい。
【０００３】従来のチャンネル指定方式には、図５に示
すようなノイズ信号発生器によってランダムな信号を発
生し、パルス発生回路とシフトレジスタとでランダムな
データに変換して、そのデータからランダムなチャンネ
ルを得る方式や、図６に示すようなチャンネルデータを
記憶したＲＯＭからチャンネルデータを読みだす方式な
どが提案されている。
【０００４】図５は従来のノイズ信号発生器を使用した
チャンネル指定方式の構成を示すブロック図であり、図
６は従来のＲＯＭを使用したチャンネル指定方式の構成
を示すブロック図である。
【０００５】図５に示すように、ノイズ信号発生器を使
用したチャンネル指定方式では、パイロット信号を発振
するシンセサイザ１１と、ノイズ信号を発生するノイズ
信号発生器１４と、ノイズ信号をパルス化するパルス発
生回路１３と、パルス発生回路１３から出力されたパル
ス列を蓄積して複数のビットからなる並列データを出力
するシフトレジスタ１５と、シンセサイザ１１の発振周
波数が所定の周波数帯域内にあるか否かをシフトレジス
タ１５から出力されるデータによって判定する比較部１
６と、シンセサイザ１１に適応させて信号の整合を図る
整合回路１７と、シンセサイザ１１、パルス発生回路１
３、ノイズ信号発生器１４、シフトレジスタ１５、比較
部１６、および整合回路１７を制御する操作部１２とか
ら構成されている。
【０００６】シンセサイザ１１は不図示の位相比較器、
ＬＰＦ（ローパスフィルタ）、ＶＣＯ、およびプログラ
マブル分周器からなるＰＬＬ（フェーズ・ロック・ルー
プ）回路で構成されている。シンセサイザ１１の出力周
波数は上記プログラマブル分周器の設定値を変えること
で変更されため、プログラマブル分周器の設定値をラン
ダムなデータで設定することでチャンネルをランダムに
変更することが可能になる。
【０００７】上記のような構成において、不図示の制御
手段からチャンネル変更要求信号Ｉｃが出力されると、
操作部１２はパルス発生回路１３に制御信号を送出す
る。パルス発生回路１３は制御信号を受け取ると、ノイ
ズ信号発生器１４から出力されたノイズ信号をパルス化
してシフトレジスタ１５に送出する。シフトレジスタ１
５ではパルス発生回路１３から送られたパルス列を蓄積
し、操作部１２からの次の制御信号を待って、その時点
までに蓄積したランダムなデータを比較部１６へ出力す
る。比較部１６はシフトレジスタ１５から出力されたデ
ータが所定の範囲内にあるか否かを判定し、整合回路１
７でプログラマブル分周器の入力信号形態に変換してシ
ンセサイザ１１に供給する。シンセサイザ１１では整合
回路１７から送られたランダムなデータに基づいて対応
する周波数の信号を出力していた。一方、図６に示すよ
うに、ＲＯＭを使用したチャンネル指定方式では、パイ
ロット信号を発振するシンセサイザ２１と、各チャンネ
ルのデータを記憶しているＲＯＭ２３と、シンセサイザ
２１に対応させて信号の整合を図る整合回路２７と、不
図示の制御手段から送信されるチャンネルの変更要求信
号Ｉｃによってシンセサイザ２１、ＲＯＭ２３、および
整合回路２７を制御する操作部２２とから構成されてい
る。
【０００８】上記のような構成において、操作部２２は
不図示の制御手段からのチャンネル変更要求信号Ｉｃを
受け取るとＲＯＭ２３に制御信号を送出する。ＲＯＭ２
３はチャンネルを指定するためのチャンネルデータを記
憶しており、そのチャンネルデータが制御信号にしたが
って順番に読み出されて整合回路２７に送られる。整合
回路２７ではチャンネルデータをプログラマブル分周器
の入力信号形態に変換してシンセサイザ２１に供給す
る。シンセサイザ２１では整合回路２７から送られたチ
ャンネルデータに基づいて対応する周波数の信号を出力
していた。
【０００９】このようなＲＯＭ２３で記憶しているチャ
ンネルデータは、読み出されるチャンネルの順番に規則
性がないため、シンセサイザ２１から出力される信号は
周波数が統計的にランダムに変わるとみなすことができ
る。
【００１０】
【発明が達成しようとする課題】しかしながら上記した
ような従来のチャンネル指定方式のうち、ノイズ信号発
生器を使用した場合には、ノイズ信号発生器およびパル
ス発生回路のコストが非常に高くなるという欠点があっ
た。また、ノイズ信号発生器によって作られたノイズが
シンセサイザ等に回り込んでしまうことがあるため、シ
ンセサイザの出力信号の特性が劣化してしまうという問
題があった。さらに、パルス発生回路とシフトレジスタ
とで生成されるランダムなデータでは同じデータを２度
続けて出力する可能性があるため、別なチャンネルに変
更されないこともあった。
【００１１】一方、ＲＯＭを使用した場合には、ＲＯＭ
で記憶するデータ量はチャンネル数が増えるにしたがっ
て多くなるため、ＲＯＭに大きな記憶領域が必要になる
という問題があった。したがって、ワンチップマイコン
に内蔵されたＲＯＭなどでチャンネルデータを記憶する
場合、内蔵ＲＯＭで記憶している他のソフトウェアの記
憶領域を制限してしまうことがあった。
【００１２】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、使用メ
モリ量を削減し、かつ簡単な構成でランダムにチャンネ
ルを指定することが可能なチャンネル指定方式を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
本発明のチャンネル指定方式は、分周比のデータが設定
されることによって所定の周波数帯域内の信号を発振す
るシンセサイザを有し、前記シンセサイザのチャンネル
をランダムに変更するチャンネル指定方式において、シ
フトレジスタと、前記シフトレジスタの各出力にそれぞ
れ接続される複数のスイッチからなるスイッチ部と、前
記複数のスイッチの出力が入力され、排他的論理和の計
算出力を前記シフトレジスタの入力に帰還する排他的論
理和回路とによって前記分周比のデータを作成し、前記
シフトレジスタの各出力により前記シンセサイザのチャ
ンネルを指定するランダムデータ発生回路と、前記シフ
トレジスタの初期設定値と前記スイッチの開閉状態を設
定する初期設定値とを記憶する記憶素子とを有すること
を特徴とする。
【００１４】また、分周比のデータが設定されることに
よって所定の周波数帯域内の信号を発振するシンセサイ
ザを有し、前記シンセサイザのチャンネルをランダムに
変更するチャンネル指定方式において、シフトレジスタ
と、前記シフトレジスタの各出力にそれぞれ接続される
複数のスイッチからなるスイッチ部と、前記複数のスイ
ッチの出力が入力されるブール関数回路と、前記複数の
スイッチの出力と前記ブール関数回路の出力とが入力さ
れ、排他的論理和の計算出力を前記シフトレジスタの入
力に帰還する排他的論理和回路とによって前記分周比の
データを作成し、前記シフトレジスタの各出力により前
記シンセサイザのチャンネルを指定するランダムデータ
発生回路と、前記シフトレジスタの初期設定値と前記ス
イッチの開閉状態を設定する初期設定値とを記憶する記
憶素子とを有することを特徴とする。
【００１５】このとき、上記のチャンネル指定方式いず
れにおいても、排他的論理和回路は排他的否定論理和で
あってもよく、シンセサイザの発振周波数が所定の周波
数帯域内にあるか否かをランダムデータ発生回路の出力
データを使用して判定する比較部と、前記比較部の出力
データに所定のオフセット値を加算し、シンセサイザに
適応させてデジタル信号またはアナログ信号で出力する
整合回路と、記憶素子のデータで、スイッチ部、前記シ
フトレジスタ、前記比較部、および前記整合回路の初期
設定を行い、チャンネルの変更要求を受け取るとランダ
ムデータ発生回路に制御信号を送出して次の分周比のデ
ータを発生させる操作部とを有し、前記記憶素子は、前
記比較部の初期設定値である前記シンセサイザの発振周
波数が所定の周波数帯域内にあるか否かを判定するため
のデータと前記整合回路の初期設定値である前記オフセ
ット値とを記憶していてもよい。
【００１６】
【作用】上記のように構成された本発明のチャンネル指
定方式は、記憶素子が記憶しているシフトレジスタの初
期設定値によって最初のチャンネルが指定され、スイッ
チ部の各スイッチの開閉状態を設定する初期設定値によ
ってシフトレジスタの出力と排他的論理和回路の入力と
の接続の組み合せが設定される。
【００１７】そして、この排他的論理和回路の出力をシ
フトレジスタの入力に帰還させることで、任意の繰返し
周期を有する疑似乱数がシフトレジスタから出力され
る。この疑似乱数を分周比データとしてシンセサイザに
入力することでシンセサイザからはランダムに周波数が
変わる信号を得ることができる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１９】（第１実施例）図１は本発明のチャンネル
指定方式の第１実施例の構成を示すブロック図である。
また、図２は図１に示したランダムデータ発生回路の構
成を示すブロック図であり、図３は図１に示した整合回
路の構成を示すブロック図である。
【００２０】図１において、本実施例のチャンネル指定
方式は、パイロット信号を出力するシンセサイザ１と、
ランダムなデータを出力するためのランダムデータ発生
回路４と、シンセサイザ１の出力周波数が所定の周波数
帯域内にあるか否かをランダムデータ発生回路４から出
力されるデータによって判定する比較部６と、シンセサ
イザ１に適応させて信号の整合を図る整合回路７と、シ
ンセサイザ１、ランダムデータ発生回路４、比較部６、
および整合回路７の初期設定値を記憶する記憶素子であ
るＲＯＭ３と、シンセサイザ１、ランダムデータ発生回
路４、比較部６、整合回路７、およびＲＯＭ３を制御す
る操作部２とによって構成されている。
【００２１】図２において、ランダムデータ発生回路４
は、操作部２からの制御信号にしたがって、入力された
データを１ビットずつシフトして複数ビットからなる並
列データを出力するシフトレジスタ５と、シフトレジス
タ５の各出力にそれぞれ接続された複数のスイッチから
構成されるスイッチ部４１と、スイッチ部４１の各スイ
ッチから出力される信号の排他的論理和を出力する多入
力のＥＸＯＲ回路４２とによって構成されている。
【００２２】図３において、整合回路７は、初期設定時
に設定されるオフセット値を記憶するオフセット部７１
と、オフセット部７１の出力と比較部６の出力とを加算
する加算器７２と、デジタル信号である加算器７２の出
力をアナログ信号に変換するＤ／Ａ変換器７３と、デジ
タル信号である加算器７２の出力、またはアナログ信号
であるＤ／Ａ変換器７３の出力を選択するためのスイッ
チ７４、７５とによって構成されている。オフセット部
７１で記憶するオフセット値は所定の周波数帯域内の中
間の周波数をシンセサイザ１から発振させるために加え
られるものであり、このことによってシンセサイザ１で
はオフセット値に対応するチャンネルを中心としてラン
ダムにチャンネルが変更される。
【００２３】このような構成において、次に本実施例の
チャンネル指定方式の動作について説明する。
【００２４】電源投入後、まず操作部２からの信号によ
って、スイッチ部４１、シフトレジスタ４３、比較部
６、および整合回路７がＲＯＭ３に記憶している値でそ
れぞれ初期化される。スイッチ部４１の初期設定では、
各スイッチがそれぞれ開状態または閉状態に設定され
る。例えばシフトレジスタ４３のビット長が１６ビット
でスイッチ部４１を構成するスイッチが１６個のとき、
スイッチ部４１に初期設定値として「００００００００
１０００１１１０」（ここで、「０」はスイッチが開状
態、「１」はスイッチが閉状態にあることを意味する）
のデータが与えられると、シフトレジスタ４３の出力の
うち、スイッチが閉状態（「１」に設定）にある出力ビ
ットとＥＸＯＲ回路４２の入力とが接続される。
【００２５】また、シフトレジスタ４３には最初のチャ
ンネルに相当するデータとして「００００００００００
００００００」以外の任意の値、すなわち、少なくとも
１つのビットに「１」が設定された初期設定値が与えら
れる。比較部６には使用可能な所定の周波数帯域の上限
周波数と下限周波数とに相当するデータが初期設定値と
して与えられ、整合回路７にはオフセット部７１のオフ
セット値と、スイッチ７４、７５の状態（開または閉状
態）とがそれぞれ初期設定値として与えられる。
【００２６】スイッチ部４１の初期設定によって、シフ
トレジスタ４３の出力とＥＸＯＲ回路４２の入力とが接
続され、ＥＸＯＲ回路４２の出力がシフトレジスタ４３
の入力に帰還されると、シフトレジスタ４３の出力から
は操作部２から送られる制御信号毎に１６ビットのデー
タが出力される。このようにして発生するデータは疑似
乱数（ＰＮ：Ｐｓｅｕｄｏ Ｎｏｉｓｅ）と呼ばれてい
る。この疑似乱数は異なる一定数のデータを発生した
後、再び同じデータを出力する周期性を有しており、ス
イッチ部４１で「１」に設定されたビットの最大桁の値
で発生周期（反復レート）が決定される。ここでは
「１」に設定された最大桁が８ビット目なので２8 −１
＝２５５個のデータが発生した後に同じデータが再び発
生することになる。
【００２７】ここで、シフトレジスタ４３の初期設定値
として、「０００００００００１０１０１０１」のデー
タが与えられたとすると、シフトレジスタ４３からは表
１に示すようなデータが操作部２からの制御信号で一つ
ずつ順番に出力される（表１では下位８ビットのみ表
示、上位８ビットは使用しない）。
【００２８】
【表１】 初期設定後、不図示の制御手段から変更要求信号Ｉｃが
操作部２に送られると、操作部２は制御信号を送出し、
ランダムデータ発生回路４は操作部２からの制御信号に
よってデータ（疑似乱数）を出力する。比較部６では、
初期設定値として与えられた所定の周波数帯域の上限周
波数に相当するデータ（上限データ）および下限周波数
に相当するデータ（下限データ）と、ランダムデータ発
生回路４の出力データとを比較し、ランダムデータ発生
回路４の出力データが上限データまたは下限データを越
えた場合、つまりシンセサイザ１の出力周波数が所定の
周波数帯域の帯域外となる場合には、操作部２に帯域外
になる旨を送信する。このとき、操作部２はデータを変
更するためにランダムデータ発生回路４に再び制御信号
を送出し、ランダムデータ発生回路４は操作部２からの
制御信号によって次のデータ（疑似乱数）を発生する。
また、比較部６で比較した結果、ランダムデータ発生回
路４の出力データが上限データまたは下限データを越え
ない場合には、ランダムデータ発生回路４の出力データ
がそのまま整合回路７に送られる。
【００２９】整合回路７では初期設定値として与えられ
たオフセット部７１のオフセット値を加算器７２によっ
て比較部６の出力に加算する。そして、シンセサイザ１
のプログラマブル分周器の分周比がデジタル信号によっ
て設定される場合には、デジタル信号である加算器７２
の出力をそのまま（スイッチ７４とスイッチ７５とが図
３に示す下位置）シンセサイザ１に送出し、プログラマ
ブル分周器の分周比がアナログ信号によって設定される
場合には、Ｄ／Ａ変換器７３によってアナログ信号に変
換して（スイッチ７４及びスイッチ７５とが図３の上位
置）シンセサイザ１に送出する。
【００３０】シンセサイザ１では整合回路７の出力デー
タによってプログラマブル分周器の分周比が設定され、
新たなチャンネル（周波数）のパイロット信号が出力さ
れる。
【００３１】したがって、シフトレジスタ４３とＥＸＯ
Ｒ回路４２とがスイッチ部４１の初期設定によって任意
の周期を持つ疑似乱数を発生する回路となり、シフトレ
ジスタ４３の出力がシンセサイザ１のプログラマブル分
周器の分周比を設定するために使用されることで、簡単
な構成でシンセサイザ１のチャンネルをランダムに変更
することができる。このようなシフトレジスタ４３とＥ
ＸＯＲ回路４２とを使用した疑似乱数発生回路は反復レ
ートが長いため、多数のチャンネルに変更する必要があ
る場合などに用いられる。
【００３２】また、ＲＯＭ３には各部位の初期設定値の
みを記憶すればよいため、従来例と比較してＲＯＭの記
憶容量を大幅に削減することができる。よって、ワンチ
ップマイコンの内蔵ＲＯＭを使用する場合などでも、他
のソフトウェアのために大きな記憶領域を確保すること
が可能になるため、他のＲＯＭを必要とせず、内蔵ＲＯ
Ｍ一つで全てが制御可能となる。
【００３３】（第２実施例）図４は本発明のチャンネル
指定方式の第２実施例を示す図であり、ランダムデータ
発生回路の構成を示すブロック図である。
【００３４】図４に示すように本実施例ではランダムデ
ータ発生回路８として、論理積を計算するＡＮＤ回路８
５および論理和を計算するＯＲ回路８６を組み合せた論
理回路の出力を排他的論理和を計算するＥＸＯＲ回路８
７に入力している点が第１実施例と異なっている。その
他の構成は第１実施例と同様であるので、その説明は省
略する。
【００３５】なお、ＡＮＤ回路８５、ＯＲ回路８６、お
よびＥＸＯＲ回路８７とスイッチ部８１の各スイッチと
の接続の組み合せはあらかじめ定められたものに限定さ
れるため、初期設定時にはこれらの組合せの中から対応
する設定値が選択されてスイッチ部８１に送られる。
【００３６】このような構成にすると、ランダムデータ
発生回路８で発生する疑似乱数の発生周期（反復レー
ト）が第１実施例と比較して短くなり、発生する疑似乱
数の数が少なくなる。例えば、スイッチ部８１が１６個
のスイッチで構成され、初期設定値として「０００００
００００１１０１０１０」のデータが与えられると、
「１」に設定された最大桁は７ビット目なので、第１実
施例のような回路構成の場合は疑似乱数の発生周期（反
復レート）が２7 −１＝１２７となる。しかしながら、
図４に示すようにＥＸＯＲ回路８７の入力にＡＮＤ回路
８５およびＯＲ回路８６を接続することで疑似乱数の発
生周期が９になる。このような回路構成は反復レートが
短く、広い帯域でチャンネルを指定する場合などに用い
られる。
【００３７】ここで、シフトレジスタ８３に「００００
０００００１１１００１１」の初期設定値が与えられた
場合、シフトレジスタ８３からは表２に示すデータが操
作部からの制御信号で一つずつ順番に出力される（表２
では下位８ビットのみ表示、上位８ビットは使用しな
い）。
【００３８】
【表２】 したがって、第１実施例と同様にシフトレジスタ８３、
ＡＮＤ回路８５、ＯＲ回路８６、およびＥＸＯＲ回路８
７が疑似乱数を発生する回路となり、シンセサイザを構
成するプログラマブル分周器の分周比を設定するために
使用されることで簡単な回路構成でシンセサイザのチャ
ンネルをランダムに変更することができる。
【００３９】ところで、本実施例では、シフトレジスタ
８３の７ビット目と６ビット目とがＡＮＤ回路８５に入
力され、シフトレジスタ８３の４ビット目とＡＮＤ回路
８５の出力とがＯＲ回路８６に入力され、シフトレジス
タ８３の２ビット目とＯＲ回路８６の出力とがＥＸＯＲ
回路８７に入力される例で説明しているが、ＥＸＯＲ回
路８７の出力がシフトレジスタ８３に帰還される構成で
あれば、ＡＮＤ回路８５、ＯＲ回路８６、およびＥＸＯ
Ｒ回路８７の回路接続は本実施例の回路接続に限定され
る必要はない。また、ＡＮＤ回路８５、ＯＲ回路８６、
およびＥＸＯＲ回路８７の数はそれぞれ複数であっても
よく、ＡＮＤ回路８５、ＯＲ回路８６、およびＥＸＯＲ
回路８７の入力数（入力端子数）はそれぞれ多入力であ
ってもよい。このような場合、疑似乱数の発生パターン
および反復レートはこれらの回路接続によって任意に決
定される。
【００４０】なお、上記各実施例では、ＥＸＯＲ回路単
体、あるいはＡＮＤ回路、ＯＲ回路、およびＥＸＯＲ回
路を用いた例で説明しているが、これらブール演算を行
う論理回路はＥＸＯＲ回路、ＡＮＤ回路、およびＯＲ回
路に限らず、それぞれの反転機能を持つＥＸＮＯＲ回
路、ＮＯＲ回路、ＮＡＮＤ回路を用いてもよい。また、
これらの論理回路を組み合せたブール関数回路はＰＬＤ
（プログラマブル・ロジック・デバイス）等で実現して
もよい。
【００４１】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載する効果を奏する。
【００４２】シフトレジスタと、シフトレジスタの出力
にそれぞれ接続される複数のスイッチからなるスイッチ
部と、スイッチ部を構成する各スイッチの出力が入力さ
れ、排他的論理和の計算出力をシフトレジスタの入力に
帰還する排他的論理和回路とによってランダムな値の分
周比データを作成するランダムデータ発生回路とを有
し、記憶素子にシフトレジスタの初期設定値とスイッチ
の開閉状態を設定する初期設定値とを記憶することで、
ランダムデータ発生回路を構成するシフトレジスタおよ
び排他的論理和回路によって、シフトレジスタの出力か
ら任意の繰返し周期を有する疑似乱数を得ることがで
き、この疑似乱数を分周比データとしてシンセサイザに
入力することでシンセサイザからはランダムに周波数が
変わる信号を得ることができる。したがって簡単な構成
でランダムにチャンネルを指定することが可能になる。
【００４３】また、記憶素子には初期設定値のみを記憶
すればよいため、記憶容量を大幅に削減することができ
る。
【図面の簡単な説明】
【図１】本発明のチャンネル指定方式の第１実施例の構
成を示すブロック図である
【図２】図１に示したランダムデータ発生回路の構成を
示すブロック図である。
【図３】図１に示した整合回路の構成を示すブロック図
である。
【図４】図４は本発明のチャンネル指定方式の第２実施
例を示す図であり、ランダムデータ発生回路の構成を示
すブロック図である。
【図５】従来のノイズ信号発生器を使用したチャンネル
指定方式の構成を示すブロック図である。
【図６】従来のＲＯＭを使用したチャンネル指定方式の
構成を示すブロック図である。
【符号の説明】
１ シンセサイザ ２ 操作部 ３ ＲＯＭ ４、８ ランダムデータ発生回路 ６ 比較部 ７ 整合回路 ４１、８１ スイッチ部 ４２、８７ ＥＸＯＲ回路 ４３、８３ シフトレジスタ ７１ オフセット部 ７２ 加算器 ７３ Ｄ／Ａ変換器 ７４、７５ スイッチ ８５ ＡＮＤ回路 ８６ ＯＲ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−227124（ＪＰ，Ａ) 特開 平２−239733（ＪＰ，Ａ) 特開 平２−206917（ＪＰ，Ａ) 特開 平４−70015（ＪＰ，Ａ) 特開 昭56−111476（ＪＰ，Ａ) 特開 平６−21781（ＪＰ，Ａ) 特開 昭63−171015（ＪＰ，Ａ) 実開 平４−48720（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/183 G06F 7/58 H03K 3/84

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 分周比のデータが設定されることによっ
    て所定の周波数帯域内の信号を発振するシンセサイザを
    有し、前記シンセサイザのチャンネルをランダムに変更
    するチャンネル指定方式において、 シフトレジスタと、前記シフトレジスタの各出力にそれ
    ぞれ接続される複数のスイッチからなるスイッチ部と、
    前記複数のスイッチの出力が入力され、排他的論理和の
    計算出力を前記シフトレジスタの入力に帰還する排他的
    論理和回路とによって前記分周比のデータを作成し、前
    記シフトレジスタの各出力により前記シンセサイザのチ
    ャンネルを指定するランダムデータ発生回路と、 前記シフトレジスタの初期設定値と前記スイッチの開閉
    状態を設定する初期設定値とを記憶する記憶素子と、を
    有することを特徴とするチャンネル指定方式。
  2. 【請求項２】 分周比のデータが設定されることによっ
    て所定の周波数帯域内の信号を発振するシンセサイザを
    有し、前記シンセサイザのチャンネルをランダムに変更
    するチャンネル指定方式において、 シフトレジスタと、前記シフトレジスタの各出力にそれ
    ぞれ接続される複数のスイッチからなるスイッチ部と、
    前記複数のスイッチの出力が入力され、排他的否定論理
    和の計算出力を前記シフトレジスタの入力に帰還する排
    他的否定論理和回路とによって前記分周比のデータを作
    成し、前記シフトレジスタの各出力により前記シンセサ
    イザのチャンネルを指定するランダムデータ発生回路
    と、 前記シフトレジスタの初期設定値と前記スイッチの開閉
    状態を設定する初期設定値とを記憶する記憶素子と、を
    有することを特徴とするチャンネル指定方式。
  3. 【請求項３】 分周比のデータが設定されることによっ
    て所定の周波数帯域内の信号を発振するシンセサイザを
    有し、前記シンセサイザのチャンネルをランダムに変更
    するチャンネル指定方式において、 シフトレジスタと、前記シフトレジスタの各出力にそれ
    ぞれ接続される複数のスイッチからなるスイッチ部と、
    前記複数のスイッチの出力が入力されるブール関数回路
    と、前記複数のスイッチの出力と前記ブール関数回路の
    出力とが入力され、排他的論理和の計算出力を前記シフ
    トレジスタの入力に帰還する排他的論理和回路とによっ
    て前記分周比のデータを作成し、前記シフトレジスタの
    各出力により前記シンセサイザのチャンネルを指定する
    ランダムデータ発生回路と、 前記シフトレジスタの初期設定値と前記スイッチの開閉
    状態を設定する初期設定値とを記憶する記憶素子と、を
    有することを特徴とするチャンネル指定方式。
  4. 【請求項４】 分周比のデータが設定されることによっ
    て所定の周波数帯域内の信号を発振するシンセサイザを
    有し、前記シンセサイザのチャンネルをランダムに変更
    するチャンネル指定方式において、 シフトレジスタと、前記シフトレジスタの各出力にそれ
    ぞれ接続される複数のスイッチからなるスイッチ部と、
    前記複数のスイッチの出力が入力されるブール関数回路
    と、前記複数のスイッチの出力と前記ブール関数回路の
    出力とが入力され、排他的否定論理和の計算出力を前記
    シフトレジスタの入力に帰還する排他的否定論理和回路
    とによって前記分周比のデータを作成し、前記シフトレ
    ジスタの各出力により前記シンセサイザのチャンネルを
    指定するランダムデータ発生回路と、 前記シフトレジスタの初期設定値と前記スイッチの開閉
    状態を設定する初期設定値とを記憶する記憶素子と、を
    有することを特徴とするチャンネル指定方式。
  5. 【請求項５】 請求項１ないし４いずれか１項に記載の
    チャンネル指定方式において、 シンセサイザの発振周波数が所定の周波数帯域内にある
    か否かをランダムデータ発生回路の出力データを使用し
    て判定する比較部と、 前記比較部の出力データに所定のオフセット値を加算
    し、シンセサイザに適応させてデジタル信号またはアナ
    ログ信号で出力する整合回路と、 記憶素子のデータで、スイッチ部、前記シフトレジス
    タ、前記比較部、および前記整合回路の初期設定を行
    い、チャンネルの変更要求を受け取るとランダムデータ
    発生回路に制御信号を送出して次の分周比のデータを発
    生させる操作部と、を有し、 前記記憶素子は、前記比較部の初期設定値である前記シ
    ンセサイザの発振周波数が所定の周波数帯域内にあるか
    否かを判定するためのデータと前記整合回路の初期設定
    値である前記オフセット値とを記憶することを特徴とす
    るチャンネル指定方式。
JP7117162A 1995-05-16 1995-05-16 チャンネル指定方式 Expired - Lifetime JP2798004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7117162A JP2798004B2 (ja) 1995-05-16 1995-05-16 チャンネル指定方式
US08/648,956 US5710983A (en) 1995-05-16 1996-05-16 Channel selecting system utilizing a random number generator having a shift register, switches and Boolean function circuit to randomly select a channel frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7117162A JP2798004B2 (ja) 1995-05-16 1995-05-16 チャンネル指定方式

Publications (2)

Publication Number Publication Date
JPH08316835A JPH08316835A (ja) 1996-11-29
JP2798004B2 true JP2798004B2 (ja) 1998-09-17

Family

ID=14704993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7117162A Expired - Lifetime JP2798004B2 (ja) 1995-05-16 1995-05-16 チャンネル指定方式

Country Status (2)

Country Link
US (1) US5710983A (ja)
JP (1) JP2798004B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095235A2 (en) 2003-03-24 2004-11-04 Quorum Systems, Inc. Multi-mode wireless bridge system and method using a single-radio transceiver
US7031672B2 (en) * 2003-03-24 2006-04-18 Quorum Systems, Inc. Direct conversion transmitter system and method with quadrature balancing and low LO feed through
EP2333957B1 (en) 2009-12-04 2015-01-28 Nxp B.V. A clock signal generator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944925A (en) * 1974-08-05 1976-03-16 Motorola, Inc. Phase-locked loop transceiver having automatic frequency offset selectability
JPS5523039A (en) * 1978-08-04 1980-02-19 Toshiba Corp Water repellent activated carbon
JPS6014534A (ja) * 1983-07-05 1985-01-25 Nec Corp チヤンネル指定方式
JPH02206917A (ja) * 1989-02-06 1990-08-16 Fujitsu Ltd ランダム周波数信号発生回路
JP3345114B2 (ja) * 1992-08-18 2002-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高周波信号受信機
EP0688446A1 (en) * 1993-03-10 1995-12-27 National Semiconductor Corporation Radio frequency telecommunications transceiver
US5452319A (en) * 1993-06-17 1995-09-19 Itt Corporation Method and system for increasing the reliability of multiple frequency communication systems

Also Published As

Publication number Publication date
JPH08316835A (ja) 1996-11-29
US5710983A (en) 1998-01-20

Similar Documents

Publication Publication Date Title
US5153532A (en) Noise generator using combined outputs of two pseudo-random sequence generators
US6192385B1 (en) Pseudorandom number generating method and pseudorandom number generator
KR0153180B1 (ko) 프랙셔널 n 주파수 합성기 및 주파수 합성 방법
US5566099A (en) Pseudorandom number generator
JP2645525B2 (ja) スプリアス補償を有する周波数シンセサイザ
US6150847A (en) Device and method for generating a variable duty cycle clock
KR100862317B1 (ko) 디지털 주파수 곱셈기, 및 출력 신호 생성 방법
US4815018A (en) Spurless fractional divider direct digital frequency synthesizer and method
US5195111A (en) Programmable frequency dividing apparatus
US5867068A (en) Frequency synthesizer using double resolution fractional frequency division
JP4900753B2 (ja) 周波数シンセサイザおよび低雑音周波数合成方法
US4918403A (en) Frequency synthesizer with spur compensation
US7127225B2 (en) Accumulator controlled prescaler in a phased locked loop
JP2798004B2 (ja) チャンネル指定方式
US4514696A (en) Numerically controlled oscillator
GB2333622A (en) Single counter dual modulus frequency division apparatus
KR100422114B1 (ko) 주파수분할회로및방법과주파수분할회로가내장된전화단말기
US4149125A (en) Frequency synthesizer for transmitter receiver using a phase locked loop
US6108393A (en) Enhanced prescaler phase interface
JP3649874B2 (ja) 分周回路
US5144571A (en) Direct digital synthesizer with feedback shift register
JP2002539662A (ja) ランダム信号発生器並びにランダム信号の発生方法
JP3485449B2 (ja) クロック分周切替回路
US5966421A (en) Emulation of an m bit counter driven by a desired clock frequency given a central clock frequency
US7288972B1 (en) Circuitry for synthesizing an arbitrary clock signal and methods for the synthesis thereof