CN101527563B

CN101527563B - 具有延伸且连续的可分频率范围的多模数分频器

Info

Publication number: CN101527563B
Application number: CN2008100821243A
Authority: CN
Inventors: 丁建裕; 孙圣景; 王耀祺; 杨朝栋; 王富正; 萧硕源
Original assignee: MStar Semiconductor Inc Taiwan
Current assignee: MStar Semiconductor Inc Taiwan
Priority date: 2008-03-03
Filing date: 2008-03-03
Publication date: 2011-04-20
Anticipated expiration: 2028-03-03
Also published as: CN101527563A

Abstract

一种具有延伸且连续的可分频率范围的多模数分频器，包含有一多模数分频电路、一脉冲产生电路以及一模数信号产生电路，其中多模数分频电路根据一输入频率以及一除数产生一输出频率，而除数的数值范围可区分成多个数值区间。脉冲产生电路用于产生一脉冲信号，而模数信号产生电路判断除数属于哪一个数值区间以产生一判断结果，并依据判断结果将脉冲产生电路所产生的脉冲信号输入多模数分频电路中的一特定分频单元，以作为该特定分频单元输出一模数信号时的参考对像之一，使得多模数分频器可正确地读入除数。

Description

具有延伸且连续的可分频率范围的多模数分频器

技术领域

本发明涉及一种多模数分频器(multi-modulus divider)，特别涉及一种具有延伸且连续的可分频率范围的多模数分频器。

背景技术

为了实现日益复杂的通信规格，通信系统中所使用的频率合成器(frequency synthesizer)被要求具备大范围的频率合成能力以搭配各种不同规格的晶体振荡器(crystal oscillator)，以及除了整数倍之外也能合成非整数倍的频率的能力。图1是显示常用于频率合成器的一可编程(programmable)分频电路100的结构示意图，其包含有N个串接的分频单元(divider cell)110(在本范例中N＝6)，而每一个分频单元110都受一编程输入信号P_IN控制来执行除2或3的分频动作(其中，P_{IN_0}为编程输入信号P_IN的最低有效位(LSB)，而P_{IN_5}为编程输入信号P_IN的最高有效位(MSB))，例如当编程输入信号P_{IN_0}为0时，分频单元110a将输入频率除以2，而当编程输入信号P_{IN_0}为1时，分频单元110a将输入频率除以3；在每一次的除数周期中，最后一个分频单元110f产生一模数信号MO₆并往前传递至分频单元110e，经过分频单元110e重新计时(reclock)后成为模数信号MO₅并继续往前传递，直到分频单元110a产生模数信号MO₁，而只有在前一级传回的模数信号为逻辑“1”时，分频单元110才会读入编程输入信号P_IN，并依据编程输入信号P_IN的指示进行分频。

分频电路100的可分频率范围为2^N-2^N+1-1，其可产生的最大频率与最小频率之间大约只有2倍的差距，因此实际应用上受到诸多限制。改良后的分频电路200如图2所示，部分分频单元(在本实施范例中为分频单元110d-110f)的模数信号输出端增设有或门(OR gate)组成的逻辑电路，用来选择性地旁通(bypass)分频单元110d-110f的分频结果，举例来说，将P_{IN_6}设为‘0’时，不论模数信号MO₆为何，逻辑门222f均输出‘1’至分频单元110e的模数信号输入端，此动作相当于舍弃分频单元110f，而由分频单元110a-110e来产生分频电路200的分频输出；当P_{IN_6}以及P_{IN_5}的值均设为’0’时，不论模数信号MO₆及MO₅为何，逻辑门222e均输出‘1’至分频单元110d的模数信号输入端，相当于舍弃分频单元110e及分频单元110f。因此，分频电路200中真正影响输出频率的分频器数目可经由适当地设定编程输入信号P_IN来调整，因此，相较于图1所示的分频电路100，分频电路200的可分频率范围下限可延伸至2^M，其中M为不可被旁通的分频器数目，注意N＞M≥1。

虽然分频电路200藉由旁通部份分频单元而具有可分频率范围较广的优点，但应用于非整数-N的频率合成器时仍受到严格的限制，这是由于非整数-N频率合成器要求每个除数周期的运算结果都必须正确无误，并且由于除数是每个周期都改变的，并没办法同一个除数多等几个周期，直到正确除出来为止，这也是非整数-N频率合成器和一般频率合成器最大的差异之一。分频电路200中被旁通的所述分频单元的模数信号并不是在每个除数周期内都会有逻辑‘1’的状态，因此，某些除数可能无法被正确的读入，这种错误会发生在除值由＜2^K的值，跳至≥2^K的变化，其中K为正整数。举例而言，若K＝6，请参考图3，其是除数由63跳至64时，分频电路200的模数信号MO₁-MO₆的波形示意图，从图中可以看出，由于在除数小于64的除数周期(亦即图中的62及63的除数周期)中，分频单元110f被旁通，使得模数信号MO₆只与FO₆有关，故模数信号MO₆的周期是所求周期的2-3倍长(此时，MO₁-MO₅的周期是输入P_IN所对应的周期值，即为所需要的周期值)，造成在进入除数等于64的除数周期时，模数信号MO₆仍维持在逻辑‘0’状态，分频单元110f无法正确地读入P_{IN_5}，而为了不使除数变成0，此时分频电路200强制将P_{IN_4}进位为1，原本应该除64的除数周期变成除32，造成多模数分频器输出错误的频率。对整个频率合成器而言，这种错误会经由窄频频率调制(Narrow band FM)的机制反应到输出，而造成整个相位噪声变得非常的糟而无法忍受，甚至造成脱锁的情形发生。

简而言之，分频电路200虽然名义上可除的数值区间范围是2^M-2^(N+1)-1，但是只有当除数变动的范围不超过2^M-2^(M+1)-1、2^M+1-2^(M+2)-1...、以及2^N-2^(N+1)-1等各个区间时，才可以保证多模数分频器的输出频率不会产生错误，然而在整个数值区间2^M-2^(N+1)-1内并不保证每次分频时均能在一个分频周期内就能正确分频。

然而，在现今的应用趋势中，同一电路必须要能支持不同的参考频率(参考频率随着不同规格的晶体振荡器而改变，如：GSM＝13MHz或26MHz，CDMA＝19.2-19.8MHz，GPS＝16MHz，WCDMA＝15.36MHz...)，例如一GPS芯片，单独应用时采用16MHz的晶体振荡器，但搭配手机应用时，就必需能支持手机的参考频率13MHz或26MHz，而当支持的晶体规格多时，非整数-N频率合成器很难避免遇到除值从小于2^K的值跳成大于或等于2^K的值的变化，此时前述的分频电路200便不适用。

发明内容

有鉴于此，本发明的目的之一即在于提供一种具有延伸且连续的可分频率范围的多模数分频器及其分频方法，即使除数由小于2^K的值跳成大于或等于2^K的值时，仍可在一周期内正确地读入除数，以正确地执行分频运算，因此可更广泛地适用于非整数-N的频率合成器，而不受限于除数值或参考频率的限制。本发明可应用于GPS系统，且在整合多种平台的趋势下，更可广泛地应用到各种平台整合，如数字电视与手机、数字电视与GPS、蓝牙等诸多有线及无线通信应用。

根据本发明的一实施例，其提供一种多模数分频器。该多模数分频器包含有一多模数分频电路、一脉冲产生电路以及耦接于该多模数分频电路以及该脉冲产生电路的一模数信号产生电路，其中多模数分频电路包含有多个互相串接的分频单元，且所述分频单元中至少有一特定分频单元可被旁通。多模数分频电路用于根据一输入频率以及一除数产生一输出频率，而除数的数值范围可区分成多个数值区间。脉冲产生电路用于产生一脉冲信号，而模数信号产生电路判断除数属于哪一个数值区间以产生一判断结果，并依据判断结果将脉冲产生电路所产生的脉冲信号输入一特定分频单元，以作为该特定分频单元输出模数信号时的参考对像之一，其中，该特定分频单元对应于该判断结果。

根据本发明的另一实施例，提供一种以一多模数分频器来进行分频的方法，其中该多模数分频电路包含有多个互相串接的分频单元，且所述分频单元中至少有一特定分频单元可被旁通。多模数分频电路根据一输入频率以及一除数产生一输出频率，且除数的数值范围可区分成多个数值区间；该方法包含有下列步骤：产生一脉冲信号、判断除数属于哪一个数值区间以产生一判断结果，以及依据判断结果将脉冲信号输入一特定分频单元，以作为该特定分频单元输出模数信号时的参考对象之一，其中，该特定分频单元对应于该判断结果。

附图说明

图1示出了现有的可编程分频电路的结构示意图。

图2示出了现有改良后的可编程分频电路的结构示意图。

图3示出了图2所示的分频电路在除数由63跳至64时的模数信号MO₁-MO₆的波形示意图。

图4示出了本发明多模数分频器的一实施例的示意图。

图5示出了图4所示的脉冲产生电路以及模数信号产生电路的一实施例的示意图。

图6示出了图5所示的区间判断逻辑电路以及逻辑输出电路的一实施例的示意图。

图7示出了图4所示的多模数分频电路中特定分频器的电路结构的一实施例的示意图。

图8示出了图4所示的多模数分频器在除数由63跳至64时的模数信号MO₁-MO₆的波形示意图。

图9示出了图4所示的多模数分频器应用于一非整数-N频率合成器的一实施例的方块示意图。

附图符号说明

100、200	可编程分频电路	110a-110f	分频单元
				222e、222f	逻辑门	400	多模数分频器
410	多模数分频电路	415a-415f	分频单元
				420	脉冲产生电路	422	多路复用器
424、426	触发器	428	可变延迟电路

430	模数信号产生电路	432	区间判断逻辑电路
				434	逻辑输出电路	710	分频模块

720	模数信号处理电路	722	第一逻辑电路
				724	第二逻辑电路	726	第三逻辑电路
900	非整数-N频率合成器	910	∑-Δ调制电路

具体实施方式

请参考图4，其是本发明多模数分频器的一实施例的示意图。如图所示，多模数分频器400包含有一多模数分频电路410，主要由多个互相串接的分频单元415所组成，且分频单元415中至少有一分频单元可被旁通，在本实施例中，多模数分频电路410如图2所示般在分频单元415d、415e、415f的模数信号输出端增设逻辑门来实现旁通，其运作流程如先前所述，故有关多模数分频电路410的详细运作说明便不再赘述。然而，本发明并不限定旁通的实现方法，且亦不限定可被旁通的分频单元数目。

多模数分频电路410根据一输入频率F_IN以及一除数P_IN产生一输出频率，除数P_IN可以用多个二进制位表示，在此实施例中，除数P_IN包含有6个位(P_{IN_0}-P_{IN_5})，如同先前所述，当除数由小于2^K的值跳成大于或等于2^K的值时，现有的多模数分频电路无法保证正确地读入除数，为了解决此问题，多模数分频器400另包含有用来产生一脉冲信号的一脉冲产生电路420，以及一模数信号产生电路430，用来将该脉冲信号输入一特定分频单元415中(在本实施例为分频单元415e或分频单元415f)，作为该特定分频单元415输出一模数信号时的参考对象之一，以产生一“虚拟”的模数信号，令该模数分频电路410可正确地读入除数。

例如，当除数落在16-31时，多模数分频电路410将分频单元415e旁通，此时为了避免一旦除数由小于32的数值跳至大于等于32的数值时，分频单元415e发生无法正确读入除数的情况，模数信号产生电路430将脉冲产生电路420所输出的脉冲信号输入分频单元415e，以强制MO₅在除数周期中具有逻辑‘1’的状态；同样地，由于当除数落在大于等于32且小于64的数值区间时，多模数分频电路410将分频单元415f旁通，故此时模数信号产生电路430是将脉冲信号输入分频单元415f，以强制MO₆在除数周期中具有逻辑‘1’的状态，确保当除数进位时分频单元415f可以正确地读入P_{IN_5}，由此可知，模数信号产生电路430依据除数属于哪一个数值区间来判断要将脉冲信号输入哪一个分频单元415。

请同时参考图5，其是脉冲产生电路420以及模数信号产生电路430的一实施例的示意图，模数信号产生电路430包含有一区间判断逻辑电路432，用来依据除数P_IN的部分或全部位来判断除数属于哪一个数值区间，在本实施例中，数值区间包含有2^K-2^(K+1)-1，其中，K为大于等于4的正整数，亦即，区间判断逻辑电路432可判断出除数是落在16-31、32-63或64-127等范围内。区间判断逻辑电路432的判断结果接着输入一逻辑输出电路434，逻辑输出电路434可根据判断结果将脉冲信号输入特定的分频单元，举例来说，当判断结果为除数属于32-63的数值区间时，逻辑输出电路434即将脉冲信号输入分频单元415f(亦即，图标中的SET_MO₇信号)，以使模数信号MO₆在此除数周期具有逻辑‘1’的状态；当判断结果为除数属于16-31的数值区间时，逻辑输出电路434将脉冲信号输入分频单元415e(亦即，图标中的SET_MO₆信号)。

区间判断逻辑电路432以及逻辑输出电路434均可分别由多个逻辑门来加以实作，图6即为区间判断逻辑电路432以及逻辑输出电路434的一实施例。

接下来将举例说明模数信号产生电路430所输出的SET_MO₇信号或SET_MO₆信号如何在特定的时间周期产生虚拟的MO₆信号或MO₅信号。请参考图7，其显示耦接于模数信号产生电路430的特定分频单元415e(415f)的电路方块示意图，特定分频单元415e(415f)包含有一分频模块710以及一模数信号处理电路720，其中，分频模块710接收一输入频率F_IN并产生1/2倍或1/3倍的输出频率F_OUT，而模数信号处理电路720则接收前一级分频器所传送过来的模数信号MOD_IN，并输出一重新计时的模数信号MOD_OUT(即MO₅或MO₆)至下一级的分频器。与现有分频器不同的是，模数信号处理电路720除了第一逻辑电路722及第三逻辑电路726外，另具有耦接至模数信号产生电路430的一第二逻辑电路724(在本实施例中是以一或门加以实作)：当第一逻辑电路722依据分频模块710的一输出与一输入模数信号MOD_IN产生一第一输出信号OUT1后，或门724对第一输出信号OUT1与脉冲信号(SET_MO₇或SET_MO₆)进行逻辑或(logic OR)运算来产生一第二输出信号OUT2，接着，第三逻辑电路726再依据第二输出信号OUT2产生模数信号MOD_OUT，如此一来，当SET接脚没有输入时，特定分频单元415e(415f)的运作与现有步骤相同；然而，当脉冲信号输入SET接脚时，即使第一输出信号OUT1在除数周期内不为‘1’，模数信号处理电路720仍可藉由脉冲信号作为特定分频单元415e(415f)输出模数信号时的参考对像(与现有结构相比，等效上是“虚拟”一输入信号MOD_IN来产生适当的输出MOD_OUT，故可名为虚拟模数(pseudo-modulus))，来确保特定时间周期内，特定分频单元415e(415f)的模数信号MOD₅(MOD₆)在除数变化时具有逻辑‘1’状态，以便正确地读入进位的除数。

请注意，虽然以上所举的实施例是将图7所示的电路结构应用于特定分频单元415e、415f，但这是由于本实施例的电路，分频范围为16-127，故仅讨论除数从16-31的数值区间跳至32-63的数值区间，以及从32-63的数值区间跳至64-127的数值区间。换句话说，若多模数分频电路410所接收的除数落在其它数值区间时，其它对应的分频单元415也可采用图7所示的电路结构，而模数信号产生电路430则从所述分频单元中依据除数的大小选择出一特定分频单元，并将脉冲信号输入该特定分频单元的SET接脚。

以除数从63跳至64为例，多模数分频电路410的模数信号MO₁-MO₆的波形如图8所示。相较于图3所示的波形，由于模数信号产生电路430在特定的时间周期输入SET_MO₇信号至特定分频单元415f，使得原本MO₆信号为‘0’的除数周期产生一脉冲(图8所示的Pseudo_MO₆信号)，因此，特定分频单元415f在除数为64的除数周期可以正确地读入P_{IN_5}＝1，因而解决现有技术所面临的问题，使得多模数分频电路410具有连续的可分频率范围，更加推广了非整数-N频率合成器对于不同晶体振荡器所对应的不同参考频率的适用性。

值得注意的是，在本实施例中，若确定多模数分频器400不会进行跳跃区间的分频动作(也就是除数不会从小于2^k的值跳成大于或等于2^k的值)时，特定分频单元415f加载P_{IN_5}值的时间点可落在MO₅信号的下降缘(fallingedge)以及MO₁信号的上升缘(rising edge)之间，即图中所示的t₁到t₄之间。而若考虑到除值可能跨越2^K-1与2^K的边界时，特定分频单元415f加载P_{IN_5}值的时间点则最好落在MO₃信号的上升缘至MO₂信号的上升缘之间，亦即图中所示的t₂到t₃，在本实施例中，此区间可适用于任何除数落在16-127间的除值变化。故脉冲产生电路420除了用来产生脉冲信号之外，更控制脉冲信号的上升缘落在特定的时间区间内。

请再回到图5，如图所示，脉冲产生电路420可藉由以分频单元415b的输出频率FO₂来取样MO₃信号、以分频单元415a的输出频率FO₁来取样MO₃信号，或是延迟MO₃信号来产生上升缘落在t₂到t₃之间的脉冲信号。换句话说，有许多不同的方法，可以使产生的脉冲落在较佳的区间(在本实施例为t₂到t₃)。此外，若确定多模数分频器400不会进行跳跃区间的分频动作(也就是除数不会从小于2^K的值跳成大于或等于2^K的值)时，亦可直接以MO₄信号作为脉冲产生电路420输出的脉冲信号(此时产生的脉冲落在t₁到t₄之间)。而若确定除值一定≥32，亦可藉由延迟分频单元415d的输出MO₄、以FO₃对MO₄进行取样、以FO₂对MO₄进行取样、以FO₁对MO₄进行取样等方法来产生脉冲信号。

在本实施例中，脉冲产生电路420是以一多路复用器422来选择一路输入作为输出信号，当然，脉冲产生电路420可以仅包含触发器424、触发器426或可变延迟电路428，亦可达成实质上相同的功效。在另一实施例中，脉冲产生电路420与模数信号产生电路430可以整合在同一装置中，而不限定是以分开的两个装置来实作，例如，在产生一脉冲信号并根据除数的数值区间判断出应将脉冲信号输入哪一特定分频单元后，再调整脉冲信号的上升缘使其落在特定时间区间内并输入该特定分频单元。

由于以上所述的特性，多模数分频器400可适用于一非整数-N频率合成器(fractional-N synthesizer)，图9即为一实施例的示意图。非整数-N率合成器900由一∑-Δ调制电路(∑-Δmodulator，亦称为三角积分调制器)910在每一个除数周期产生一除数至多模数分频器400，除值变化的范围是由∑-Δ调制电路910的阶数来决定，例如三阶的∑-Δ调制电路的变化范围为-3-+4，若输入除值为60.123，则除数为57(60-3)到64(60+4)间的任一整数，使得长时间下，平均的除值为60.123。由于频率合成器900输出的频率范围是固定的，因此对于不同的晶体振荡器，会对应到不同的除值(输出频率＝参考频率×除值)。因此，为了适应不同的晶体振荡器，除数常会从(2^K-1)跳至2^K。

而脉冲产生电路420在每一个除数周期均产生一脉冲信号，由模数信号产生电路430判断应将脉冲信号输入多模数分频电路410中的哪一个特定分频单元，以帮助多模数分频电路410在每一个除数周期均可正确地读入除数值。由于多模数分频器400相较于现有的分频电路具有较广且连续的可分频率范围，在整个2^M-2^(N+1)-1的除数范围内都可以连续分频，不再受无法在一个周期内从小于2^K的值跳成大于或等于2^K的除值的限制，应用上较具弹性，有助于提升非整数-N频率合成器设计时的弹性及便利性。

本发明可应用于GPS系统，且在整合多种平台的趋势下，更可广泛地应用到各种平台整合，如数字电视与手机、数字电视与GPS、蓝牙等诸多有线及无线通信应用。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种多模数分频器，包含有：

多模数分频电路，包含有多个互相串接的分频单元，且所述分频单元中至少有一特定分频单元可被旁通，该多模数分频电路用于根据一输入频率以及一除数产生一输出频率，其中，该除数的数值范围可区分成多个数值区间；

脉冲产生电路，用来产生一脉冲信号；以及

模数信号产生电路，耦接于该多模数分频电路以及该脉冲产生电路，其判断该除数属于哪一个数值区间以产生一判断结果，并依据该判断结果将该脉冲信号输入该特定分频单元，以作为该特定分频单元输出一第一模数信号时的参考对象之一，其中，该特定分频单元对应于该判断结果。

2.如权利要求1所述的多模数分频器，其中，所述数值区间包含有2^K-2^(K+1)-1，其中，K为大于等于4的正整数。

3.如权利要求1所述的多模数分频器，其中，该脉冲产生电路控制该脉冲信号的一边缘落在一特定时间区间内。

4.如权利要求3所述的多模数分频器，其中，所述分频单元包含有接收该输入频率的第一分频单元，接收该第一分频单元的一输出频率的一第二分频单元，以及接收该第二分频单元的一输出频率的一第三分频单元；该第二分频单元输出有一第二模数信号至该第一分频单元，以及该第三分频单元输出有一第三模数信号至该第二分频单元，而该特定时间区间是指该第三模数信号的一边缘至该第二模数信号的一边缘间的时间区间。

5.如权利要求4所述的多模数分频器，其中，该脉冲产生电路是以该第二分频单元的输出频率来取样该第三模数信号以产生该脉冲信号。

6.如权利要求4所述的多模数分频器，其中，该脉冲产生电路是以该第一分频单元的输出频率来取样该第三模数信号以产生该脉冲信号。

7.如权利要求4所述的多模数分频器，其中，该脉冲产生电路延迟该第三模数信号以产生该脉冲信号。

8.如权利要求1所述的多模数分频器，其中，该脉冲产生电路在该多模数分频器的每一个除数周期均产生一脉冲信号。

9.如权利要求1所述的多模数分频器，其中，该模数信号产生电路包含有：

区间判断逻辑电路，其依据该除数的部分或全部位来判断该除数属于哪一个数值区间，以产生该判断结果；以及

逻辑输出电路，耦接于该区间判断逻辑电路、该脉冲产生电路以及该特定分频单元，用来依据该判断结果将该脉冲信号输入该特定分频单元，以作为该特定分频单元输出该第一模数信号时的参考对像之一。

10.如权利要求9所述的多模数分频器，其中，该多模数分频电路包含有多个可被旁通的分频单元，该逻辑输出电路依据该判断结果在所述可被旁通的分频单元中选择出该特定分频单元，并将该脉冲信号输入该特定分频单元。

11.如权利要求1所述的多模数分频器，其中，该特定分频单元包含有：

分频模块；以及

模数信号处理电路，耦接于该分频模块以及该模数信号产生电路，该模数信号处理电路包含有：

第一逻辑电路，耦接于该分频模块，用以依据该分频模块的一输出与一输入模数信号来产生一第一输出信号；

第二逻辑电路，耦接于该第一逻辑电路以及该模数信号产生电路，用以依据该第一输出信号与该脉冲信号来产生一第二输出信号；以及

第三逻辑电路，耦接于该第二逻辑电路，用以依据该第二输出信号产生该第一模数信号。

12.如权利要求1所述的多模数分频器，其是设置在一非整数-N频率合成器中。

13.一种以一多模数分频器来进行分频的方法，其中，该多模数分频器包含有多个互相串接的分频单元，且所述分频单元中至少有一特定分频单元可被旁通，该多模数分频器用于根据一输入频率以及一除数产生一输出频率，且该除数的数值范围可区分成多个数值区间，该方法包含有下列步骤：

产生一脉冲信号；

判断该除数属于哪一个数值区间以产生一判断结果；以及

依据该判断结果将该脉冲信号输入该特定分频单元，以作为该特定分频单元输出一第一模数信号时的参考对象之一，其中，该特定分频单元对应于该判断结果。

14.如权利要求13所述的方法，其中，所述数值区间包含有2^K-2^(K+1)-1，其中，K为大于等于4的正整数。

15.如权利要求13所述的方法，其中，该脉冲信号的一边缘落在一特定时间区间内。

16.如权利要求15所述的方法，其中，所述分频单元包含有接收该输入频率的第一分频单元，接收该第一分频单元的一输出频率的第二分频单元，以及接收该第二分频单元的一输出频率的第三分频单元；该第二分频单元输出有第二模数信号至该第一分频单元，以及该第三分频单元输出有第三模数信号至该第二分频单元，而该特定时间区间是指该第三模数信号的一边缘至该第二模数信号的一边缘间的时间区间。

17.如权利要求16所述的方法，其中，产生该脉冲信号的步骤包含有以该第二分频单元的输出频率来取样该第三模数信号。

18.如权利要求16所述的方法，其中，产生该脉冲信号的步骤包含有以该第一分频单元的输出频率来取样该第三模数信号。

19.如权利要求16所述的方法，其中，产生该脉冲信号的步骤包含有延迟该第三模数信号。

20.如权利要求13所述的方法，其中，产生该脉冲信号的步骤包含有在该多模数分频器的每一个除数周期均产生一脉冲信号。

21.如权利要求13所述的方法，其中，产生该判断结果的步骤包含有：

依据该除数的部分或全部位来判断该除数属于哪一个数值区间，以产生该判断结果。

22.如权利要求13所述的方法，其中，该多模数分频器包含有多个可被旁通的分频单元，依据该判断结果将该脉冲信号输入该特定分频单元的步骤包含有：

依据该判断结果在所述可被旁通的分频单元中选择出该特定分频单元，并将该脉冲信号输入该特定分频单元。

23.如权利要求13所述的方法，其中，该特定分频单元包含有一分频模块以及耦接于该分频模块的一模数信号处理电路，且该模数信号处理电路依据该分频模块的一输出与一输入模数信号来进行逻辑运算以产生第一输出信号、依据该第一输出信号与该脉冲信号来进行逻辑运算以产生第二输出信号，以及依据该第二输出信号产生该第一模数信号。

24.如权利要求13所述的方法，其是应用于一非整数-N频率合成器。