KR101042375B1

KR101042375B1 - 디지털／주파수 변환기 및／또는 펄스 주파수 변조기를갖는 마이크로컨트롤러

Info

Publication number: KR101042375B1
Application number: KR1020077011753A
Authority: KR
Inventors: 스캇 레이몬드 핑크; 조하네스 알베르터스 반 니에커크; 조셉 헤리 줄리쳐
Original assignee: 마이크로칩 테크놀로지 인코포레이티드
Priority date: 2004-12-01
Filing date: 2005-11-16
Publication date: 2011-06-17
Also published as: ATE429072T1; CN101084625A; US7466753B2; KR20070084525A; EP1829215B1; TWI360948B; EP1829215A1; TW200637150A; WO2006060170A1; US20060114983A1; CN101084625B; DE602005014008D1

Abstract

본 발명은 디지털/주파수 변환기 및 펄스 주파수 변조기 능력을 갖는 마이크로컨트롤러에 관한 것이다. 디지털/주파수 변환기(DFC)는 주파수가 변할 수 있는 50 퍼센트 듀티 사이클 사각파 신호를 생성하며, 50 퍼센트 듀티 사이클 사각파 신호는 증분 레지스터에 들어간 카운트 값에 직접 비례하며 선형적이다. 펄스 주파수 변조기(PFM)는 카운터의 각 롤오버에 대하여 입력 클록의 펄스폭을 갖는 펄스들을 생성한다. 이 펄스들의 주파수는 증분 레지스터에 들어간 카운트 값에 직접적으로 비례 선형적이다.

마이크로컨트롤러, 주파수, 펄스

Description

디지털／주파수 변환기 및／또는 펄스 주파수 변조기를 갖는 마이크로컨트롤러{MICROCONTROLLER HAVING A DIGITAL TO FREQUENCY CONVERTER AND／OR A PULSE FREQUENCY MODULATOR}

본 발명은 집적회로 마이크로컨트롤러에 관한 것으로, 특히 디지털/주파수 변환기 및 펄스 주파수 변조기 능력을 갖는 집적회로 마이크로컨트롤러에 관한 것이다.

집적회로 마이크로컨트롤러는 순차적인 동작, 래치 디지털 회로, 및 데이터 버스를 통한 정보 전달을 구동 또는 스테핑하기 위하여 클록(들)을 이용한다. 타이머, 카운터, 프리스케일러, 및 스토리지 레지스터는 집적회로 마이크로컨트롤러내에 집적될 수 있으며 그 동작을 위하여 클록(들)을 이용할 수 있다. 카운터는 각 클록 펄스 마다 한 카운트씩 카운트 업 또는 다운하며, 타이머, 프리스케일러 등에 사용된다. 마이크로컨트롤러는 전력 생성 및 제어, 전자 라이팅 밸러스트, 모터 제어, 및 무선 튜닝에 폭넓게 이용된다. 따라서, 집적회로 마이크로컨트롤러가 디지털/주파수 변환기(DFC) 출력, 및/또는 펄스 주파수 변조기(PFM) 출력을 가질 필요가 있다.

상술한 문제점을 해결하기 위하여, 본 발명은 디지털/주파수 변환기 및/또는 펄스 주파수 변조기 능력을 갖는 집적회로 마이크로컨트롤러를 제공하는 것을 목적으로 한다. 디지털/주파수 변환기(DFC)는 주파수가 변할 수 있는 50 퍼센트 듀티사이클 사각파 신호를 생성할 수 있으며, 50 퍼센트 듀티 사이클 사각파 신호는 증분 레지스터로 들어간 카운트 값에 직접 비례하며 선형적이다. 펄스 주파수 변조기(PFM)는 카운터의 각 롤오버마다 입력 클록의 펄스 폭을 갖는 펄스를 생성할 수 있다. 이들 펄스의 주파수는 증분 레지스터로 들어간 카운트 값에 직접 비례하며 선형적이다.

DFC는 고주파(1/2 클록 주파수까지)에서 동작하고 PFM 펄스의 길이는 매우 짧기(입력 클록 펄스폭) 때문에, DFC 및/또는 PFM 능력을 갖는 마이크로컨트롤러를 이용하는 전자 시스템의 유도성 부품들은 출력 필터가 고주파용으로 설계되어 실질적으로 소형이다. 또한, DFC 및/또는 PFM 신호를 생성하는데 사용되는 로직 회로는 표준 타이머/카운터용으로 이용될 수 있다. 따라서, 본 발명의 마이크로컨트롤러는 DFC 및 PFM 생성과, 표준 타이밍 및 카운팅이 가능하다.

본 발명의 예시적인 실시예에 따르면, 집적회로 마이크로컨트롤러의 DFC 및/또는 PFM은 내부 발진기(예를 들면, 수정 발진기, RC 발진기, LC 발진기 등) 및/또는 외부 발진기, 게이팅 로직, 주파수 프리스케일러, 동조기, 타이머/카운터, 전 가산기(full-adder), 증분 레지스터, 슬레이브 레지스터, 및 데드 밴드 발생기(dead band generator)를 포함할 수 있다. 슬레이브 레지스터에 의해 증분 레지스터를 갖는 디지털 디바이스의 글리치-프리(glitch-free) 동작이 가능하다.

각 클록 펄스마다 하나씩 카운트 업할 수만 있는 표준 타이머 모듈의 동작과는 반대로, 본 발명의 예시적인 실시예는 타이머/카운터내의 값에 증분 레지스터내의 값을 가산하고 그 결과값을 새로운 값으로서 타이머/카운터로 되돌린다. 이는 "카운트 바이 N" 능력을 제공한다. 또한, 이는 50% 듀티 사이클 출력을 제공하기 위해 하이-오더 비트(예를 들면, 8 비트 카운터용 비트 7, 16 비트 카운터용 비트 15, 32 비트 카운터용 비트 31 등)를 이용할 수 있게 한다. 이 출력은 DFC 출력에 사용되는 경우에 증분 레지스터로 로딩된 값에 직접 비례하며 선형적이다. 전 가산기의 캐리-아웃 비트는 주파수가 변할 수 있는 고정 펄스 주기를 제공하여 PFM 출력을 제공하기 위한 출력으로서 사용될 수 있다.

또한, 본 발명의 예시적인 실시예는 보상 출력을 가질 수 있다. 데드 밴드 발생기는 데드 밴드용 클록 펄스의 수를 포함할 수 있는 데드 밴드 레지스터를 가질 수 있으며, 예를 들어 8 비트 데드밴드 레지스터는 0 내지 255 클록 카운트의 데드 밴드중에서 선택하는데 사용될 수 있다.

본 발명의 기술적인 장점은 1/2 클록 입력까지 주파수가 변할 수 있는 DFC 출력이다.

또 다른 기술적인 장점은 DFC 출력이 증분 레지스터에 로딩된 값에 직접 비례하며 선형적이라는 점이다.

또 다른 기술적인 장점은 DFC 출력이 50% 듀티 사이클이라는 점이다.

또 다른 기술적인 장점은 슬레이브 레지스터가 증분 레지스터의 글리치-프리 동작이 가능하도록 사용될 수 있다는 점이다.

또 다른 기술적인 장점은 카운트 바이 N 능력을 갖는 타이머/카운터이다.

또 다른 기술적인 장점은 1/2 클록 입력까지 주파수가 변할 수 있고 입력 클록의 펄스폭을 갖는 PFM 출력이다.

또 다른 기술적인 장점은 PFM 출력이 증분 레지스터에 로딩된 값에 직접 비례하며 선형적이다는 점이다.

또 다른 기술적인 장점은 DFC 및 PFM 신호와, 동일한 로직 모듈을 이용한 표준 타이밍 및 카운팅의 생성이다.

다른 기술적인 특징 및 장점들은 본 발명의 목적을 위하여 제공되고 첨부한 도면과 관련하여 주어진 실시예의 설명으로부터 명백할 것이다.

본 발명의 보다 완전한 이해와 그 장점들은 첨부한 도면과 관련된 다음의 설명을 참조하여 얻을 수 있다.

도 1은 디지털 주파수 변환기(DFC) 및/또는 펄스 주파수 변조기(PFM) 능력을 갖는 집적회로 마이크로컨트롤러의 블록도이고,

도 2는 예시적인 실시예에 따른 DFC 및/또는 PFM을 생성하기 위한 디지털 로직 블록도이다.

본 발명은 다양한 변형물 및 대체 형태가 가능하지만, 본 발명의 예시적인 실시예는 도면에 예로서 도시되고 여기에 상세히 기재되었다. 하지만, 특정 실시예의 설명은 본 발명을 개시한 특정 형태로 한정하려는 것이 아니고, 반대로, 첨부한 청구항에 한정된 것과 같은 본 발명의 정신과 범위내의 모든 변경물, 동등물, 및 대체물을 포함하려 한다는 것이 이해되어야 한다.

이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 부호로 나타내고, 유사한 구성요소는 아래첨자를 달리 하여 동일한 부호로 나타낸다.

여기에 사용된 클록 속도는 클록을 발생시키는데 사용되는 발진기 주파수로서, 주파수가 높을수록 클록 속도는 빠르다.

도 1은 디지털/주파수 변환기(DFC) 및/또는 펄스 주파수 변조기(PFM) 능력을 갖는 집적회로 마이크로컨트롤러의 블록도이다. 집적회로 마이크로컨트롤러(102)는 입출력 인터페이스(104), 중앙처리장치(CPU)(106), 클록 발진기(108), 타이머(114), 디지털/주파수 변환기(112), 및 펄스 주파수 변조기(110)를 포함할 수 있다. CPU(106)는 데이터 및 제어 버스(116)를 통해 타이머(114), 디지털/주파수 변환기(112), 및 펄스 주파수 변조기(110)로 데이터 및 제어 정보를 전달한다. 클록 신호는 클록 신호 라인(118 및 118a)을 통해 클록 발진기(108)에서 중앙처리장치(106), 타이머(114), 디지털/주파수 변환기(112), 및 펄스 주파수 변조기(110)에 공급될 수 있다.

도 2는 예시적인 실시예에 따른 DFC 및/또는 PFM을 생성하기 위한 디지털 로직 블록도이다. 참조부호(200)로 나타낸 DFC 및 PFM 로직은 내부 클록 발진기(202)(내부 클록 발진기(202)는 마이크로컨트롤러(102)의 클록 발진기(108)로부터 분리되거나 또는 마이크로컨트롤러(102)의 클록 발진기(108)일 수 있음), 클록 멀티플렉서(204), 주파수 프리스케일러(206), 동조기(208), 동조/비동조 클록 멀티플렉서(210), 데드 밴드 발생기(212), 타이머/카운터(214), DFC/PFM 멀티플렉서(216), 전 가산기(218), 슬레이브 레지스터(220), 증분 레지스터(222), 및 AND 게이트(224)를 포함할 수 있다. AND 게이트(224)의 출력(226)은 DFC(50% 듀티 사이클) 또는 PFM(클록의 펄스폭에서의 펄스) 신호를 공급한다. 선택적으로, (인버터(238)로부터) AND 게이트(240)는 출력(226)의 DFC 또는 PFM 신호의 컴플리먼트를 공급한다. 외부 클록 입력(230) 또는 내부 발진기(202)는 예를 들어 버스(116)를 통한 CPU(106)로부터의 입력(248)을 이용하여 클록 멀티플렉서(204)에 의해 선택될 수 있다.

클록 멀티플렉서(204)는 내부 발진기(202)에 결합된 입력과 외부 발진기(도시하지 않음)에 결합하기 위한 다른 입력(230)을 갖는다. 선택은 예를 들어 버스(116)를 통한 CPU(106)로부터의 입력(248)에 의해 제어될 수 있다. 클록 멀티플렉서(204)의 출력은 선택된 발진기 주파수를 예를 들어 양의 정수 값으로 분할할 수 있는 프리스케일러(206)에 결합된다. 프리스케일러(206)의 출력은 동조기(208)의 입력과 동조/비동조 클록 멀티플렉서(210)의 입력에 결합된다. 동조/비동조 클록 멀티플렉서(210)의 다른 입력은 동조기(208)의 출력에 결합된다. 동조기(208)는 예를 들어 입력(246)에서 웨이크-업 이벤트의 발생시 클록 펄스의 검증을 동조화하는데 사용될 수 있다. 동조 또는 (프리스케일된) 비동조 클록 펄스의 선택은 동조/비동조 클록 멀티플렉서(210)로 수행되고 타이머/카운터(214)와 데드밴드 발생기(212)에 결합된다.

슬레이브 레지스터(220)는 증분 레지스터(222)내에서 찾은 증분 값을 저장한다. 증분 값은 입력(244)을 통해 증분 레지스터(222)에 로딩될 수 있다. 타이머/카운터(214)에 저장된 카운트 값과 슬레이브 레지스터(220)에 저장된 증분 값이 전 가산기(218)에서 함께 가산되고 그 결과값은 (동조/비동조 클록 멀티플렉서(210)의 출력에서) 각 클록 펄스마다 타이머/카운터(214)에 다시 저장된다. 이것에 의해 "카운트 바이 N" 카운터가 가능하며 여기서 출력(236)의 하이-오더 비트, 예를 들어 비트 7은 8비트 카운터용이고, 비트 15는 16 비트 카운터용이고, 비트 31은 32 비트 카운터 용 등은 DFC 모드용 50 퍼센트 듀티 사이클 출력을 제공하는데 사용될 수 있다. 하이-오더 비트가 로직 하이인 경우에 출력은 로직 하이이고, 하이-오더 비트가 로직 로우인 경우에 출력은 로직 로우이다. PFM 모드에서, 타이머/카운터(214)가 롤오버인 경우, 전 가산기(218)로부터의 캐리-아웃 출력(234)은 고정 펄스 주기의 가변 주파수 출력을 생성하는데 사용될 수 있다. DFC/PFM 멀티플렉서(216)는 DFC/PFM 선택 입력(232)에 의해 출력(236)(DFC - 50 퍼센트 듀티 사이클) 또는 출력(234)(PFM - 클록의 펄스폭에서의 펄스)을 선택한다.

데드 밴드 발생기(212) 및 DFC/PFM 멀티플렉서(216)의 출력은 일반적으로 반대 로직 레벨 출력(226 및 228) 사이의 선택가능한 데드 밴드를 유도하는 AND 게이트(224), 인버터(238), 및 AND 게이트(240)에 결합될 수 있다. 데드 밴드 발생기는 데드 밴드용 클록 펄스의 수가 들어 있을 수 있는 데드 밴드 레지스터(도시하지 않음)를 가질 수 있으며, 예를 들어 8 비트 데드 밴드 레지스터는 출력(226 및 228) 간의 데드 밴드 사이의 0 내지 255 클록 카운트 중에서 선택하는데 사용될 수 있 다. 데드 밴드 레지스터는 예를 들어 버스(116)를 통한 CPU(106)로부터의 입력(242)을 통해 로딩될 수 있다.

따라서, 본 발명은 상기한 목적 등을 달성할 수 있다. 본 발명이 바람직한 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명을 한정하지 않는다. 본 발명은 이 기술분야의 당업자에 의해 다양하게 변형될 수 있다. 본 발명의 실시예는 단지 예로서 본 발명의 범위를 한정하지 않는다. 따라서, 본 발명은 모든 측면에 있어 완전한 인식범위를 제공하는 첨부한 청구항의 정신과 범위에 의해서만 한정되어야 한다.

Claims

디지털/주파수 변환기(DFC) 및 펄스 주파수 변조기(PFM)를 갖는 집적회로 마이크로컨트롤러에 있어서,

중앙 처리 장치(CPU);

클록 입력 및 하이-오더 비트 출력을 갖는 타이머/카운터;

증분 레지스터;

상기 증분 레지스터에 결합된 제 1 입력, 상기 타이머/카운터에 결합된 제 2 입력, 상기 타이머/카운터에 결합된 출력, 및 캐리-아웃 출력을 가지며, 상기 타이머/카운터의 클록 입력에 클록 신호가 수신될 때마다 상기 증분 레지스터내에 저장된 N 값이 상기 타이머/카운터내에 저장된 카운트 값에 가산되는 전 가산기; 및

상기 타이머/카운터의 하이-오더 비트 출력에 결합된 제 1 입력, 상기 전 가산기의 캐리-아웃 출력에 결합된 제 2 입력, DFC/PFM 출력, 및 상기 제 1 또는 제 2 입력을 상기 DFC/PFM 출력에 결합하는 제 3 입력을 갖는 DFC/PFM 멀티플렉서를 포함하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 증분 레지스터와 상기 전 가산기 사이에 결합된 슬레이브 레지스터를 더 포함하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 DFC/PFM 멀티플렉서의 출력과 반대인 출력을 더 포함 하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제3항에 있어서, 상기 DFC/PFM 멀티플렉서의 출력과 상기 DFC/PFM 멀티플렉서의 반대 출력 사이의 데드 밴드를 발생하기 위한 데드 밴드 발생기를 더 포함하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제4항에 있어서, 상기 데드 밴드 발생기에 결합된 데드 밴드 레지스터를 더 포함하고, 상기 데드 밴드 레지스터는 상기 DFC/PFM 멀티플렉서와 인버터 출력 간의 데드 밴드의 클록 수를 저장하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 클록 신호에 결합된 입력 및 동조 클록 출력을 가지며, 이벤트 발생시 상기 클록 신호를 동조하는 동조기; 및

상기 타이머/카운터의 클록 입력에 결합된 출력, 클록 소스에 결합된 제 1 입력, 및 상기 동조 클록 출력에 결합된 제 2 입력을 가지며, 상기 클록 소스와 상기 동조 클록 출력 중에서 선택하는데 사용되는 동조/비동조 클록 멀티플렉서를 더 포함하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 타이머/카운터의 클록 입력에 결합된 클록 신호 주파수를 분할하는 클록 프리스케일러를 더 포함하는 것을 특징으로 하는 집적회로 마 이크로컨트롤러.
제1항에 있어서, 외부 클록 소스 또는 내부 클록 소스를 선택하는 클록 멀티플렉서를 더 포함하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 CPU는 상기 N 값을 상기 증분 레지스터에 기록하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 타이머/카운터의 하이-오더 비트 출력은 50 퍼센트 듀티 사이클을 갖는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제1항에 있어서, 상기 전 가산기의 캐리-아웃 출력은 상기 클록 신호와 같은 펄스폭을 갖는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
제5항에 있어서, 상기 CPU는 데드 밴드의 클록 카운터의 수를 상기 데드 밴드 레지스터에 기록하는 것을 특징으로 하는 집적회로 마이크로컨트롤러.
삭제
중앙 처리 장치(CPU);

상기 CPU에 결합된 클록 발진기; 및

상기 CPU와 클록 발진기에 결합된 펄스 주파수 변조기를 포함하고,

상기 펄스 주파수 변조기는,

클록 입력 및 하이-오더 비트 출력을 갖는 타이머/카운터,

증분 레지스터, 및

상기 증분 레지스터에 결합된 제 1 입력, 상기 타이머/카운터에 결합된 제 2 입력, 상기 타이머/카운터에 결합된 출력, 및 캐리-아웃 출력을 가지며, 상기 타이머/카운터의 클록 입력에 클록 신호가 수신될 때마다 상기 증분 레지스터내에 저장된 N 값이 상기 타이머/카운터내에 저장된 카운트 값에 가산되는 전 가산기를 포함하고,

상기 펄스 주파수 변조기의 캐리-아웃 출력의 신호는 고정 펄스 주기를 가지고 상기 증분 레지스터내에 저장된 N 값에 비례하고, 상기 고정 펄스 주기는 상기 클록 입력의 펄스 주기인 것을 특징으로 하는 집적회로 마이크로컨트롤러.
삭제
타이머/카운터와 증분 레지스터를 갖는 집적회로 마이크로컨트롤러로 디지털/주파수 변환 및 펄스 주파수 변조를 위한 방법에 있어서,

카운트 값을 상기 타이머/카운터에 제공하는 단계;

N 값을 상기 증분 레지스터에 제공하는 단계;

상기 카운트 값 및 N 값을 가산하고 그 결과를 각 클록 펄스에서 상기 타이머/카운터에 저장하는 단계;

디지털/주파수 변환을 위하여 상기 타이머/카운터의 하이-오더 비트를 선택하는 단계; 및

펄스 주파수 변조 가산 단계로 인한 캐리-아웃을 선택하는 단계를 포함하는 방법.
제16항에 있어서, 상기 N 값을 슬레이브 레지스터에 저장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 디지털/주파수 변환 및 상기 펄스 주파수 변조를 인버팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제18항에 있어서, 상기 디지털/주파수 변환과 상기 인버팅된 디지털/주파수 변환 사이의 데드 밴드를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제18항에 있어서, 상기 펄스 주파수 변조와 상기 인버팅된 펄스 주파수 변조 사이의 데드 밴드를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 이벤트 발생시 상기 클록 펄스를 동조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 클록 펄스의 주파수를 프리스케일링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 마이크로컨트롤러의 중앙 처리 장치를 이용하여 상기 증분 레지스터에 기록하는 단계를 더 포함하는 것을 특징으로 하는 방법.
삭제
타이머/카운터와 증분 레지스터를 갖는 집적회로 마이크로컨트롤러를 이용하여 펄스 주파수 변조하기 위한 방법에 있어서,

카운트 값을 상기 타이머/카운터에 제공하는 단계;

N 값을 상기 증분 레지스터에 제공하는 단계;

상기 카운트 값 및 N 값을 가산하고 그 결과를 각 클록 펄스에서 상기 타이머/카운터에 저장하는 단계; 및

펄스 주파수 변조 가산 단계로 인한 캐리-아웃을 선택하는 단계를 포함하는 방법.