JP4757065B2 - スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 - Google Patents
スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 Download PDFInfo
- Publication number
- JP4757065B2 JP4757065B2 JP2006069374A JP2006069374A JP4757065B2 JP 4757065 B2 JP4757065 B2 JP 4757065B2 JP 2006069374 A JP2006069374 A JP 2006069374A JP 2006069374 A JP2006069374 A JP 2006069374A JP 4757065 B2 JP4757065 B2 JP 4757065B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- count
- phase
- spread spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
- H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
1500/0.033 ≦ 2×m×p×u ≦ 1500/0.03
・・・(1)
を満足する値を77とし、変調周波数を31.62kHzとしている。
f<平均>=k/{k×T0+(n/N)×T0}
=(1/T0)×(k×N)/(k×N+n)
前記コントローラは、前記分周クロック信号と、前記第1及び第2のカウンタのカウント値とを入力し、前記基準周期は、前記分周回路における分周数と、前記第1のカウンタの所定カウント数と、前記入力クロック信号のクロック周期の積で規定される。
本発明は、入力クロック信号を入力し位相制御信号(6)に応じて出力クロック信号の位相を可変させる位相補間器(4)と、位相補間器(4)に対して位相制御信号(6)を供給し、前記出力クロック信号を周波数変調させる制御を行うSSC(スペクトラム拡散クロック)コントローラ(3)と、を備えたSSCG(スペクトラム拡散クロック発生器)において、SSCコントローラ(3)におけるpカウンタ(22)をアップダウンカウンタで構成し、カウント動作の繰り返し時、コントローラ(24)は、同じ組合せ論理を用いる。また、アップダウンカウンタ(23)は、例えばアップダウンを2回繰り返し、2回目のアップ時と1回目のダウン時には、論理反転する。すなわち、コントローラ(24)は、アップダウンカウンタのカウント値と状態から、基準周期内における位相制御信号(6)の活性状態の数を決定するにあたり、アップダウンカウンタの状態が予め定められた状態(2回目のアップ時:Su2、1回目のダウン時:Su3)にある場合、前記状態(Su2、Su3)にそれぞれ対応する他の状態(Su1、Su4)では正転させていた信号を、論理反転させる反転制御回路(43)を備えている。かかる構成により、コントローラ(24)の論理構成を縮減している。
p=108、u=54
としている。
53.30 ≦ u ≦ 55.90 ・・・(2)
となる。
u=0のとき、 n1=0、
u=aのとき、 n1=2a、
u=54のとき、n1=108
とする。
n1=2u
u=27−aのとき、
r0=1−{(54−2a)/108}、
r1=(54−2a)/108、
u=27+aのとき、
r0=(54−2a)/108、
r1=1−{(54−2a)/108}
となる。
n1=2u
とする。ただし、uは、uステートマシン42がSu0のときのアップダウンカウンタ23のアップカウント値(0〜27)である。
n1=108−2u
とする。ただし、uは、uステートマシン42がSu1のときのアップダウンカウンタ23のダウンカウント値(27〜0)である。反転制御回路43は、アップダウンカウンタ23のダウンカウント値uから、Su0の2uの代わりに、108−2uに対応する値を作成するために必要な信号(カウント値をデコードする不図示のデコーダの出力信号)の反転制御を行う。
n1=108−2u
とする。ただし、uは、uステートマシン42がSu2のときのアップダウンカウンタ23のアップカウント値(0〜27)である。反転制御回路43は、アップダウンカウンタ23のダウンカウント値uから、Su3の2uの代わりに、108−2uに対応する値を作成するために必要な信号(カウント値をデコードする不図示のデコーダの出力信号)の反転制御を行う。
n1=2u
とする。ただし、uは、uステートマシン42がSu3のときのアップダウンカウンタ23のダウンカウント値(27〜0)である。
2 出力端子
3、3’、30、30’ SSCコントローラ
4 位相補間器
5 分周クロック信号
6 ダウン信号
7 アップ信号
21 プリ分周器
22、22’ pカウンタ
23、23’ アップダウンカウンタ
24、24’ コントローラ
25 pカウント出力
26、26’ カウント値
27、27’ カウント値
31 kカウンタ
32、32’ アップダウンコントローラ
41 pステートマシン
42 uステートマシン
43 反転制御回路
44 udステートマシン
Claims (12)
- 入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、
クロック信号を入力し、予め定められた第1のカウント数でアップカウントからダウンカウントに折り返されアップとダウンのカウント動作を所定回行い予め定められた所定カウント数をカウントした時点で出力信号を出力し、且つ、状態の推移を管理するステートマシンを備えた第1のカウンタと、
前記第1のカウンタからの出力信号を受け、予め定められた第2のカウント数でアップカウントからダウンカウントに折り返され、且つ、状態の推移を管理するステートマシンを備えた第2のカウンタと、
前記第1及び第2のカウンタのカウント値と、前記第2のカウンタの状態と、に基づき、前記位相補間器に対して供給される前記位相制御信号を制御するコントローラと、
を備えている、ことを特徴とするスペクトラム拡散クロック制御装置。 - 前記第1のカウンタのカウント動作の繰り返しにおいて、前記コントローラでは、同じ組合せ論理が用いられる、ことを特徴とする請求項1記載のスペクトラム拡散クロック制御装置。
- 前記第1のカウンタは、アップとダウンのカウント動作を切り替える度に、初期状態から順次状態を推移させ、前記所定カウント数分のカウントが1巡すると、前記状態を前記初期状態に戻すとともに、前記出力信号を出力し前記第2のカウンタのカウント値を更新する、ことを特徴とする請求項1記載のスペクトラム拡散クロック制御装置。
- 前記第2のカウンタは、前記第2のカウント数にてアップカウントからダウンカウントへ折り返し、アップとダウンのカウント動作の組を所定回繰り返し、各カウント動作の度に順次状態を推移させ、カウントが1巡すると、前記状態を前記初期状態に戻し、
前記コントローラは、前記第1のカウンタのカウント値と、前記第2のカウンタのカウント値と状態とに基づき、予め定められた基準周期内に、前記位相制御信号を活性状態とする数を制御する、ことを特徴とする請求項1乃至3のいずれか一に記載のスペクトラム拡散クロック制御装置。 - 前記コントローラは、前記基準周期内において活性状態とされる前記位相制御信号の数を、前記第2のカウンタのカウント値の1つの変化に対して偶数単位で増加又は減少させる、ことを特徴とする請求項4記載のスペクトラム拡散クロック制御装置。
- 前記入力クロック信号を入力して分周し分周クロック信号を出力する分周回路を備え、
前記第1のカウンタは、前記分周クロック信号をカウントし、
前記コントローラは、前記分周クロック信号と、前記第1及び第2のカウンタのカウント値とを入力し、
前記基準周期は、前記分周回路における分周数と、前記第1のカウンタの所定カウント数と、前記入力クロック信号のクロック周期の積で規定される、ことを特徴とする請求項4又は5記載のスペクトラム拡散クロック制御装置。 - 前記コントローラは、前記第2のカウンタのカウント値と状態から、前記基準周期内における前記位相制御信号の活性状態の数を決定するにあたり、前記第2のカウンタの前記状態が予め定められた一の状態にある場合、前記一状態に対応する前記第2のカウンタの他の状態では正転させていた信号を、論理反転させる制御回路を備えている、ことを特徴とする請求項3乃至6のいずれか一に記載のスペクトラム拡散クロック制御装置。
- 前記コントローラは、前記位相補間器に対して、前記位相制御信号として、前記出力クロック信号の位相を遅らせるダウン信号を出力する、ことを特徴とする請求項1乃至7のいずれか一に記載のスペクトラム拡散クロック制御装置。
- 前記コントローラは、前記位相補間器に対して、前記位相制御信号として、前記出力クロック信号の位相を遅らせるダウン信号又は位相を進ませるアップ信号を出力する、ことを特徴とする請求項1乃至7のいずれか一に記載のスペクトラム拡散クロック制御装置。
- 前記コントローラは、前記位相補間器に対して、前記位相制御信号として、前記出力クロック信号の位相を遅らせるダウン信号と位相を進ませるアップ信号を出力し、アップ、ダウンの状態を保持する、ことを特徴とする請求項1乃至7のいずれか一に記載のスペクトラム拡散クロック制御装置。
- 前記コントローラは、前記アップとダウンで同一論理が用いられることを特徴とする請求項10に記載のスペクトラム拡散クロック制御装置。
- 入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器と、前記位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置と、を備えたスペクトラム拡散クロック発生装置であって、
前記スペクトラム拡散クロック制御装置として、請求項1乃至11のいずれか一に記載のスペクトラム拡散クロック制御装置を備えたことを特徴とするスペクトラム拡散クロック発生装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069374A JP4757065B2 (ja) | 2006-03-14 | 2006-03-14 | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 |
US11/717,151 US7541853B2 (en) | 2006-03-14 | 2007-03-13 | Spread spectrum block control apparatus and spread spectrum clock generating apparatus |
KR20070024485A KR100865642B1 (ko) | 2006-03-14 | 2007-03-13 | 스펙트럼 확산 클록 제어 장치 및 스펙트럼 확산 클록 발생장치 |
CN2007100857927A CN101039109B (zh) | 2006-03-14 | 2007-03-14 | 频谱扩展时钟控制装置及频谱扩展时钟发生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069374A JP4757065B2 (ja) | 2006-03-14 | 2006-03-14 | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007251371A JP2007251371A (ja) | 2007-09-27 |
JP4757065B2 true JP4757065B2 (ja) | 2011-08-24 |
Family
ID=38517780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069374A Expired - Fee Related JP4757065B2 (ja) | 2006-03-14 | 2006-03-14 | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7541853B2 (ja) |
JP (1) | JP4757065B2 (ja) |
KR (1) | KR100865642B1 (ja) |
CN (1) | CN101039109B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5451012B2 (ja) * | 2008-09-04 | 2014-03-26 | ピーエスフォー ルクスコ エスエイアールエル | Dll回路及びその制御方法 |
FR2937198B1 (fr) * | 2008-10-13 | 2010-10-22 | St Microelectronics Grenoble | Procede et dispositif d'estimation de parametres d'un systeme d'etalement du spectre d'un signal d'horloge. |
JP2011107750A (ja) * | 2009-11-12 | 2011-06-02 | Renesas Electronics Corp | 半導体集積回路装置 |
JP5896503B2 (ja) * | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
US8736340B2 (en) * | 2012-06-27 | 2014-05-27 | International Business Machines Corporation | Differential clock signal generator |
CN106374884B (zh) | 2015-07-22 | 2021-05-07 | 恩智浦美国有限公司 | 扩频时钟发生器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488627A (en) * | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
US5812831A (en) * | 1996-04-22 | 1998-09-22 | Motorola, Inc. | Method and apparatus for pulse width modulation |
JP3607439B2 (ja) * | 1996-11-11 | 2005-01-05 | 株式会社日立製作所 | 半導体集積回路装置 |
US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
US6292507B1 (en) * | 1999-09-01 | 2001-09-18 | Lexmark International, Inc. | Method and apparatus for compensating a spread spectrum clock generator |
JP2004511933A (ja) * | 2000-10-06 | 2004-04-15 | ザイリンクス インコーポレイテッド | デジタル移相器 |
JP4544780B2 (ja) * | 2001-05-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | クロック制御回路 |
JP2003332908A (ja) | 2002-05-15 | 2003-11-21 | Ricoh Co Ltd | Pll回路、これを用いた画像読取装置及び電子機器 |
JP2005004451A (ja) * | 2003-06-11 | 2005-01-06 | Nec Electronics Corp | スペクトラム拡散クロック発生装置 |
JP4390646B2 (ja) * | 2004-07-09 | 2009-12-24 | Necエレクトロニクス株式会社 | スプレッドスペクトラムクロック生成器及びその変調方法 |
JP2006333174A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | クロック発生装置及び半導体集積回路装置 |
-
2006
- 2006-03-14 JP JP2006069374A patent/JP4757065B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-13 US US11/717,151 patent/US7541853B2/en not_active Expired - Fee Related
- 2007-03-13 KR KR20070024485A patent/KR100865642B1/ko not_active IP Right Cessation
- 2007-03-14 CN CN2007100857927A patent/CN101039109B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101039109A (zh) | 2007-09-19 |
KR20070093856A (ko) | 2007-09-19 |
US20070217483A1 (en) | 2007-09-20 |
JP2007251371A (ja) | 2007-09-27 |
CN101039109B (zh) | 2012-07-18 |
US7541853B2 (en) | 2009-06-02 |
KR100865642B1 (ko) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4684919B2 (ja) | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 | |
US5410683A (en) | Programmable divider exhibiting a 50/50 duty cycle | |
US11916557B2 (en) | Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method | |
US9588916B1 (en) | Interrupt latency reduction | |
JP4757065B2 (ja) | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 | |
JP4979202B2 (ja) | 対称的な出力を有するプログラマブル周波数分割器 | |
JP2007200293A (ja) | 情報処理システムにおいてデジタル信号をx.5で除算するための方法及び装置 | |
US6882229B1 (en) | Divide-by-X.5 circuit with frequency doubler and differential oscillator | |
JP4587798B2 (ja) | スペクトラム拡散クロック発生装置 | |
US7236040B2 (en) | Method and apparatus for generating multiphase clocks | |
JP2001148690A (ja) | クロック発生装置 | |
JP3110377B2 (ja) | 逓倍回路 | |
JPWO2008065869A1 (ja) | クロック信号分周回路及びクロック信号分周方法 | |
US6677786B2 (en) | Multi-service processor clocking system | |
KR101042375B1 (ko) | 디지털/주파수 변환기 및/또는 펄스 주파수 변조기를갖는 마이크로컨트롤러 | |
US5815694A (en) | Apparatus and method to change a processor clock frequency | |
JP2004056717A (ja) | 半導体装置、システムボードおよび多相クロック発生回路 | |
JPH10276083A (ja) | 偶数奇数分周回路 | |
US6952121B1 (en) | Prescaling for dividing fast pulsed signal | |
JP2006148840A (ja) | 半導体集積回路およびクロック生成用電子部品 | |
JP2002135116A (ja) | Pll回路と分周方法 | |
JP2009290733A (ja) | 周波数変調機能付きクロック生成回路 | |
JPH10150361A (ja) | 分周器及びpll回路 | |
JPH0548435A (ja) | (2n+1)/2分周回路 | |
JP2002217711A (ja) | プリスケーラ及びpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4757065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |