JP2002217711A - プリスケーラ及びｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】分周比切替え動作の誤動作に対するマージン時
間を十分に確保し得るプリスケーラを提供する。 【解決手段】切替え信号生成部Ｐは、エクステンダ部Ｅ
の出力信号Ｐoutとモジュラス信号ＸＭＤとの位相に基
づいて、分周比切替え信号ＯＲの出力タイミングを切替
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、出力信号周波数
を設定された周波数に一致させるように動作するＰＬＬ
回路に関するものである。

【０００２】近年、自動車電話や携帯電話等の移動体通
信機器にＰＬＬ回路が使用されている。このようなＰＬ
Ｌ回路では、その使用周波数帯域が益々高くなっている
ため、そのような高周波数帯域において、安定した動作
を行うことが必要となっている。

【０００３】

【従来の技術】図４は、従来のＰＬＬ回路の一例を示
す。発振器１は水晶振動子の発振に基づく固有周波数の
基準クロック信号ＣＫを基準分周器２に出力する。基準
分周器２はカウンタ回路で構成され、シフトレジスタ３
で設定される分周比に基づいて、前記基準クロック信号
ＣＫを分周して、基準信号ｆｒを位相比較器４に出力す
る。

【０００４】前記位相比較器４には、比較分周器５から
比較信号ｆｐが出力される。そして、位相比較器４は前
記基準信号ｆｒと比較信号ｆｐとの周波数差及び位相差
に応じたパルス信号ΦＲ，ΦＰをチャージポンプ６に出
力する。

【０００５】前記チャージポンプ６は、前記位相比較器
４から出力されるパルス信号ΦＲ，ΦＰに基づいて、出
力信号ＳＣＰをローパスフィルタ（以下ＬＰＦとする）
７に出力する。

【０００６】この出力信号ＳＣＰは、直流成分にパルス
成分が含まれたものであり、その直流成分はパルス信号
ΦＲ，ΦＰの周波数変動にともなって変化し、パルス成
分はパルス信号ΦＲ，ΦＰの位相差に基づいて変化す
る。

【０００７】前記ＬＰＦ７は、チャージポンプ６の出力
信号ＳＣＰを平滑して高周波成分を除去した出力信号Ｓ
ＬＰＦを電圧制御発振器（以下ＶＣＯとする）８に出力
する。

【０００８】前記ＶＣＯ８は、前記ＬＰＦ７の出力信号
ＳＬＰＦの電圧値に応じた周波数の出力信号ｆvcoを外
部回路に出力するとともに、前記比較分周器５に出力す
る。前記比較分周器５は、パルススワロー方式であっ
て、プリスケーラ９と、メインカウンタ１０と、スワロ
ーカウンタ１１と、制御回路１２とから構成される。

【０００９】前記ＶＣＯ８の出力信号ｆvcoは、前記プ
リスケーラ９に入力され、そのプリスケーラ９は入力信
号ｆvcoの周波数をＭ分周若しくはＭ＋１分周して、メ
インカウンタ１０及びスワローカウンタ１１に出力信号
Ｐoutとして出力する。

【００１０】前記スワローカウンタ１１は、プリスケー
ラ９の出力信号ＰoutをＡ分周して、その出力信号を前
記制御回路１２に出力する。前記制御回路１２は、スワ
ローカウンタ１１の分周信号に基づいて、前記プリスケ
ーラ９に例えばＬレベルのモジュラス信号ＸＭＤを出力
し、プリスケーラ９はそのモジュラス信号ＸＭＤに基づ
いて、入力信号ｆvcoをＭ分周した出力信号Ｐoutを出力
する。

【００１１】また、スワローカウンタ１１がＡ個のパル
スをカウントしている間は、制御回路１２は例えばＨレ
ベルのモジュラス信号ＸＭＤを出力し、プリスケーラ９
はそのモジュラス信号ＸＭＤに基づいて、入力信号ｆvc
oをＭ＋１分周した出力信号Ｐoutを出力する。

【００１２】前記メインカウンタ１０の分周比は、前記
シフトレジスタ３で設定され、プリスケーラ９の出力信
号ＰoutをＮ分周して、前記位相比較器４に比較信号ｆ
ｐとして出力する。また、メインカウンタ１０の分周信
号は前記制御回路１２に出力され、制御回路１２はメイ
ンカウンタ１０が入力信号ＰoutをＮ分周する毎に、ス
ワローカウンタ１１に起動信号を出力する。

【００１３】従って、上記ＰＬＬ回路ではメインカウン
タ１０がプリスケーラ９の出力信号ＰoutをＮ分周する
毎にスワローカウンタ１１が動作して、プリスケーラ９
の出力信号Ｐoutをカウントする。

【００１４】前記プリスケーラ９の具体的構成を図５に
従って説明する。前記ＶＣＯ８の出力信号ｆvcoは、分
周切替え部Ｃを構成する同期型フリップフロップ回路Ｆ
Ｆ１〜ＦＦ３に入力信号ＣＫとして入力される。前記フ
リップフロップ回路ＦＦ１〜ＦＦ３はＤフリップフロッ
プ回路で構成される。

【００１５】前記フリップフロップ回路ＦＦ１の出力信
号Ｑは、前記フリップフロップ回路ＦＦ２にデータＤat
aとして入力される。前記フリップフロップ回路ＦＦ２
の出力信号Ｑは、ＯＲ回路１４ａに入力されるととも
に、前記フリップフロップ回路ＦＦ３にデータＤataと
して入力される。

【００１６】ＯＲ回路１４ａの出力信号は、前記フリッ
プフロップ回路ＦＦ１にデータＤataとして入力され
る。前記フリップフロップ回路ＦＦ３の出力信号Ｑは、
前記ＯＲ回路１４ａに入力される。

【００１７】前記フリップフロップ回路ＦＦ１の出力信
号ＸＱは、非同期型のエクステンダ部Ｅを構成するフリ
ップフロップ回路ＴＦＦ１，ＴＦＦ２のうち、同ＴＦＦ
１に入力信号ＣＫとして入力される。

【００１８】前記フリップフロップ回路ＴＦＦ１の出力
信号Ｑは、前記フリップフロップ回路ＴＦＦ２に入力信
号ＣＫとして入力され、フリップフロップ回路ＴＦＦ２
の出力信号Ｑは前記出力信号Ｐoutとして出力される。

【００１９】前記フリップフロップ回路ＴＦＦ１の出力
信号ＸＱは、同フリップフロップ回路ＴＦＦ１にＤata
として入力され、前記フリップフロップ回路ＴＦＦ２の
出力信号ＸＱは、同フリップフロップ回路ＴＦＦ２にＤ
ataとして入力される。

【００２０】前記フリップフロップ回路ＴＦＦ１，ＴＦ
Ｆ２の出力信号Ｑは、ＯＲ回路１４ｂに入力され、その
ＯＲ回路１４ｂには前記モジュラス信号ＸＭＤがインバ
ータ回路１３を介して入力される。

【００２１】また、前記ＯＲ回路１４ｂの出力信号ＯＲ
は、前記フリップフロップ回路ＦＦ３にセット信号ＳＥ
Ｔとして入力される。従って、各フリップフロップ回路
ＴＦＦ１，ＴＦＦ２は、フリップフロップ回路ＦＦ１の
出力信号ＸＱを４分周する回路として動作する。

【００２２】上記のようなプリスケーラ９の動作を図６
に従って説明する。ＶＣＯ８の出力信号ｆvcoが入力さ
れると、フリップフロップ回路ＦＦ１，ＦＦ２の動作に
より、フリップフロップ回路ＦＦ１から入力信号ｆvco
を４分周した出力信号ＸＱが出力される。

【００２３】フリップフロップ回路ＴＦＦ１の出力信号
Ｑは、フリップフロップ回路ＦＦ１の出力信号ＸＱを２
分周、すなわち入力信号ｆvcoを８分周した信号とな
り、フリップフロップ回路ＴＦＦ２の出力信号Ｑは、入
力信号ｆvcoを１６分周した信号となる。

【００２４】モジュラス信号ＸＭＤがＨレベルであれ
ば、ＯＲ回路１４ｂの出力信号ＯＲは、フリップフロッ
プ回路ＴＦＦ１，ＴＦＦ２の出力信号Ｑに基づいて決定
される。

【００２５】すなわち、このプリスケーラ９が入力信号
ｆvcoのカウント始点から、その入力信号ｆvcoの１２個
のパルスをカウントするまでは、フリップフロップ回路
ＴＦＦ１，ＴＦＦ２の出力信号Ｑはその少なくともいず
れかがＨレベルとなるため、ＯＲ回路１４ｂの出力信号
はＨレベルとなる。

【００２６】すると、フリップフロップ回路ＦＦ３の出
力信号ＱはＬレベルに固定されている。入力信号ｆvco
の１２個のパルスをカウントすると、フリップフロップ
回路ＴＦＦ１，ＴＦＦ２の出力信号ＱがともにＬレベル
となるため、ＯＲ回路１４ｂの出力信号はＬレベルとな
る。

【００２７】すると、フリップフロップ回路ＦＦ３が活
性化され、フリップフロップ回路ＦＦ１〜ＦＦ３の動作
により、フリップフロップ回路ＦＦ１から入力信号ｆvc
oを５分周した出力信号ＸＱが出力される。

【００２８】このような動作により、モジュラス信号Ｘ
ＭＤがＨレベルであれば、プリスケーラ９は入力信号ｆ
vcoのＭ＋１分周動作、すなわち１７分周した出力信号
Ｐoutを出力する。

【００２９】また、モジュラス信号ＸＭＤがＬレベルで
あれば、ＯＲ回路１４ｂの出力信号ＯＲはＨレベルに固
定されるため、フリップフロップ回路ＦＦ３は不活性化
され、その出力信号はＬレベルに固定される。

【００３０】従って、モジュラス信号ＸＭＤがＬレベル
であれば、プリスケーラ９は入力信号ｆvcoをＭ分周し
た出力信号Ｐoutを出力する。

【００３１】

【発明が解決しようとする課題】上記のようなＰＬＬ回
路では、スワローカウンタ１１の分周動作の開始にとも
なってモジュラス信号ＸＭＤがＨレベルとなって、プリ
スケーラ９がＭ＋１分周を行う。

【００３２】ところが、プリスケーラ９において、Ｍ＋
１分周を開始するカウント始点から、モジュラス信号Ｘ
ＭＤが立ち上がるまでに遅れ時間Ｔｄが生じている。ま
た、遅れ時間Ｔｄはプリスケーラ９の入力信号ｆvcoの
周波数に関わらず、ほぼ一定であるため、入力信号ｆvc
oの周波数の周波数が高くなるにつれて、マージン時間
Ｔｍが減少する。

【００３３】そして、図７に示すように、入力信号ｆvc
oの周波数が高くなって、マージン時間Ｔｍがなくなる
と、プリスケーラ９はＭ＋１分周動作を行うことができ
なくなり、誤動作となるとともに、Ｍ＋１分周動作によ
る周波数でロックアップ動作を行うことができなくなる
という問題点がある。

【００３４】また、電源電圧あるいは周囲温度が低下す
る等して、フリップフロップ回路を構成するトランジス
タの周波数特性が劣化した場合にも、マージン時間が減
少して、同様な不具合が発生する。

【００３５】この発明の目的は、分周比切替え動作の誤
動作に対するマージン時間を十分に確保し得るプリスケ
ーラを提供することにある。

【００３６】

【課題を解決するための手段】図１に示すように、切替
え信号生成部Ｐは、エクステンダ部Ｅの出力信号Ｐout
とモジュラス信号ＸＭＤとの位相に基づいて、分周比切
替え信号ＯＲの出力タイミングを切替える。

【００３７】

【発明の実施の形態】図１は、この発明を具体化したプ
リスケーラの一実施の形態を示す。前記従来例と同様な
ＰＬＬ回路で使用されるプリスケーラ２１は、切替え信
号生成部Ｐの構成を除いて、前記従来例のプリスケーラ
９の構成と同一である。

【００３８】前記切替え信号生成部Ｐは、ラッチ回路と
して動作するＤフリップフロップ回路ＤＦＦと、選択回
路２２とＯＲ回路１４ｂとで構成される。前記エクステ
ンダ部ＥのＴフリップフロップ回路ＴＦＦ２の出力信号
Ｑは、このプリスケーラ２１の出力信号Ｐoutとして出
力されるとともに、前記選択回路２２に第一の入力信号
Ａ１として入力され、さらに前記Ｄフリップフロップ回
路ＤＦＦにデータＤataとして入力される。

【００３９】前記Ｔフリップフロップ回路ＴＦＦ２の出
力信号ＸＱは、前記選択回路２２に第二の入力信号Ａ２
として入力される。前記Ｄフリップフロップ回路ＤＦＦ
には、モジュラス信号ＸＭＤがインバータ回路１３を介
してクロック信号ＣＫとして入力される。そして、Ｄフ
リップフロップ回路ＤＦＦの出力信号Ｑは、前記選択回
路２２に選択信号selectとして入力される。

【００４０】前記選択回路２２は、Ｈレベルの選択信号
selectが入力されると、入力信号Ａ２を出力信号outと
して出力し、Ｌレベルの選択信号selectが入力される
と、入力信号Ａ１を出力信号outとして出力する。そし
て、前記選択回路２２の出力信号outは、前記ＯＲ回路
１４ｂに入力される。

【００４１】次に、上記のように構成されたプリスケー
ラ２１の動作を図２及び図３に従って説明する。ＶＣＯ
８の出力信号ｆvcoが入力されると、分周切替え部Ｃ、
エクステンダ部Ｅ及び切替え信号生成部Ｐの動作によ
り、入力信号ｆvcoを１６分周あるいは１７分周した出
力信号Ｐoutが出力される。

【００４２】このとき、図２に示すように、出力信号Ｐ
outがＨレベルにあるとき、モジュラス信号ＸＭＤがＨ
レベルとなると、フリップフロップ回路ＤＦＦからＨレ
ベルの出力信号Ｑが出力される。

【００４３】すると、選択回路２２はフリップフロップ
回路ＴＦＦ２の出力信号ＸＱを選択してＯＲ回路１４ｂ
に出力する。この結果、ＯＲ回路１４ｂには出力信号Ｐ
outの逆相信号が入力されるため、出力信号Ｐoutに対
し、モジュラス信号ＸＭＤのマージン時間Ｔｍ１が確保
される。

【００４４】また、図３に示すように、出力信号Ｐout
がＬレベルにあるとき、モジュラス信号ＸＭＤがＨレベ
ルとなると、フリップフロップ回路ＤＦＦからＬレベル
の出力信号Ｑが出力される。

【００４５】すると、選択回路２２はフリップフロップ
回路ＴＦＦ２の出力信号Ｑを選択してＯＲ回路１４ｂに
出力する。この結果、ＯＲ回路１４ｂには出力信号Ｐou
tの同相信号が入力されるため、出力信号Ｐoutに対し、
モジュラス信号ＸＭＤのマージン時間Ｔｍ２が確保され
る。

【００４６】上記のように構成されたプリスケーラ２１
及びＰＬＬ回路では、次に示す作用効果を得ることがで
きる。 （１）出力信号Ｐoutに対するモジュラス信号ＸＭＤの
遅れに関わらず、出力信号Ｐoutに対するモジュラス信
号ＸＭＤの立ち上がりのマージン時間を十分に確保する
ことができる。 （２）マージン時間を十分に確保することができるの
で、プリスケーラ２１の入力信号ｆvcoの周波数が高く
なっても、あるいは電源電圧が低下した場合にも、Ｍ＋
１分周動作の誤動作を防止することができる。 （３）Ｍ分周動作及びＭ＋１分周動作を確実に行うこと
ができる。

【００４７】上記実施の形態は、次に示すように変更す
ることもできる。 ・分周切替え部を構成するフリップフロップ回路ＦＦ１
〜ＦＦ３は、３段のＤフリップフロップ回路によるリン
グカウンタで構成したが、２段のＤフリップフロップ回
路によるリングカウンタとしてもよい。・分周比を分数
としたＰＬＬ回路に上記構成を付加してもよい。

【００４８】

【発明の効果】以上詳述したように、この発明は分周比
切替え動作の誤動作に対するマージン時間を十分に確保
し得るプリスケーラを提供することができる。

【図面の簡単な説明】

【図１】 一実施の形態のプリスケーラを示す回路図で
ある。

【図２】 一実施の形態のプリスケーラの動作を示すタ
イミング波形図である。

【図３】 一実施の形態のプリスケーラの動作を示すタ
イミング波形図である。

【図４】 ＰＬＬ回路を示すブロック図である。

【図５】 プリスケーラの従来例を示す回路図である。

【図６】 従来のプリスケーラの動作を示すタイミング
波形図である。

【図７】 従来のプリスケーラの動作を示すタイミング
波形図である。

【符号の説明】

ＯＲ 分周比切替え信号 Ｃ 分周切替え部 ｆvco 入力信号 Ｅ エクステンダ部 Ｐout 出力信号 ＸＭＤ モジュラス信号 Ｐ 切替え信号生成部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 分周比切替え信号に基づいて、分周比を
   切替えながら入力信号を分周する分周切替え部と、 前記分周切替え部の出力信号を所定の分周比で分周する
   エクステンダ部と、 前記エクステンダ部の出力信号と、モジュラス信号とに
   基づいて、前記分周比切替え信号を生成する切替え信号
   生成部とを備えたプリスケーラであって、 前記切替え信号生成部は、前記出力信号とモジュラス信
   号との位相に基づいて、前記分周比切替え信号の出力タ
   イミングを切替えることを特徴とするプリスケーラ。
2. 【請求項２】 前記切替え信号生成部は、 前記モジュラス信号に基づいて前記エクステンダ部の出
   力信号をラッチして選択信号として出力するラッチ回路
   と、 前記選択信号に基づいて、前記エクステンダ部の相補出
   力信号のいずれかを選択して出力する選択回路と、 前記選択回路の出力信号と、前記モジュラス信号と、前
   記エクステンダ部を構成するフリップフロップ回路の出
   力信号とに基づいて、前記分周比切替え信号を生成する
   論理回路とから構成したことを特徴とするプリスケー
   ラ。
3. 【請求項３】 前記ラッチ回路は、前記モジュラス信号
   をクロック信号として、前記エクステンダ部の出力信号
   をラッチして出力するフリップフロップ回路で構成した
   ことを特徴とする請求項２記載のプリスケーラ。
4. 【請求項４】 前記選択回路は、前記選択信号に基づい
   て前記エクステンダ部の相補出力信号のいずれかを選択
   して出力するマルチプレクサで構成したことを特徴とす
   る請求項２乃至３のいずれかに記載のプリスケーラ。
5. 【請求項５】 前記論理回路は、前記選択回路の出力信
   号と、前記モジュラス信号と、前記エクステンダ部を構
   成するフリップフロップ回路の出力信号とが入力される
   ＯＲ回路で構成したことを特徴とする請求項２乃至４の
   いずれかに記載のプリスケーラ。
6. 【請求項６】 基準クロック信号を分周して基準信号を
   生成する基準分周器と、 前記基準信号と、比較信号との位相を比較する位相比較
   器と、 位相比較器の出力信号を電圧信号に変換するチャージポ
   ンプと、 前記チャージポンプの出力信号を平滑するローパスフィ
   ルタと、 前記ローパスフィルタの出力電圧に基づく周波数のパル
   ス信号を出力する電圧制御発振器と、 前記電圧制御発振器の出力信号を分周して、前記比較信
   号として出力する比較分周器とからなるＰＬＬ回路であ
   って、 前記比較分周器は、 前記電圧制御発振器の出力信号を、モジュラス信号に基
   づいて、異なる分周比で分周した出力信号を出力するプ
   リスケーラと、 前記プリスケーラの出力信号を分周するメインカウンタ
   と、 前記プリスケーラの出力信号を分周するスワローカウン
   タと、 前記メインカウンタとスワローカウンタのカウント信号
   に基づいて、前記モジラス信号を生成する制御回路とか
   ら構成し、 前記プリスケーラは、 前記分周比切替え信号に基づいて、分周比を切替えなが
   ら入力信号を分周する分周切替え部と、 前記分周切替え部の出力信号を所定の分周比で分周する
   エクステンダ部と、 前記エクステンダ部の出力信号と、モジュラス信号とに
   基づいて、前記分周比切替え信号を生成する切替え信号
   生成部とから構成し、 前記切替え信号生成部は、前記出力信号とモジュラス信
   号との位相に基づいて、前記分周比切替え信号の出力タ
   イミングを切替えることを特徴とするＰＬＬ回路。