JPH09232952A

JPH09232952A - 分周器及びｐｌｌ回路

Info

Publication number: JPH09232952A
Application number: JP8039947A
Authority: JP
Inventors: Morihito Hasegawa; 守仁長谷川
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1996-02-27
Filing date: 1996-02-27
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】バイナリーカウンタの数を削減して、回路面積
を削減し得る比較分周器を備えたＰＬＬ回路を提供す
る。【解決手段】選択回路２４は、第一の分周比を設定する
第一の分周比設定信号Ａと、第一の分周比より大きい第
二の分周比を設定する第二の分周比設定信号Ｎ−Ａとが
入力され、第一及び第二の分周比設定信号Ａ，Ｎ−Ａの
いずれか一つを、選択信号ＳＬに基づいて選択して出力
する。分周器１０は、選択回路２４から出力された分周
比設定信号に基づいて、入力信号Ｐout を分周した分周
信号ＬＤＰを出力する。制御回路２３は、分周器１０か
ら出力される分周信号ＬＤＰに基づいて、分周比を順次
選択する選択信号ＳＬを選択回路２４に出力し、第二の
分周比設定信号Ｎ−Ａに基づく分周信号のみを出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、出力信号周波数
を設定された周波数に一致させるように動作するＰＬＬ
回路に使用する比較分周器に関するものである。

【０００２】近年、自動車電話や携帯電話等の移動体通
信にＰＬＬ回路が使用されている。このような移動体通
信機器では、その小型化及び低消費電力化が要請されて
いる。従って、ＰＬＬ回路の回路規模の縮小が必要とな
っている。

【０００３】

【従来の技術】図７は、従来のＰＬＬ回路の一例を示
す。発振器１は水晶振動子の発振に基づく固有周波数の
基準クロック信号ＣＫを基準分周器２に出力する。基準
分周器２は、カウンタ回路で構成され、シフトレジスタ
３で設定される分周比に基づいて、前記基準クロック信
号ＣＫを分周して、基準信号ｆｒを位相比較器４に出力
する。

【０００４】前記位相比較器４には、比較分周器５から
比較信号ｆｐが出力される。そして、位相比較器４は前
記基準信号ｆｒと比較信号ｆｐとの周波数差及び位相差
に応じたパルス信号ΦＲ，ΦＰをチャージポンプ６に出
力する。

【０００５】前記チャージポンプ６は、位相比較器４か
ら出力されるパルス信号ΦＲ，ΦＰに基づいて、出力信
号ＳＣＰをローパスフィルタ（以下ＬＰＦとする）７に
出力する。

【０００６】この出力信号ＳＣＰは、直流成分にパルス
成分が含まれたものであり、その直流成分は前記パルス
信号ΦＲ，ΦＰの周波数変動にともなって昇降し、パル
ス成分はパルス信号ΦＲ，ΦＰの位相差に基づいて変化
する。

【０００７】前記ＬＰＦ７は、チャージポンプ６の出力
信号ＳＣＰを平滑して高周波成分を除去した出力信号Ｓ
ＬＰＦを電圧制御発振器（以下ＶＣＯとする）８に出力
する。

【０００８】前記ＶＣＯ８は、前記ＬＰＦ７の出力信号
ＳＬＰＦの電圧値に応じた周波数の出力信号ｆvco を外
部回路に出力するとともに、前記比較分周器５に出力す
る。前記比較分周器５は、パルススワロウ方式であっ
て、プリスケーラ９と、メインカウンタ１０と、スワロ
ウカウンタ１１と、制御回路１２とから構成される。

【０００９】前記ＶＣＯ８の出力信号ｆvco は、前記プ
リスケーラ９に入力され、そのプリスケーラ９は入力信
号ｆvco の周波数をＰ分周若しくはＰ＋１分周して、メ
インカウンタ１０及びスワロウカウンタ１１に出力信号
Ｐout として出力する。

【００１０】前記スワロウカウンタ１１は、プリスケー
ラ９の出力信号Ｐout をＡ分周して、その出力信号を前
記制御回路１２に出力する。前記制御回路１２は、スワ
ロウカウンタ１１の分周信号に基づいて、前記プリスケ
ーラ９に例えばＬレベルのモジュール制御信号ＭＤを出
力し、プリスケーラ９はそのモジュール制御信号ＭＤに
基づいて、入力信号ｆvco をＰ分周した出力信号Ｐout
を出力する。

【００１１】また、スワロウカウンタ１１がＡ個のパル
スをカウントしている間は、制御回路１２は例えばＨレ
ベルのモジュール制御信号ＭＤを出力し、プリスケーラ
９はそのモジュール制御信号ＭＤに基づいて、入力信号
ｆvco をＰ＋１分周した出力信号Ｐout を出力する。

【００１２】前記メインカウンタ１０の分周比は、前記
シフトレジスタ３で設定され、プリスケーラ９の出力信
号Ｐout をＮ分周して、前記位相比較器４に比較信号ｆ
ｐとして出力する。また、メインカウンタ１０の分周信
号は前記制御回路１２に出力され、制御回路１２はメイ
ンカウンタ１０が入力信号Ｐout をＮ分周する毎に、ス
ワロウカウンタ１１に起動信号を出力する。

【００１３】従って、上記ＰＬＬ回路ではメインカウン
タ１０がプリスケーラ９の出力信号Ｐout をＮ分周する
毎にスワロウカウンタ１１が動作して、プリスケーラ９
の出力信号Ｐout をカウントする。

【００１４】

【発明が解決しようとする課題】ところが、上記のよう
なＰＬＬ回路では、比較分周器５を構成するために、メ
インカウンタ１０とスワロウカウンタ１１を必要とす
る。従って、基準分周器２を構成するカウンタととも
に、計３個のバイナリーカウンタを必要とするため、回
路面積が増大して、このＰＬＬ回路を構成するチップ面
積が増大するという問題点がある。

【００１５】この発明の目的は、バイナリーカウンタの
数を削減して、回路面積を削減し得る比較分周器を備え
たＰＬＬ回路を提供することにある。

【００１６】

【課題を解決するための手段】図１は請求項１の原理説
明図である。すなわち、選択回路２４は、第一の分周比
を設定する第一の分周比設定信号Ａと、前記第一の分周
比より大きい第二の分周比を設定する第二の分周比設定
信号Ｎ−Ａとが入力され、前記第一及び第二の分周比設
定信号Ａ，Ｎ−Ａのいずれか一つを、選択信号ＳＬに基
づいて選択して出力する。分周器１０は、前記選択回路
２４から出力された分周比設定信号に基づいて、入力信
号Ｐout を分周した分周信号ＬＤＰを出力する。制御回
路２３は、前記分周器１０から出力される分周信号ＬＤ
Ｐに基づいて、前記分周比を順次選択する選択信号ＳＬ
を前記選択回路２４に出力し、前記第二の分周比設定信
号Ｎ−Ａに基づく分周信号のみを比較信号ｆｐとして出
力する。

【００１７】請求項２では、基準クロック信号を分周し
て基準信号を出力する基準分周器と、前記基準信号と比
較信号との位相を比較する位相比較器と、前記位相比較
器の出力信号を電圧信号に変換するチャージポンプと、
前記チャージポンプの出力信号を平滑するローパスフィ
ルタと、前記ローパスフィルタの出力電圧に基づく周波
数のパルス信号を出力する電圧制御発振器と、前記電圧
制御発振器の出力信号を分周して、前記比較信号として
出力する比較分周器とからなるＰＬＬ回路が構成され
る。前記比較分周器は、前記電圧制御発振器の出力信号
を、モジュール制御信号に基づいて、異なる分周比で交
互に分周した分周信号を出力するプリスケーラと、第一
の分周比を設定する第一の分周比設定信号と、前記第一
の分周比より大きい第二の分周比を設定する第二の分周
比設定信号とが入力され、前記第一及び第二の分周比設
定信号のいずれか一つを、選択信号に基づいて選択して
出力する選択回路と、前記選択回路から出力された分周
比設定信号に基づいて、前記プリスケーラの出力信号を
分周した分周信号を出力する分周器と、前記分周器から
出力される分周信号に基づいて、前記第一及び第二の分
周比を交互に選択する選択信号を前記選択回路に出力
し、前記第二の分周比設定信号に基づく分周信号のみを
前記比較信号として出力する制御回路とから構成され
る。

【００１８】請求項３では、前記制御回路は、前記分周
器の出力信号がクロック信号として入力され、反転出力
信号を前記モジュール制御信号として出力し、該反転出
力信号がデータとして入力されるＴフリップフロップ回
路と、前記Ｔフリップフロップ回路の非反転出力信号
と、前記分周器の出力信号とが入力され、出力信号を前
記選択信号として出力するＥＯＲ回路と、前記分周器の
出力信号と、前記Ｔフリップフロップ回路の反転出力信
号が入力され、出力信号を前記比較信号として出力する
ＡＮＤ回路とから構成される。

【００１９】請求項４では、前記ＡＮＤ回路の出力信号
が、Ｔフリップフロップ回路のデータとして入力され、
前記Ｔフリップフロップ回路に前記プリスケーラの出力
信号がクロック信号として入力され、前記Ｔフリップフ
ロップ回路の出力信号が前記比較信号とされる。

【００２０】（作用）請求項１では、分周器１０が分周
信号ＬＤＰを出力すると、制御回路２３から出力される
選択信号ＳＬに基づいて、選択回路２４から出力される
分周比設定信号Ａ，Ｎ−Ａが切り換わり、分周器１０の
分周比が切り換えられる。分周器１０から出力される分
周信号ＬＤＰのうち、分周比の大きい第二の分周比に基
づく分周信号のみが比較信号ｆｐとして制御回路２３か
ら出力される。

【００２１】請求項２では、分周器がプリスケーラの出
力信号を分周した分周信号を出力すると、制御回路から
出力される選択信号に基づいて、選択回路から出力され
る分周比設定信号が切り換わり、分周器の分周比が切り
換えられる。分周器から出力される分周信号で、制御回
路から出力されるモジュール制御信号が切り換えられ、
分周器から出力される分周信号のうち、分周比の大きい
第二の分周比に基づく分周信号のみが制御回路から比較
信号として出力される。

【００２２】請求項３では、分周器から出力される分周
信号に基づいて、Ｔフリップフロップ回路から出力され
るモジュール制御信号が切り換えられ、ＥＯＲ回路から
出力される選択信号が切り換えられ、ＡＮＤ回路から第
二の分周比に基づく分周信号が比較信号として出力され
る。

【００２３】請求項４では、第一の分周比に基づいて分
周器から出力される分周信号と、Ｔフリップフロップ回
路の反転出力信号とに基づいて、ＡＮＤ回路から出力さ
れるスパイクがＴフリップフロップ回路で除去されて比
較信号として出力される。

【００２４】

【発明の実施の形態】

（第一の実施の形態）図２は、この発明を具体化した第
一の実施の形態を示す。前記従来例と同一構成部分は、
同一符号を付して説明する。

【００２５】この実施の形態の比較分周器２２は、プリ
スケーラ９と、メインカウンタ１０と、制御回路２３
と、マルチプレクサ２４とから構成される。前記マルチ
プレクサ２４には、シフトレジスタ２１から２種類の分
周比が入力される。そして、マルチプレクサ２４は前記
制御回路２３から入力される選択信号ＳＬに基づいて、
いずれか一つの分周比を選択してメインカウンタ１０に
出力する。

【００２６】前記シフトレジスタ２１及びマルチプレク
サ２４の具体的構成を図３に従って説明する。前記シフ
トレジスタ２１は、格納ビットＡ１〜Ａｎで例えば７ビ
ットの分周比Ａが設定される、格納ビットＮ１〜Ｎｎで
例えば１１ビットの分周比Ｎ−Ａが設定される。このと
き、分周比Ｎは前記従来例のメインカウンタ１０の分周
比と同一とする。

【００２７】前記マルチプレクサ２４は、１１個の選択
回路２５で構成され、その中の７個の選択回路２５には
格納ビットＡ１〜Ａｎのデータが入力され、すべての選
択回路２５には格納ビットＮ１〜Ｎｎのデータが入力さ
れる。

【００２８】各選択回路２５には、前記選択信号ＳＬが
入力される。そして、その選択信号ＳＬがＬレベルとな
ると、各選択回路２５は格納ビットＮ１〜Ｎｎのデー
タ、すなわち分周比Ｎ−Ａをメインカウンタ１０に出力
し、選択信号ＳＬがＨレベルとなると、各選択回路２５
は格納ビットＡ１〜Ａｎのデータ、すなわち分周比Ａを
メインカウンタ１０に出力する。

【００２９】前記メインカウンタ１０は、分周比Ａ及び
分周比Ｎ−Ａで入力信号Ｐout のパルス数のカウントを
終了すると、出力信号ＬＤＰを出力する。そして、メイ
ンカウンタ１０はその出力信号ＬＤＰの立ち上がりに基
づいて、前記マルチプレクサ２４から出力される分周比
を取り込み、その分周比に基づいて新たな分周動作を開
始する。

【００３０】前記制御回路２３は、Ｔフリッフフロップ
回路２６と、ＡＮＤ回路２７と、ＥＯＲ回路２８とから
構成される。前記メインカウンタ１０の出力信号ＬＤＰ
は、前記Ｔフリッフフロップ回路２６にクロック信号と
して入力されるとともに、ＡＮＤ回路２７及びＥＯＲ回
路２８に入力される。

【００３１】前記Ｔフリップフロップ回路２６の出力信
号Ｑは、前記ＥＯＲ回路２８に入力され、前記出力信号
Ｑの反転信号である出力信号ＸＱは、Ｔフリッフフロッ
プ回路２６にデータＤとして入力されるとともに、ＡＮ
Ｄ回路２７に入力される。

【００３２】また、出力信号ＸＱは前記プリスケーラ９
にモジュール制御信号ＭＤとして出力される。前記ＥＯ
Ｒ回路２８の出力信号は、前記マルチプレクサ２４に前
記選択信号ＳＬとして出力される。

【００３３】上記のように構成された比較分周器２２の
動作を図４に従って説明する。選択信号ＳＬがＨレベル
であって、メインカウンタ１０の分周比がＮ−Ａ分周に
設定され、かつＴフリップフロップ回路２６の出力信号
ＱがＨレベルの状態では、モジュール制御信号ＭＤはＬ
レベルとなって、プリスケーラ９は入力信号ｆvco をＰ
分周している。このときマルチプレクサ２４には分周比
Ａが設定されている。

【００３４】この状態で、メインカウンタ１０がプリス
ケーラ９の出力信号Ｐout のパルスをＮ−Ａ個カウント
すると、メインカウンタ１０は出力信号ＬＤＰとして、
Ｈレベルのパルス信号を出力する。

【００３５】すると、Ｔフリッフフロップ回路２６の出
力信号ＱはＬレベルに立ち下がり、出力信号ＸＱはＨレ
ベルに立ち上がる。出力信号ＸＱがＨレベルとなると、
ＡＮＤ回路２７の入力信号はともにＨレベルとなるた
め、比較信号ｆｐがＨレベルに立ち上がる。

【００３６】また、モジュール制御信号ＭＤはＨレベル
となって、プリスケーラ９は入力信号ｆvco のＰ＋１分
周を開始し、メインカウンタ１０は出力信号ＬＤＰの立
ち上がりに基づいて、マルチプレクサ２４に設定されて
いる分周比Ａを取り込んで、Ａ分周動作を開始する。

【００３７】次いで、メインカウンタ１０の出力信号Ｌ
ＤＰがＬレベルに立ち下がると、比較信号ｆｐはＬレベ
ルに立ち下がる。また、ＥＯＲ回路２８の入力信号はと
もにＬレベルとなって、選択信号ＳＬはＬレベルに立ち
下がる。すると、メインカウンタ１０には分周比Ｎ−Ａ
が設定される。

【００３８】次いで、メインカウンタ１０が入力信号Ｐ
out のパルスをＡ個カウントすると、メインカウンタ１
０の出力信号ＬＤＰがＨレベルに立ち上がる。すると、
Ｔフリッフフロップ回路２６の出力信号ＱがＨレベルと
なる。また、出力信号ＸＱがＬレベルとなって、モジュ
ール制御信号ＭＤがＬレベルとなり、プリスケーラ９は
入力信号ｆvco のＰ分周動作を開始する。

【００３９】また、メインカウンタ１０はマルチプレク
サ２４に設定されている分周比Ｎ−Ａを取り込んで、Ｎ
−Ａ分周動作を開始する。次いで、メインカウンタ１０
の出力信号ＬＤＰがＬレベルに立ち下がると、選択信号
ＳＬがＨレベルとなり、メインカウンタ１０には分周比
Ａが設定される。

【００４０】次いで、メインカウンタ１０が入力信号Ｐ
out のパルスのＮ−Ａ個のカウントを終了すると、メイ
ンカウンタ１０の出力信号ＬＤＰがＨレベルに立ち上が
る。すると、Ｔフリッフフロップ回路２６の出力信号Ｑ
はＬレベルに立ち下がり、出力信号ＸＱはＨレベルに立
ち上がり、比較信号ｆｐがＨレベルに立ち上がる。

【００４１】また、モジュール制御信号ＭＤはＨレベル
となって、プリスケーラ９は入力信号ｆvco のＰ＋１分
周を開始する。また、メインカウンタ１０はマルチプレ
クサ２４に設定されている分周比Ａを取り込んで、Ａ分
周動作を開始する。

【００４２】次いで、メインカウンタ１０の出力信号Ｌ
ＤＰがＬレベルに立ち下がると、比較信号ｆｐはＬレベ
ルに立ち下がる。また、ＥＯＲ回路２８の入力信号はと
もにＬレベルとなって、選択信号ＳＬはＬレベルに立ち
下がる。

【００４３】すると、メインカウンタ１０には分周比Ｎ
−Ａが設定される。そして、上記のような動作が順次繰
り返される。このような動作により、マルチプレクサ２
４によるメインカウンタ１０の分周比をＡ、Ｎ−Ａに交
互に設定すれば、メインカウンタ１０の総合の分周比
は、（Ｐ＋１）Ａ＋Ｐ（Ｎ−Ａ）＝ＰＮ＋Ａ（Ｎ＞Ａ）となり、前記従来例と同様な分周比となる。

【００４４】上記のように構成された比較分周器２２で
は、次のような作用効果を得ることができる。（イ）メインカウンタ１０で（Ｎ−Ａ）分周を行って、
Ｎ−Ａ個のパルスをカウントすると、制御回路２３及び
マルチプレクサ２４の動作によりメインカウンタ１０の
分周比がＡに切り換えられ、Ａ分周動作が開始される。
そして、そのＡ分周動作時にはモジュール制御信号ＭＤ
がＨレベルとなって、プリスケーラ９がＰ＋１分周動作
を行う。

【００４５】メインカウンタ１０のＡ分周動作が終了す
ると、制御回路２３及びマルチプレクサ２４の動作によ
りメインカウンタ１０の分周比がＮ−Ａに切り換えられ
る。このとき、制御回路２３によりモジュール制御信号
ＭＤはＬレベルとなって、プリスケーラ９がＰ分周動作
を行う。

【００４６】メインカウンタ１０で（Ｎ−Ａ）個のパル
スをカウントすると、制御回路２３及びマルチプレクサ
２４の動作によりメインカウンタ１０の分周比がＡに切
り換えられ、Ａ分周動作が開始される。そして、このよ
うな動作が繰り返される。

【００４７】従って、一つのメインカウンタ１０で前記
従来例のメインカウンタとスワロウカウンタとに相当す
る動作を行わせることができる。（ロ）前記従来例に対し、マルチプレクサ２４が新たに
必要となるが、マルチプレクサ２４の回路面積は、スワ
ロウカウンタの回路面積より十分小さくすることができ
るので、比較分周器２２の回路面積を縮小することがで
きる。（第二の実施の形態）図５は、第二の実施の形態を示
す。この実施の形態は、前記第一の実施の形態にＴフリ
ップフロップ回路２９，３０を付加したものである。

【００４８】すなわち、前記Ｔフリップフロップ回路２
６の出力信号ＸＱは、Ｔフリップフロップ回路２９にデ
ータＤとして入力され、そのＴフリップフロップ回路２
９にはプリスケーラ９の出力信号Ｐout がクロック信号
として入力される。そして、Ｔフリップフロップ回路２
９の出力信号Ｑがモジュール制御信号ＭＤとしてプリス
ケーラ９に入力される。

【００４９】前記ＡＮＤ回路２７の出力信号は、Ｔフリ
ップフロップ回路３０にデータＤとして入力され、その
Ｔフリップフロップ回路３０にはプリスケーラ９の出力
信号Ｐout がクロック信号として入力される。そして、
Ｔフリップフロップ回路３０の出力信号Ｑが比較信号ｆ
ｐとして位相比較器４に入力される。

【００５０】上記のように構成された比較分周器２２
は、前記第一の実施の形態の作用効果に加えて、次に示
す作用効果を得ることができる。（イ）図６に示すように、メインカウンタ１０でＡ分周
動作が終了して、出力信号ＬＤＰがＨレベルとなると
き、フリップフロップ回路２６の動作遅延により、出力
信号ＸＱの立ち下がりが遅延すると、ＡＮＤ回路２７の
出力信号ｆｐａにスパイクＳＰが発生するが、Ｔフリッ
プフロップ回路３０の動作により、比較信号ｆｐへのス
パイクＳＰの出力を防止することができる。（ロ）メインカウンタ１０の出力信号ＬＤＰの立ち上が
りに基づいて、Ｔフリッフフロップ回路２６の出力信号
ＸＱが確定した後に、プリスケーラ９の出力信号Ｐout
の立ち上がりに基づいて、モジュール制御信号ＭＤを設
定することができる。

【００５１】前記実施の形態から把握できる前記請求項
以外の技術的思想を、以下にその効果とともに述べる。（１）請求項１において、選択回路はマルチプレクサで
構成されて、シフトレジスタから二種類の分周比設定信
号が複数ビットのデータとして入力され、前記マルチプ
レクサは、前記選択信号に基づいて、いずれかの分周比
設定信号を選択して前記分周器に出力する。ビット数の
異なる分周比設定信号を、選択信号で容易に選択して分
周器に出力することができる。

【００５２】

【発明の効果】以上詳述したように、この発明はバイナ
リーカウンタの数を削減して、回路面積を削減し得る比
較分周器を備えたＰＬＬ回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第一の実施の形態を示すブロック図である。

【図３】シフトレジスタ及びマルチプレクサを示すブ
ロック図である。

【図４】第一の実施の形態の動作を示すタイミング波
形図である。

【図５】第二の実施の形態を示すブロック図である。

【図６】第二の実施の形態の動作を示すタイミング波
形図である。

【図７】従来例を示すブロック図である。

【符号の説明】

１０分周器（メインカウンタ）２３制御回路２４選択回路（マルチプレクサ）Ａ，Ｎ分周比設定信号ＳＬ選択信号Ｐout 入力信号ＬＤＰ分周信号ｆｐ比較信号

Claims

【特許請求の範囲】

【請求項１】第一の分周比を設定する第一の分周比設
定信号と、前記第一の分周比より大きい第二の分周比を
設定する第二の分周比設定信号とが入力され、前記第一
及び第二の分周比設定信号のいずれか一つを、選択信号
に基づいて選択して出力する選択回路と、前記選択回路から出力された分周比設定信号に基づい
て、入力信号を分周した分周信号を出力する分周器と、前記分周器から出力される分周信号に基づいて、前記分
周比を順次選択する選択信号を前記選択回路に出力し、
前記第二の分周比設定信号に基づく分周信号のみを比較
信号として出力する制御回路とから構成したことを特徴
とする分周器。
【請求項２】基準クロック信号を分周して基準信号を
出力する基準分周器と、前記基準信号と、比較信号との位相を比較する位相比較
器と、前記位相比較器の出力信号を電圧信号に変換するチャー
ジポンプと、前記チャージポンプの出力信号を平滑するローパスフィ
ルタと、前記ローパスフィルタの出力電圧に基づく周波数のパル
ス信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号を分周して、前記比較信
号として出力する比較分周器とからなるＰＬＬ回路であ
って、前記比較分周器は、前記電圧制御発振器の出力信号を、モジュール制御信号
に基づいて、異なる分周比で交互に分周した分周信号を
出力するプリスケーラと、第一の分周比を設定する第一の分周比設定信号と、前記
第一の分周比より大きい第二の分周比を設定する第二の
分周比設定信号とが入力され、前記第一及び第二の分周
比設定信号のいずれか一つを、選択信号に基づいて選択
して出力する選択回路と、前記選択回路から出力された分周比設定信号に基づい
て、前記プリスケーラの出力信号を分周した分周信号を
出力する分周器と、前記分周器から出力される分周信号に基づいて、前記第
一及び第二の分周比を交互に選択する選択信号を前記選
択回路に出力し、前記第二の分周比設定信号に基づく分
周信号のみを前記比較信号として出力する制御回路とか
ら構成したことを特徴とするＰＬＬ回路。
【請求項３】前記制御回路は、前記分周器の出力信号がクロック信号として入力され、
反転出力信号を前記モジュール制御信号として出力し、
該反転出力信号がデータとして入力されるＴフリップフ
ロップ回路と、前記Ｔフリップフロップ回路の非反転出力信号と、前記
分周器の出力信号とが入力され、出力信号を前記選択信
号として出力するＥＯＲ回路と、前記分周器の出力信号と、前記Ｔフリップフロップ回路
の反転出力信号が入力され、出力信号を前記比較信号と
して出力するＡＮＤ回路とから構成したことを特徴とす
る請求項２記載のＰＬＬ回路。
【請求項４】前記ＡＮＤ回路の出力信号を、Ｔフリッ
プフロップ回路のデータとして入力し、前記Ｔフリップ
フロップ回路に前記プリスケーラの出力信号をクロック
信号として入力し、前記Ｔフリップフロップ回路の出力
信号を前記比較信号としたことを特徴とする請求項３記
載のＰＬＬ回路。