KR920004856A - 이벤트 한정 검사 아키텍춰 - Google Patents
이벤트 한정 검사 아키텍춰 Download PDFInfo
- Publication number
- KR920004856A KR920004856A KR1019910013516A KR910013516A KR920004856A KR 920004856 A KR920004856 A KR 920004856A KR 1019910013516 A KR1019910013516 A KR 1019910013516A KR 910013516 A KR910013516 A KR 910013516A KR 920004856 A KR920004856 A KR 920004856A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- data
- memory
- signal
- storing
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims description 8
- 230000015654 memory Effects 0.000 claims 23
- 230000004044 response Effects 0.000 claims 8
- 238000000034 method Methods 0.000 claims 5
- 230000006870 function Effects 0.000 claims 2
- 238000004064 recycling Methods 0.000 claims 2
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 IEEE 1149.1 경계주사 아키텍취를 실행하는 집적회로를 도시한 도면.
제2도는 본 발명의 검사 아키텍취의 블럭도.
제3도는 이벤트 한정 셀의 블럭도.
Claims (23)
- 검사 기능을 실행하기 위한 검사 회로, 내부 메모리에 기억된 데이타와 비교 회로로의 데이타 입력을 비교하고 이에 응답하여 정합 신호를 발생시키기 위한 내부 메모리를 갖고 있는 비교 회로 및 상기 정합 신호에 응답하여 검사 회로를 제어하기 위해 상기 비교 회로에 결합되는 제어 회로를 포함하는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 제1항에 있어서, 상기 내부 메모리가 상기 입력 데이타와 비교되도록 비교 데이타를 기억하기 위한 제1메모리 및 마스크 데이타를 기억하기 위한 제1메모리 및 마스크 데이타를 기억하기 위한 제2메모리를 포함하는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 제2항에 있어서, 상기 제1 및 제2메모리들의 전이 레지스터를 포함하는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 제3항에 있어서, 상기 제1메모리가 한 입력 및 한 출력을 포함하고, 상기 출력이 기억된 데이타의 재순환을 허용하도록 입력에 선택적으로 결합되는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 제3항에 있어서, 상기 제2메모리가 한 입력 및 한 출력을 포함하고, 상기 출력이 기억된 데이타의 재순환을 허용하도록 입력에 선택적으로 결합되는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 제3항에 있어서, 각각의 상기 제1및 제2메모리가 한 입력 및 한 출력을 포함하고, 데이타가 상기 제1및 제2메모리들중 한 메모리로 부터 출력되고 상기 제1 및 제2메모리들중 다른 메모리로 입력되게 하도록 상기 제1 및 제2메모리들이 선택적으로 결합되는 것을 특징으로 하는 이벤트 한정화 검사 아키텍취.
- 검사 기능을 실행하기 위한 검사회로, 내부 메모리에 기억된 데이타와 비교 회로로의 데이타 입력을 비교하고 이에 응답하여 정합 신호를 발생시키기 위한 내부 메모리를 갖고 있는 비교회로, 상기 정합 신호에 응답하여 검사 회로를 제어하기 위해 상기 비교 회로에 결합되는 제어 회로, 검사가 상기 검사 회로에 의해 반복되는 횟수를 표시하는 수를 기억하기 위해 제어 회로에 관련된 제1카운터, 선정된 이벤트가 발생되는 횟수를 표시하는 수를 기억하기 위해 상기 제어 회로에 관련된 제2카운터 및 다수의 카운트 값을 기억하기 위해 상기 제2카운터에 관련된 메모리를 포함하는 것을 특징으로 하는 검사 아키텍취.
- 아날로그 신호를 이의 디지탈 표시로 변환하기 위한 아닐로그/디지탈 변환기, 선정된 비교 데이타와 상기 디지탈 표시를 비교하고, 숫자표시와 상기 선정된 비교 데이타 사이의 선정된 관계를 표시하는 정합 신호를 발생시키기 위한 회로 및 상기 정합 신호에 응답하여 검사를 실행하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 상기 비교 데이타를 기억하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 검사를 실행하기 위한 상기 회로가, 상기 디지탈 표시를 기억하기 위한 기억 회로, 상기 기억 회로를 제어하기 위한 제어 회로 및 검색을 위해 상기 기억 회로로 부터 데이타를 전송하기 위한 인터페이스 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 상기 아닐로그/디지탈 변환기에 입력하기 위해 다수의 아날로그 신호들중 한개의 신호를 선택하기 위한 멀티플렉서를 포함하는 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 검사를 실행하기 위한 상기 회로가 외부적으로 발생된 신호에 응답하여 검사를 실행하도록 동작가능한 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 검사를 실행하기 위한 상기 회로가 상기 디지탈 표시를 기호로 압축하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제8항에 있어서, 선정된 횟수 동안 상기 검사를 반복하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 아날로그 신호를 이의 디지탈 표시로 변환하기 위한 아닐로그/디지탈 변환기, 선정된 비교 데이타와 상기 디지탈 표시를 비교하고, 숫자 표시와 상기 선정된 비교 데이타 사이의 선정된 관계를 표시하는 정합 신호를 발생시키기 위한 회로, 상기 디지탈 표시를 기억하고 조작하기 위한 회로, 검사를 실행하기 위하여 기억 및 조작하기 위한 상기 회로를 제어하기 위한 제어 회로 및 검색을 위해 기억 및 조작하기 위한 상기 회로로 부터 데이타를 전송하기 위한 인터페이스 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제15항에 있어서, 선정된 횟수 동안 상기 검사를 반복하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 제15항에 있어서, 기억 및 조작을 위한 상기 회로가 상기 디지탈 표시를 압축하기 위한 회로를 포함하는 것을 특징으로 하는 신호 모니터.
- 아날로그 신호를 이의 표시로 변환하는 단계, 선정된 비교 데이타와 상기 디지탈 표시를 비교하는 단계, 숫자 표시와 상기 선정된 비교 데이타 사이의 선정된 관계를 표시하는 정합 신호를 발생시키는 단계 및 상기 정합신호를 발생시키는 단계 및 상기 정합 신호에 응답하여 검사를 실행하는 단계를 포함하는 것을 특징으로 하는 신호 모니터링 방법.
- 제18항에 있어서, 한 메모리 내에 상기 비교 데이타를 기억하는 단계를 포함하는 것을 특징으로 하는 모니터링 방법.
- 제18항에 있어서, 상기 실행 단계가 상기 정합 신호에 응답하여 상기 디지탈 표시를 기억하고 검색을 위해 상기 기억 회로로 부터 데이타를 전송하는 단계를 포함하는 것을 특징으로 하는 모니터링 방법.
- 제18항에 있어서, 디지탈 표시로 변환되도록 다수의 아날로그 신호들중 한개의 신호를 선택하는 단계를 포함하는 것을 특징으로 하는 모니터링 방법.
- 제18항에 있어서, 검사를 실행하는 상기 단계가 기로호 상기 디지탈 표시를 압축하는 단계를 포함하는 것을 특징으로 하는 모니터링 방법.
- 제18항에 있어서, 선정된 횟수 동안 상기 실행 단계를 반복하는 단계를 포함하는 것을 특징으로 하는 모니터링 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US56357990A | 1990-08-06 | 1990-08-06 | |
US563,579 | 1990-08-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920004856A true KR920004856A (ko) | 1992-03-28 |
KR100217535B1 KR100217535B1 (ko) | 1999-09-01 |
Family
ID=24251077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910013516A KR100217535B1 (ko) | 1990-08-06 | 1991-08-05 | 이벤트 한정 검사 아키텍춰 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5623500A (ko) |
EP (1) | EP0470803B1 (ko) |
JP (1) | JPH04297880A (ko) |
KR (1) | KR100217535B1 (ko) |
DE (1) | DE69126575T2 (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5483518A (en) | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
EP0826974B1 (en) * | 1996-08-30 | 2005-10-19 | Texas Instruments Incorporated | Device for testing integrated circuits |
US6324614B1 (en) * | 1997-08-26 | 2001-11-27 | Lee D. Whetsel | Tap with scannable control circuit for selecting first test data register in tap or second test data register in tap linking module for scanning data |
US6003107A (en) * | 1996-09-10 | 1999-12-14 | Hewlett-Packard Company | Circuitry for providing external access to signals that are internal to an integrated circuit chip package |
US5881224A (en) * | 1996-09-10 | 1999-03-09 | Hewlett-Packard Company | Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle |
US5887003A (en) * | 1996-09-10 | 1999-03-23 | Hewlett-Packard Company | Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results |
US5867644A (en) * | 1996-09-10 | 1999-02-02 | Hewlett Packard Company | System and method for on-chip debug support and performance monitoring in a microprocessor |
US6260165B1 (en) | 1996-10-18 | 2001-07-10 | Texas Instruments Incorporated | Accelerating scan test by re-using response data as stimulus data |
US5956476A (en) * | 1996-10-31 | 1999-09-21 | Hewlett Packard Company | Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns |
US5880671A (en) * | 1996-10-31 | 1999-03-09 | Hewlett-Packard Company | Flexible circuitry and method for detecting signal patterns on a bus |
US5956477A (en) * | 1996-11-25 | 1999-09-21 | Hewlett-Packard Company | Method for processing information in a microprocessor to facilitate debug and performance monitoring |
US5881217A (en) * | 1996-11-27 | 1999-03-09 | Hewlett-Packard Company | Input comparison circuitry and method for a programmable state machine |
US6009539A (en) * | 1996-11-27 | 1999-12-28 | Hewlett-Packard Company | Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system |
KR100316001B1 (ko) | 1997-06-02 | 2001-12-12 | 듀아키시즈 가부시키가이샤 | 통신장치 |
US5936976A (en) * | 1997-07-25 | 1999-08-10 | Vlsi Technology, Inc. | Selecting a test data input bus to supply test data to logical blocks within an integrated circuit |
US6035423A (en) | 1997-12-31 | 2000-03-07 | Network Associates, Inc. | Method and system for providing automated updating and upgrading of antivirus applications using a computer network |
US6408413B1 (en) | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6687865B1 (en) | 1998-03-25 | 2004-02-03 | On-Chip Technologies, Inc. | On-chip service processor for test and debug of integrated circuits |
US6560734B1 (en) | 1998-06-19 | 2003-05-06 | Texas Instruments Incorporated | IC with addressable test port |
US6519729B1 (en) | 1998-06-27 | 2003-02-11 | Texas Instruments Incorporated | Reduced power testing with equally divided scan paths |
US6374370B1 (en) | 1998-10-30 | 2002-04-16 | Hewlett-Packard Company | Method and system for flexible control of BIST registers based upon on-chip events |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
JP2001228219A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその耐圧不良自己検出システム |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US8103497B1 (en) * | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7231339B1 (en) * | 2002-03-28 | 2007-06-12 | Cypress Semiconductor Corporation | Event architecture and method for configuring same |
US7231552B2 (en) * | 2002-10-24 | 2007-06-12 | Intel Corporation | Method and apparatus for independent control of devices under test connected in parallel |
US7661034B2 (en) * | 2005-01-24 | 2010-02-09 | International Business Machines Corporation | Multilayered architecture for storage protocol conformance testing of storage devices |
FR2896884A1 (fr) * | 2006-01-27 | 2007-08-03 | St Microelectronics Sa | Test de scan |
JP2010244393A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | パフォーマンス評価装置、及びパフォーマンス評価方法 |
US9599491B2 (en) | 2011-06-15 | 2017-03-21 | Waters Technologies Corporation | Techniques for use with test qualification protocols |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789359A (en) * | 1972-10-04 | 1974-01-29 | Harris Intertype Corp | Synchronism indicator for a convolutional decoder |
US4161276A (en) * | 1978-03-01 | 1979-07-17 | Ncr Corporation | Complex logical fault detection apparatus and method |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
US4242751A (en) * | 1978-08-28 | 1980-12-30 | Genrad, Inc. | Automatic fault-probing method and apparatus for checking electrical circuits and the like |
JPS5534817A (en) * | 1978-08-31 | 1980-03-11 | Tokyo Electric Power Co | Converter |
US4308616A (en) * | 1979-05-29 | 1981-12-29 | Timoc Constantin C | Structure for physical fault simulation of digital logic |
JPH0743413B2 (ja) * | 1984-05-09 | 1995-05-15 | 三菱電機株式会社 | 半導体試験装置 |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
US4759019A (en) * | 1986-07-10 | 1988-07-19 | International Business Machines Corporation | Programmable fault injection tool |
US4763066A (en) * | 1986-09-23 | 1988-08-09 | Huntron Instruments, Inc. | Automatic test equipment for integrated circuits |
US4857835A (en) * | 1987-11-05 | 1989-08-15 | Texas Instruments Incorporated | Global event qualification system |
US5303148A (en) * | 1987-11-27 | 1994-04-12 | Picker International, Inc. | Voice actuated volume image controller and display controller |
US5023872A (en) * | 1988-03-25 | 1991-06-11 | Advanced Micro Devices, Inc. | FDDI bit error rate tester |
US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
US5008885A (en) * | 1988-12-29 | 1991-04-16 | International Business Machines Corporation | Event-controlled error injection system |
US5001713A (en) * | 1989-02-08 | 1991-03-19 | Texas Instruments Incorporated | Event qualified testing architecture for integrated circuits |
EP0382360B1 (en) * | 1989-02-08 | 1997-03-19 | Texas Instruments Incorporated | Event qualified testing architecture for integrated circuits |
US5051996A (en) * | 1989-03-27 | 1991-09-24 | The United States Of America As Represented By The United States Department Of Energy | Built-in-test by signature inspection (bitsi) |
US5048021A (en) * | 1989-08-28 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for generating control signals |
US5297277A (en) * | 1990-08-31 | 1994-03-22 | International Business Machines Corporation | Apparatus for monitoring data transfers of an oemi channel interface |
-
1991
- 1991-08-05 KR KR1019910013516A patent/KR100217535B1/ko not_active IP Right Cessation
- 1991-08-05 DE DE69126575T patent/DE69126575T2/de not_active Expired - Lifetime
- 1991-08-05 EP EP91307193A patent/EP0470803B1/en not_active Expired - Lifetime
- 1991-08-05 JP JP3195474A patent/JPH04297880A/ja active Pending
-
1995
- 1995-10-13 US US08/542,746 patent/US5623500A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0470803B1 (en) | 1997-06-18 |
EP0470803A3 (en) | 1993-03-24 |
DE69126575D1 (de) | 1997-07-24 |
US5623500A (en) | 1997-04-22 |
EP0470803A2 (en) | 1992-02-12 |
DE69126575T2 (de) | 1997-12-11 |
KR100217535B1 (ko) | 1999-09-01 |
JPH04297880A (ja) | 1992-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004856A (ko) | 이벤트 한정 검사 아키텍춰 | |
KR920005171A (ko) | 테스트 모드 진입을 위한 연속적으로 클럭크된 호출 코드들을 가진 반도체 메모리 | |
KR910005321A (ko) | 반도체 기억장치 | |
KR910014951A (ko) | 메모리 시험장치 | |
US4120043A (en) | Method and apparatus for multi-function, stored logic Boolean function generation | |
KR910009090A (ko) | 동기 벡터 프로세서내의 비디오 신호를 연속 프로세싱하기 위한 회로 및 이의 작동방법 | |
KR960020187A (ko) | 메모리 소자를 이용한 아다마르 변환기 | |
KR960020008A (ko) | 아날로그/디지털 변환기 | |
KR970705066A (ko) | 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit) | |
JP3087928B2 (ja) | 試験装置 | |
KR950025340A (ko) | 전자레인지의 인코더 키 입력장치 및 그 장치를 이용한 인터럽트 처리방법 | |
JP3057384B2 (ja) | 波形記録装置の波形表示方法 | |
KR880014443A (ko) | 단말기 키보드 폐쇄방법 | |
SU739658A1 (ru) | Устройство дл контрол пам ти | |
JPS57161922A (en) | Data input device | |
JP2578270B2 (ja) | 内容アドレス式メモリ | |
KR940020213A (ko) | 데이타 변환 방법 및 이를 수행하는 회로 | |
RU2223539C2 (ru) | Устройство поиска вхождения образца | |
JP2642731B2 (ja) | アドレス発生回路 | |
SU1667041A1 (ru) | Устройство дл ввода информации | |
SU721822A1 (ru) | Устройство дл поиска информации | |
KR960011693A (ko) | 바운더리 스캔 구조의 티디오(tdo) 출력 장치 | |
JPS6175940A (ja) | アドレス生成方法 | |
JP3221585B2 (ja) | スキャンレジスタ回路及びテスト補助回路 | |
KR910011482A (ko) | 비디오 프린터 장치의 역 감마보정회로 및 보정 데이터 추출방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 13 |
|
EXPY | Expiration of term |