JP3057384B2 - 波形記録装置の波形表示方法 - Google Patents
波形記録装置の波形表示方法Info
- Publication number
- JP3057384B2 JP3057384B2 JP3188136A JP18813691A JP3057384B2 JP 3057384 B2 JP3057384 B2 JP 3057384B2 JP 3188136 A JP3188136 A JP 3188136A JP 18813691 A JP18813691 A JP 18813691A JP 3057384 B2 JP3057384 B2 JP 3057384B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- storage memory
- storage
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Measured Values (AREA)
Description
【０００１】
【産業上の利用分野】この発明は波形記録装置の波形表
示方法に関し、さらに詳しく言えば、現在時点から前の
波形を表示する波形表示方法に関するものである。
示方法に関し、さらに詳しく言えば、現在時点から前の
波形を表示する波形表示方法に関するものである。
【０００２】
【従来の技術】現在時点から前の波形を表示可能とする
には、最も簡単には２つのメモリを用意し、その一方を
データ書込用とし、他方を保存用とすればよい。
には、最も簡単には２つのメモリを用意し、その一方を
データ書込用とし、他方を保存用とすればよい。
【０００３】すなわち、データ書込用メモリにデータを
記憶させその終了時点で波形表示を行なわせるととも
に、同メモリのデータを保存用メモリに転送した上で、
次のデータを再びデータ書込用メモリに書き込むように
する。
記憶させその終了時点で波形表示を行なわせるととも
に、同メモリのデータを保存用メモリに転送した上で、
次のデータを再びデータ書込用メモリに書き込むように
する。
【０００４】しかしながら、これによるとデータ書込用
メモリと同容量のメモリを保存用として用意する必要が
あるため、コスト的に好ましくない。また、保存用メモ
リへのデータ転送に時間がかかる。
メモリと同容量のメモリを保存用として用意する必要が
あるため、コスト的に好ましくない。また、保存用メモ
リへのデータ転送に時間がかかる。
【０００５】そこで、ストレージメモリを複数の記憶領
域に分割し、その各記憶領域にデータを順次書き込み、
必要に応じて現在時点よりも前のデータを読み出し、リ
ピート表示するようにしている。
域に分割し、その各記憶領域にデータを順次書き込み、
必要に応じて現在時点よりも前のデータを読み出し、リ
ピート表示するようにしている。
【０００６】
【発明が解決しようとする課題】これによれば、メモリ
は１つでよく、しかもデータ転送を行なわないため処理
時間がより速くなるのであるが、ストレージメモリの分
割数は予め決められているため、種々の測定に対応でき
ない場合があった。
は１つでよく、しかもデータ転送を行なわないため処理
時間がより速くなるのであるが、ストレージメモリの分
割数は予め決められているため、種々の測定に対応でき
ない場合があった。
【０００７】また、前回記録を表示するにしても、その
都度所望とする波形データがどの記憶領域に書き込まれ
ているかなどを確認しなければならないという煩わしさ
があった。
都度所望とする波形データがどの記憶領域に書き込まれ
ているかなどを確認しなければならないという煩わしさ
があった。
【０００８】
【課題を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、その構成上の特徴は、アナロ
グ被測定信号をデジタル波形データに変換するＡ／Ｄ変
換器と、その波形データを記憶するストレージメモリ
と、同ストレージメモリから読み出された波形データを
表示する波形表示部と、上記Ａ／Ｄ変換器、上記ストレ
ージメモリおよび上記波形表示部などの各部を制御する
制御部（ＣＰＵ）とを備えている波形記録装置におい
て、上記ＣＰＵは任意に設定される１回の取り込みデー
タ数（１データ長）に応じて上記ストレージメモリを複
数の記憶領域に分割してその各記憶領域に上記波形デー
タを順次書き込むとともに、その書き込み終了後にその
波形データを上記波形表示部に表示し、前回記録表示要
求があった場合には、現在表示されている記憶領域から
所定回数前の記憶領域に書き込まれている波形データを
読み出してその波形データを上記波形表示部に表示させ
ることにある。
情に鑑みなされたもので、その構成上の特徴は、アナロ
グ被測定信号をデジタル波形データに変換するＡ／Ｄ変
換器と、その波形データを記憶するストレージメモリ
と、同ストレージメモリから読み出された波形データを
表示する波形表示部と、上記Ａ／Ｄ変換器、上記ストレ
ージメモリおよび上記波形表示部などの各部を制御する
制御部（ＣＰＵ）とを備えている波形記録装置におい
て、上記ＣＰＵは任意に設定される１回の取り込みデー
タ数（１データ長）に応じて上記ストレージメモリを複
数の記憶領域に分割してその各記憶領域に上記波形デー
タを順次書き込むとともに、その書き込み終了後にその
波形データを上記波形表示部に表示し、前回記録表示要
求があった場合には、現在表示されている記憶領域から
所定回数前の記憶領域に書き込まれている波形データを
読み出してその波形データを上記波形表示部に表示させ
ることにある。
【０００９】
【作用】上記構成によると、例えばキーボードなどにて
１データ長を指定すると、ＣＰＵにより、ストレージメ
モリがそのデータ長に対応して複数の記憶領域に分割さ
れる。
１データ長を指定すると、ＣＰＵにより、ストレージメ
モリがそのデータ長に対応して複数の記憶領域に分割さ
れる。
【００１０】また、前回記録表示要求信号を与えること
により、ＣＰＵはプログラムにしたがってすでに記憶さ
れている記憶領域から波形データを読み出し、その波形
をＣＲＴなどに表示する。
により、ＣＰＵはプログラムにしたがってすでに記憶さ
れている記憶領域から波形データを読み出し、その波形
をＣＲＴなどに表示する。
【００１１】
【実施例】図１にはこの発明が適用される波形記録装置
の概略的なブロック線図が示されている。これによる
と、同波形記録装置は被測定信号をデジタルの波形デー
タに変換するＡ／Ｄコンバータ１１を備えている。
の概略的なブロック線図が示されている。これによる
と、同波形記録装置は被測定信号をデジタルの波形デー
タに変換するＡ／Ｄコンバータ１１を備えている。
【００１２】同Ａ／Ｄコンバータ１１から出力される波
形データはストレージメモリ１２に記憶されるのである
が、この例ではそのデータの取り込みを制御するトリガ
発生回路１３が設けられている。
形データはストレージメモリ１２に記憶されるのである
が、この例ではそのデータの取り込みを制御するトリガ
発生回路１３が設けられている。
【００１３】ストレージメモリ１２への波形データの書
き込み、読み出しおよび表示部（この例ではＣＲＴ）１
４への表示などはＣＰＵ１５によって制御されるのであ
るが、この場合、同ＣＰＵ１５には１取り込みデータ数
（１データ長）に応じてストレージメモリ１２の記憶領
域を複数に分割するアドレスカウンタ１６およびビット
発生回路１７が接続されている。
き込み、読み出しおよび表示部（この例ではＣＲＴ）１
４への表示などはＣＰＵ１５によって制御されるのであ
るが、この場合、同ＣＰＵ１５には１取り込みデータ数
（１データ長）に応じてストレージメモリ１２の記憶領
域を複数に分割するアドレスカウンタ１６およびビット
発生回路１７が接続されている。
【００１４】ここで、ストレージメモリ１２の番地容量
を３２キロバイトとし、アドレスカウンタ１６の番地信
号がＬＳＢをＡ０，ＭＳＢをＡ１４とする１５ビットで
構成されているものとする。
を３２キロバイトとし、アドレスカウンタ１６の番地信
号がＬＳＢをＡ０，ＭＳＢをＡ１４とする１５ビットで
構成されているものとする。
【００１５】このうち、同アドレスカウンタ１６のビッ
トＡ０〜Ａ１２の１３ビットは、ストレージメモリ１２
の対応するアドレス入力端子Ａ０〜Ａ１２に接続され
る。
トＡ０〜Ａ１２の１３ビットは、ストレージメモリ１２
の対応するアドレス入力端子Ａ０〜Ａ１２に接続され
る。
【００１６】また、アドレスカウンタ１６のビットＡ
１３とＡ１４は、それぞれデータセレクタ１８，１９を
介してストレージメモリ１２の対応するアドレス入力端
子Ａ１３とＡ１４に接続される。なお、データセレクタ
１８，１９は実際にはゲート素子などで構成されるが、
ここでは分かり易くするため機械的なスイッチで示され
ている。
１３とＡ１４は、それぞれデータセレクタ１８，１９を
介してストレージメモリ１２の対応するアドレス入力端
子Ａ１３とＡ１４に接続される。なお、データセレクタ
１８，１９は実際にはゲート素子などで構成されるが、
ここでは分かり易くするため機械的なスイッチで示され
ている。
【００１７】ビット発生回路１７の出力端子Ｂ１および
Ｂ２から上記データセレクタ１８，１９の切替接点
Ｂ１，Ｂ２へ例えば論理１もしくは論理０の切替信号を
与えるとともに、その出力端子Ａ／Ｂから各データセレ
クタ１８，１９へ同様に論理１もしくは論理０の切替信
号を与えることにより、ストレージメモリ１２が所定数
に分割される。
Ｂ２から上記データセレクタ１８，１９の切替接点
Ｂ１，Ｂ２へ例えば論理１もしくは論理０の切替信号を
与えるとともに、その出力端子Ａ／Ｂから各データセレ
クタ１８，１９へ同様に論理１もしくは論理０の切替信
号を与えることにより、ストレージメモリ１２が所定数
に分割される。
【００１８】この場合、切替信号が論理値０ならばデー
タセレクタ１８，１９の切替接点は各々接点Ａ１，Ａ２
側に接続され、論理１ならば上記接点はＢ１，Ｂ２側に
接続されるものとする。
タセレクタ１８，１９の切替接点は各々接点Ａ１，Ａ２
側に接続され、論理１ならば上記接点はＢ１，Ｂ２側に
接続されるものとする。
【００１９】キーボードなどの操作部２０より、ストレ
ージメモリ１２に取り込む１データ長が３２キロバイト
であるとする操作がなされると、ＣＰＵ１５はビット発
生回路１７のＢ１，Ｂ２およびＡ／Ｂ出力を論理０と
し、データセレクタ１８，１９の各接点をＡ１，Ａ２側
に接続した状態とする。
ージメモリ１２に取り込む１データ長が３２キロバイト
であるとする操作がなされると、ＣＰＵ１５はビット発
生回路１７のＢ１，Ｂ２およびＡ／Ｂ出力を論理０と
し、データセレクタ１８，１９の各接点をＡ１，Ａ２側
に接続した状態とする。
【００２０】したがって、アドレスカウンタ１６からそ
の全ビットＡ０〜Ａ１４の番地信号がストレージメモリ
１２の対応するアドレス入力端子Ａ０とＡ１４へ入力さ
れる。
の全ビットＡ０〜Ａ１４の番地信号がストレージメモリ
１２の対応するアドレス入力端子Ａ０とＡ１４へ入力さ
れる。
【００２１】これに対し、１データ長を例えば８キロバ
イトとして設定すると、ＣＰＵ１５はストレージメモリ
１２を４つの記憶領域に分割する。
イトとして設定すると、ＣＰＵ１５はストレージメモリ
１２を４つの記憶領域に分割する。
【００２２】すなわち、ＣＰＵ１５の制御により、ビッ
ト発生回路１７の端子Ａ／Ｂから論理１の切替信号が出
され、これによりデータセレクタ１８，１９の切替接点
がＢ１，Ｂ２側に接続される。
ト発生回路１７の端子Ａ／Ｂから論理１の切替信号が出
され、これによりデータセレクタ１８，１９の切替接点
がＢ１，Ｂ２側に接続される。
【００２３】そして、図２に示されているように、ビッ
ト発生回路１７の端子Ｂ１，Ｂ２をともに論理０とする
ことにより（１ＦＦＦ〜０）の第１領域が設定され、端
子Ｂ１，Ｂ２を論理０，１とすることにより（３ＦＦＦ
〜２０００）の第２領域が設定される。
ト発生回路１７の端子Ｂ１，Ｂ２をともに論理０とする
ことにより（１ＦＦＦ〜０）の第１領域が設定され、端
子Ｂ１，Ｂ２を論理０，１とすることにより（３ＦＦＦ
〜２０００）の第２領域が設定される。
【００２４】また、端子Ｂ１，Ｂ２を論理１，０とする
ことにより（５ＦＦＦ〜４０００）の第３領域が設定さ
れ、端子Ｂ１，Ｂ２をともに論理１とすることにより
（７ＦＦＦ〜６０００）の第４領域が設定される。
ことにより（５ＦＦＦ〜４０００）の第３領域が設定さ
れ、端子Ｂ１，Ｂ２をともに論理１とすることにより
（７ＦＦＦ〜６０００）の第４領域が設定される。
【００２５】上記と同様にして、１データ長が例えば４
キロバイトの場合には８分割、例えば２キロバイトの場
合には１６分割というように、１データ長に応じてスト
レージメモリ１２の番地容量が２ｎ（ｎ＝１，２，…）
に分割される。
キロバイトの場合には８分割、例えば２キロバイトの場
合には１６分割というように、１データ長に応じてスト
レージメモリ１２の番地容量が２ｎ（ｎ＝１，２，…）
に分割される。
【００２６】ＣＰＵ１５は操作部２０にて設定される１
データ長に応じてストレージメモリ１２を複数の記憶領
域に分割し、その各記憶領域に波形データを順次書き込
んで行くのであるが、この発明においては、図示されて
いないが操作部２０には前回記録表示キーが用意されて
いて、そのキーを押すことにより、現在時点よりも以前
に書き込まれた波形データがＣＲＴ１４に表示されるよ
うになっている。
データ長に応じてストレージメモリ１２を複数の記憶領
域に分割し、その各記憶領域に波形データを順次書き込
んで行くのであるが、この発明においては、図示されて
いないが操作部２０には前回記録表示キーが用意されて
いて、そのキーを押すことにより、現在時点よりも以前
に書き込まれた波形データがＣＲＴ１４に表示されるよ
うになっている。
【００２７】図３のフローチャートに沿って説明する
と、まず、ステップＳ１で１データ長の設定の有無が問
われる。同ステップＳ１で１データ長が設定されると、
ステップＳ２でストレージメモリ１２の分割数Ｍが求め
られる。
と、まず、ステップＳ１で１データ長の設定の有無が問
われる。同ステップＳ１で１データ長が設定されると、
ステップＳ２でストレージメモリ１２の分割数Ｍが求め
られる。
【００２８】そして、次のステップＳ３で記憶領域番号
の変数Ｌが１にセットされる。ステップＳ４でスタート
キーが押されると、第１領域に波形データが書き込ま
れ、その書き込み終了後同波形データによる波形がＣＲ
Ｔ１４に表示される。
の変数Ｌが１にセットされる。ステップＳ４でスタート
キーが押されると、第１領域に波形データが書き込ま
れ、その書き込み終了後同波形データによる波形がＣＲ
Ｔ１４に表示される。
【００２９】ステップＳ７でストップキーの有無が判断
され、無い場合にはステップＳ８で変数Ｌに１が加算さ
れて新たな変数Ｌとされ、次段のステップＳ９でその新
たな変数Ｌと分割数Ｍとの大小比較がなされる。
され、無い場合にはステップＳ８で変数Ｌに１が加算さ
れて新たな変数Ｌとされ、次段のステップＳ９でその新
たな変数Ｌと分割数Ｍとの大小比較がなされる。
【００３０】その結果、Ｌ＜ＭであればステップＳ５に
戻り、Ｌ＞ＭのときにはステップＳ１０で変数Ｌを１と
した後、ステップＳ５に戻る。このように、ストップキ
ーが押されない場合には、各記憶領域に波形データが順
次書き込まれ、かつ、その波形が表示される。
戻り、Ｌ＞ＭのときにはステップＳ１０で変数Ｌを１と
した後、ステップＳ５に戻る。このように、ストップキ
ーが押されない場合には、各記憶領域に波形データが順
次書き込まれ、かつ、その波形が表示される。
【００３１】ステップＳ７でストップキーが押されたと
判断された場合には、ステップＳ１１で前回記録表示キ
ーによる表示要求の有無が判断される。「有」の場合に
は、次のステップＳ１２で何回前の表示要求かが問われ
る。
判断された場合には、ステップＳ１１で前回記録表示キ
ーによる表示要求の有無が判断される。「有」の場合に
は、次のステップＳ１２で何回前の表示要求かが問われ
る。
【００３２】ここで、Ｎ回前（ただし、Ｎ＜Ｍ）の表示
を要求すると、ステップＳ１３でＬ−Ｎが新たな変数Ｌ
とされた後、ステップＳ１４でその新たな変数Ｌが
「０」もしくはそれよりも小さいかが判断される。
を要求すると、ステップＳ１３でＬ−Ｎが新たな変数Ｌ
とされた後、ステップＳ１４でその新たな変数Ｌが
「０」もしくはそれよりも小さいかが判断される。
【００３３】ＮＯであれば、ステップＳ１５でその変数
Ｌに対応する記憶領域の波形データが読み出されてＣＲ
Ｔ１４に表示される。ＹＥＳの場合には、ステップ１４
ａを経由し、Ｌ＋Ｍを新たな変数とした上で、上記ステ
ップＳ１５を実行する。
Ｌに対応する記憶領域の波形データが読み出されてＣＲ
Ｔ１４に表示される。ＹＥＳの場合には、ステップ１４
ａを経由し、Ｌ＋Ｍを新たな変数とした上で、上記ステ
ップＳ１５を実行する。
【００３４】そして、再びステップＳ１１に戻り、次段
のステップＳ１２で表示要求しないとしたときに終了と
なる。
のステップＳ１２で表示要求しないとしたときに終了と
なる。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、１データ長を設定することにより、そのデータ長に
対応してストレージメモリが適当数の記憶領域に自動的
に分割され、かつ、簡単な操作により所定の記憶領域に
記憶されている波形データを読出し、その波形をＣＲＴ
などに表示することができる。
ば、１データ長を設定することにより、そのデータ長に
対応してストレージメモリが適当数の記憶領域に自動的
に分割され、かつ、簡単な操作により所定の記憶領域に
記憶されている波形データを読出し、その波形をＣＲＴ
などに表示することができる。
【図１】この発明を実施するための波形記録装置の概略
的なブロック線図。
的なブロック線図。
【図２】ストレージメモリを４分割する場合の一例を示
した説明図。
した説明図。
【図３】この発明の動作を説明するためのフローチャー
ト。
ト。
１１ Ａ／Ｄコンバータ １２ ストレージメモリ １４ 表示部 １５ ＣＰＵ １６ アドレスカウンタ １７ ビット発生回路 １８，１９ データセレクタ ２０ 操作部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−94136（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 13/00 - 13/42
Claims (1)
- 【請求項１】アナログ被測定信号をデジタル波形データ
に変換するＡ／Ｄ変換器と、その波形データを記憶する
ストレージメモリと、同ストレージメモリから読み出さ
れた波形データを表示する波形表示部と、上記Ａ／Ｄ変
換器、上記ストレージメモリおよび上記波形表示部など
の各部を制御する制御部（ＣＰＵ）とを備えている波形
記録装置において、上記ＣＰＵは任意に設定される１回
の取り込みデータ数（１データ長）に応じて上記ストレ
ージメモリを複数の記憶領域に分割してその各記憶領域
に上記波形データを順次書き込むとともに、その書き込
み終了後にその波形データを上記波形表示部に表示し、
前回記録表示要求があった場合には、現在表示されてい
る記憶領域から所定回数前の記憶領域に書き込まれてい
る波形データを読み出して同波形データを上記波形表示
部に表示させることを特徴とする波形記録装置の波形表
示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188136A JP3057384B2 (ja) | 1991-07-02 | 1991-07-02 | 波形記録装置の波形表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188136A JP3057384B2 (ja) | 1991-07-02 | 1991-07-02 | 波形記録装置の波形表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0510975A JPH0510975A (ja) | 1993-01-19 |
| JP3057384B2 true JP3057384B2 (ja) | 2000-06-26 |
Family
ID=16218373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188136A Expired - Fee Related JP3057384B2 (ja) | 1991-07-02 | 1991-07-02 | 波形記録装置の波形表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057384B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117368571B (zh) * | 2023-12-08 | 2024-03-01 | 深圳市鼎阳科技股份有限公司 | 一种实时频谱分析仪及其数据处理方法 |
-
1991
- 1991-07-02 JP JP3188136A patent/JP3057384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510975A (ja) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100532A (en) | Digital pattern triggering circuit | |
| US4212074A (en) | Weight measuring method and apparatus thereof | |
| US4873666A (en) | Message FIFO buffer controller | |
| KR920004856A (ko) | 이벤트 한정 검사 아키텍춰 | |
| EP0159588B1 (en) | Logic analyzer | |
| US5854796A (en) | Method of and apparatus for testing semiconductor memory | |
| JP3186359B2 (ja) | 物理アドレス変換回路 | |
| JP3057384B2 (ja) | 波形記録装置の波形表示方法 | |
| JP2000251494A (ja) | 半導体メモリ装置のテスタのテスト方法及びその装置 | |
| JP3057186B2 (ja) | 波形解析装置 | |
| JPH053524B2 (ja) | ||
| JPS63304314A (ja) | 集積回路装置 | |
| JP2909672B2 (ja) | 測定器のパネル情報設定装置 | |
| JPS5866867A (ja) | 波形等の表示装置 | |
| JP2898181B2 (ja) | 波形編集方法 | |
| JPS6267793A (ja) | メモリ装置 | |
| JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
| JPH0118387B2 (ja) | ||
| JPS62161193A (ja) | 波形表示装置 | |
| JP2534095B2 (ja) | ディジタルデ―タ記憶再生方式 | |
| JP3018886B2 (ja) | プローブ設定方法 | |
| SU1188911A1 (ru) | Коммутатор с дистанционным управлением | |
| KR930006371Y1 (ko) | 비디오 메모리 데이타 판독 시스템 | |
| JPS592584Y2 (ja) | マイクロプログラム拡張テスト装置 | |
| JP3488754B2 (ja) | 波形記録計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000223 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |