JP2534095B2 - ディジタルデ―タ記憶再生方式 - Google Patents
ディジタルデ―タ記憶再生方式Info
- Publication number
- JP2534095B2 JP2534095B2 JP63099868A JP9986888A JP2534095B2 JP 2534095 B2 JP2534095 B2 JP 2534095B2 JP 63099868 A JP63099868 A JP 63099868A JP 9986888 A JP9986888 A JP 9986888A JP 2534095 B2 JP2534095 B2 JP 2534095B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- bit data
- created
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Measured Values (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はオシロ記録装置等のアナログ入力データを
ディジタルデータに変換して記憶装置に記憶し、またそ
の記憶したディジタルデータを読出して再生すると共
に、前記記憶装置に前記ディジタルデータを記憶する際
には、データ圧縮を行うようにしたディジタルデータ記
憶再生方式に関する。
ディジタルデータに変換して記憶装置に記憶し、またそ
の記憶したディジタルデータを読出して再生すると共
に、前記記憶装置に前記ディジタルデータを記憶する際
には、データ圧縮を行うようにしたディジタルデータ記
憶再生方式に関する。
従来、オシロ記録装置等のディジタルデータ記憶再生
装置においては、アナログ入力データを一定周期でフル
スケール12ビットのディジタルデータ（11ビットの実デ
ータと１ビットの正負符号データ、正＝０、負＝１）に
変換する。このフルスケールは、電力用のオシロ記録仕
様のアナログデータのビット分解能の現規定がフルスケ
ール12ビットとなっていることと、上記規定を満足する
電力用オシロ記録装置のアナログ／ディジタル変換器IC
（集積回路）の性能からの制約条件である。前記12ビッ
トのディジタルデータに変換したのち、ディジタルデー
タ記憶再生装置の内部データバス幅16ビットに合わせる
ために、12ビットのディジタルデータの内の最上位側
（２の11乗）の１ビットの正負符号ビットをあと４ビッ
ト複写し、正負符号５ビットと実データ11ビットで構成
される16ビットのディジタルデータとしてメモリ（記憶
装置）に記憶し、しかしてその後、他からの要求があっ
た場合、前記メモリから読出して再生し、外部装置に出
力することが行われている。
装置においては、アナログ入力データを一定周期でフル
スケール12ビットのディジタルデータ（11ビットの実デ
ータと１ビットの正負符号データ、正＝０、負＝１）に
変換する。このフルスケールは、電力用のオシロ記録仕
様のアナログデータのビット分解能の現規定がフルスケ
ール12ビットとなっていることと、上記規定を満足する
電力用オシロ記録装置のアナログ／ディジタル変換器IC
（集積回路）の性能からの制約条件である。前記12ビッ
トのディジタルデータに変換したのち、ディジタルデー
タ記憶再生装置の内部データバス幅16ビットに合わせる
ために、12ビットのディジタルデータの内の最上位側
（２の11乗）の１ビットの正負符号ビットをあと４ビッ
ト複写し、正負符号５ビットと実データ11ビットで構成
される16ビットのディジタルデータとしてメモリ（記憶
装置）に記憶し、しかしてその後、他からの要求があっ
た場合、前記メモリから読出して再生し、外部装置に出
力することが行われている。
例えば、第１図は、前記ディジタルデータ記憶再生装
置のシステムブロック図を示すが、第１図に示すよう
に、アナログ入力データはアナログ／ディジタル変換器
（以下A/Dと称す）10によりディジタルデータに変換さ
れ、演算処理部（以下CPUという）11の制御下にメモリ1
2に記憶される。
置のシステムブロック図を示すが、第１図に示すよう
に、アナログ入力データはアナログ／ディジタル変換器
（以下A/Dと称す）10によりディジタルデータに変換さ
れ、演算処理部（以下CPUという）11の制御下にメモリ1
2に記憶される。
このとき第２図に示すように前記ディジタルデータ
は、例えば16ビットの内、有効部である11ビット実デー
タ部20と５ビットの正負符号部21という構成でメモリ12
に記憶される。又、再生時には、CPU11は入出力処理部
（以下I/Oという）13より要求信号を入力したら、メモ
リ12内の前記記憶したディジタルデータを読出しI/O13
より外部装置に出力する。
は、例えば16ビットの内、有効部である11ビット実デー
タ部20と５ビットの正負符号部21という構成でメモリ12
に記憶される。又、再生時には、CPU11は入出力処理部
（以下I/Oという）13より要求信号を入力したら、メモ
リ12内の前記記憶したディジタルデータを読出しI/O13
より外部装置に出力する。
従来のディジタルデータ記憶再生装置は以上のように
構成されているので、前記例では、ディジタルデータを
16ビットデータのまま、何らのデータ圧縮処理を行うこ
となく、メモリ12に記憶しており、したがってデータの
記憶量を増加させる場合は、メモリ12の記憶容量を比例
して増加させなければならなかった。又、メモリ12の記
憶容量からデータ記憶量は、決定されるため、メモリの
性能によっては、データ記憶量を満足出来なくなる場合
もあるなどの問題点があった。
構成されているので、前記例では、ディジタルデータを
16ビットデータのまま、何らのデータ圧縮処理を行うこ
となく、メモリ12に記憶しており、したがってデータの
記憶量を増加させる場合は、メモリ12の記憶容量を比例
して増加させなければならなかった。又、メモリ12の記
憶容量からデータ記憶量は、決定されるため、メモリの
性能によっては、データ記憶量を満足出来なくなる場合
もあるなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、記憶装置のハードウェア上の記憶容量を増
加させることなく、その実質的な記憶容量を増加させう
るようにしたディジタルデータ記憶・再生方式を得るこ
とを目的とする。
れたもので、記憶装置のハードウェア上の記憶容量を増
加させることなく、その実質的な記憶容量を増加させう
るようにしたディジタルデータ記憶・再生方式を得るこ
とを目的とする。
この発明に係るディジタルデータ記憶再生方式は、16
ビットディジタルデータを記憶装置に記憶するときに
は、各16ビットディジタルデータの中から複写した４ビ
ットの符号部を削除し、複数のディジタルデータの有効
部および残りの符号部同士を合成し、16ビットの圧縮デ
ータとするとともに、記憶装置から再生するときには、
各圧縮データの中から同じディジタルデータの有効部お
よび符号部分を取り出した後、該符号部の１ビットを４
回分複写し、５ビットの符号部および11ビットの有効部
からなる16ビットのディジタルデータに戻すようにした
ものである。
ビットディジタルデータを記憶装置に記憶するときに
は、各16ビットディジタルデータの中から複写した４ビ
ットの符号部を削除し、複数のディジタルデータの有効
部および残りの符号部同士を合成し、16ビットの圧縮デ
ータとするとともに、記憶装置から再生するときには、
各圧縮データの中から同じディジタルデータの有効部お
よび符号部分を取り出した後、該符号部の１ビットを４
回分複写し、５ビットの符号部および11ビットの有効部
からなる16ビットのディジタルデータに戻すようにした
ものである。
この発明におけるディジタルデータ記憶再生方式は、
各16ビットディジタルデータの中から複写した４ビット
の符号部を削除し、複数のディジタルデータの有効部お
よび残りの符号部同士を合成し、16ビットの圧縮データ
とし、記憶装置に記憶するとともに、各圧縮データの中
から同じディジタルデータの有効部および符号部分を取
り出した後、該符号部の１ビットを４回分複写し、５ビ
ットの符号部および11ビットの有効部からなる16ビット
のディジタルデータに戻し記憶装置からの再生を行う。
各16ビットディジタルデータの中から複写した４ビット
の符号部を削除し、複数のディジタルデータの有効部お
よび残りの符号部同士を合成し、16ビットの圧縮データ
とし、記憶装置に記憶するとともに、各圧縮データの中
から同じディジタルデータの有効部および符号部分を取
り出した後、該符号部の１ビットを４回分複写し、５ビ
ットの符号部および11ビットの有効部からなる16ビット
のディジタルデータに戻し記憶装置からの再生を行う。
以下、この発明の一実施例を図について説明する。
尚、この実施例におけるディジタルデータ記憶再生装置
の構成は、第１図につき説明したものと同一であり、ま
た第２図につき説明したディジタルデータのデータ構成
についても、この実施例では第２図と同一のものを利用
することとして、これらの説明の繰返しは省略する。
尚、この実施例におけるディジタルデータ記憶再生装置
の構成は、第１図につき説明したものと同一であり、ま
た第２図につき説明したディジタルデータのデータ構成
についても、この実施例では第２図と同一のものを利用
することとして、これらの説明の繰返しは省略する。
また、第３図はCPU11内に設けられたデータ圧縮処理
回路図を示し、図中、301,302,303,304は前記A/D10によ
り、一定周期で周期的にディジタルデータに変換された
各16ビットのディジタルデータを示す。尚、例えばa0，
a1，a2，a3はそれぞれ、１つのディジタルデータ301の
０〜3,4〜7,8〜11,12〜15の各４ビットデータ（分割し
たデータ群）を示している。
回路図を示し、図中、301,302,303,304は前記A/D10によ
り、一定周期で周期的にディジタルデータに変換された
各16ビットのディジタルデータを示す。尚、例えばa0，
a1，a2，a3はそれぞれ、１つのディジタルデータ301の
０〜3,4〜7,8〜11,12〜15の各４ビットデータ（分割し
たデータ群）を示している。
350は、ディジタルデータ301〜304の不要なビット即
ち、前記符号部21を消去するためのマスクパターン、31
1,312,321,322,323,324,331,332,333,334,335はそれぞ
れ、ディジタルデータ301,302,303,304の中間データで
あり、360,361はデータ圧縮処理における16ビットデー
タのシフト処理を行う４ビット左シフト手段を示し、37
0,371は32ビットデータのシフト処理をそれぞれ行う４
ビット右シフト手段、４ビット右シフト手段を示してい
る。そして341,342,343は前記ディジタルデータ301,30
2,303,304をデータ圧縮した圧縮データであり、メモリ1
2に書込まれる。また381は論理積手段、382は論理和手
段である。更にマスクパターン350内の「FH」は４ビッ
トオール“1"データである。
ち、前記符号部21を消去するためのマスクパターン、31
1,312,321,322,323,324,331,332,333,334,335はそれぞ
れ、ディジタルデータ301,302,303,304の中間データで
あり、360,361はデータ圧縮処理における16ビットデー
タのシフト処理を行う４ビット左シフト手段を示し、37
0,371は32ビットデータのシフト処理をそれぞれ行う４
ビット右シフト手段、４ビット右シフト手段を示してい
る。そして341,342,343は前記ディジタルデータ301,30
2,303,304をデータ圧縮した圧縮データであり、メモリ1
2に書込まれる。また381は論理積手段、382は論理和手
段である。更にマスクパターン350内の「FH」は４ビッ
トオール“1"データである。
次に第４図は、CPU11内に設けられたデータ再生処理
回路図を示し、第４図において341,342,343は第３図に
示したデータ圧縮処理が施された圧縮データであり、43
1,432,433,434はこの第４図のデータ再生処理回路によ
りデータ再生処理が施こされた16ビットのディジタルデ
ータ（以下、単にデータとも呼ぶ）である。
回路図を示し、第４図において341,342,343は第３図に
示したデータ圧縮処理が施された圧縮データであり、43
1,432,433,434はこの第４図のデータ再生処理回路によ
りデータ再生処理が施こされた16ビットのディジタルデ
ータ（以下、単にデータとも呼ぶ）である。
尚401,402,403,404,411,412,413,414,421,422,423,42
4は再生処理におけるデータ341,342,343の中間データで
あり、又451は不要なビットを消去する為のマスクパタ
ーンであり、460,461は32ビットのデータシフト処理を
行う４ビット左シフト手段、４ビット右シフト手段を示
し、470は16ビットのデータシフト処理を行う４ビット
右シフト手段を示している。又、400は、本再生処理に
おける符号部４ビット再生処理手段である。尚、481,48
2は論理積手段である。
4は再生処理におけるデータ341,342,343の中間データで
あり、又451は不要なビットを消去する為のマスクパタ
ーンであり、460,461は32ビットのデータシフト処理を
行う４ビット左シフト手段、４ビット右シフト手段を示
し、470は16ビットのデータシフト処理を行う４ビット
右シフト手段を示している。又、400は、本再生処理に
おける符号部４ビット再生処理手段である。尚、481,48
2は論理積手段である。
次に、動作を説明する。先ず、第３図におけるデータ
圧縮処理について説明を行う。
圧縮処理について説明を行う。
まず、ディジタルデータ301の符号部4bitを削除する
ためにディジタルデータ301を４ビット左シフト手段360
にて左に４ビットシフトし、データ311を作成する。続
いて、ソフトウェア処理の高速化を計るため、このデー
タ311を下位16ビット、ディジタルデータ302を上位16ビ
ットとする32ビットデータ321を作成する。同様に、デ
ィジタルデータ303の符号部4bitを削除するために、デ
ィジタルデータ303を４ビット左シフト手段361にて左に
４ビットシフトし、データ312を作成する。また、同じ
くソフトウェア処理の高速化を計るため、このデータ31
2を下位16ビット、ディジタルデータ302を上位16ビット
とする32ビットデータ322を作成する。
ためにディジタルデータ301を４ビット左シフト手段360
にて左に４ビットシフトし、データ311を作成する。続
いて、ソフトウェア処理の高速化を計るため、このデー
タ311を下位16ビット、ディジタルデータ302を上位16ビ
ットとする32ビットデータ321を作成する。同様に、デ
ィジタルデータ303の符号部4bitを削除するために、デ
ィジタルデータ303を４ビット左シフト手段361にて左に
４ビットシフトし、データ312を作成する。また、同じ
くソフトウェア処理の高速化を計るため、このデータ31
2を下位16ビット、ディジタルデータ302を上位16ビット
とする32ビットデータ322を作成する。
次に、４ビット左シフト手段360と４ビット左シフト
手段361にて作成した32ビットデータ321と32ビットデー
タ322の小数点位置が移動しているため、その小数点位
置を復帰するために、前記32ビットデータ321を４ビッ
ト右シフト手段370にて右に４ビットシフトし32ビット
データ323を作成する。同様に32ビットデータ322を４ビ
ット左シフト手段371にて左に４ビットシフトし32ビッ
トデータ324を作成する。
手段361にて作成した32ビットデータ321と32ビットデー
タ322の小数点位置が移動しているため、その小数点位
置を復帰するために、前記32ビットデータ321を４ビッ
ト右シフト手段370にて右に４ビットシフトし32ビット
データ323を作成する。同様に32ビットデータ322を４ビ
ット左シフト手段371にて左に４ビットシフトし32ビッ
トデータ324を作成する。
そして、32ビットデータ323の下位16ビットを分割し
データ331を得ると、このデータ331から圧縮データ341
が作成される。この圧縮データ341はディジタルデータ3
01のデータ部の12bit（a0、a1、a2）とディジタルデー
タ302のデータ部の4bit（b0）とから構成されており、
ディジタルデータ301の符号データは、a2の最上位ビッ
ト（211）に存在する。
データ331を得ると、このデータ331から圧縮データ341
が作成される。この圧縮データ341はディジタルデータ3
01のデータ部の12bit（a0、a1、a2）とディジタルデー
タ302のデータ部の4bit（b0）とから構成されており、
ディジタルデータ301の符号データは、a2の最上位ビッ
ト（211）に存在する。
次に、残りの32ビットデータ323の上位16ビットとし
てのデータ332は、上位側から不定データ4bit、ディジ
タルデータ302の符号部4bit（b3）、およびディジタル
データ302のデータ部8bit（b1、b2）から構成されてお
り、論理積手段381によりこのデータ332とマスクパター
ン350（00FFH）との論理積をとることにより、16ビット
332の上位８ビットを０とするデータ335を作成する。続
いて、論理和手段382により32ビットデータ324の下位16
ビットを分割して得たデータ333と上記データ335との論
理和をとることにより、圧縮データ342が作成される。
この圧縮データ342は、ディジタルデータ302のデータ部
の8bit（b1、b0）とディジタルデータ303のデータ部の8
bit（c0、c1）とから構成されており、ディジタルデー
タ302の符号データは、b2の最上位ビット（27）に存在
する。
てのデータ332は、上位側から不定データ4bit、ディジ
タルデータ302の符号部4bit（b3）、およびディジタル
データ302のデータ部8bit（b1、b2）から構成されてお
り、論理積手段381によりこのデータ332とマスクパター
ン350（00FFH）との論理積をとることにより、16ビット
332の上位８ビットを０とするデータ335を作成する。続
いて、論理和手段382により32ビットデータ324の下位16
ビットを分割して得たデータ333と上記データ335との論
理和をとることにより、圧縮データ342が作成される。
この圧縮データ342は、ディジタルデータ302のデータ部
の8bit（b1、b0）とディジタルデータ303のデータ部の8
bit（c0、c1）とから構成されており、ディジタルデー
タ302の符号データは、b2の最上位ビット（27）に存在
する。
さらに、残りの32ビットデータ324の上位16ビットと
してのデータ334から圧縮データ343が作成される。この
圧縮データ343はディジタルデータ303のデータ部の4bit
（c2）とディジタルデータ304のデータ部の12bit（d0、
d1、d2）とから構成されており、ディジタルデータ303
の符号データは、c2の最上位ビット（23）に存在し、デ
ィジタルデータ304の符号データは、d2の最上位ビット
（215）に存在する。
してのデータ334から圧縮データ343が作成される。この
圧縮データ343はディジタルデータ303のデータ部の4bit
（c2）とディジタルデータ304のデータ部の12bit（d0、
d1、d2）とから構成されており、ディジタルデータ303
の符号データは、c2の最上位ビット（23）に存在し、デ
ィジタルデータ304の符号データは、d2の最上位ビット
（215）に存在する。
上記のように、データ圧縮処理においては各データ30
1、302、303、304の符号5bitの内1bitを残してデータを
圧縮することができる。
1、302、303、304の符号5bitの内1bitを残してデータを
圧縮することができる。
次に第４図におけるデータ再生処理の動作について説
明を行う。データ再生処理とは、データ圧縮処理を施さ
れ、メモリ12から読出された３つの圧縮データ341,342,
343にディジタルデータ301,302,303,304のビット11〜０
の有効部（符号付データ部）20のデータが分割されて記
憶されているので、これを取り出し再生するとともに各
データの符号部214ビットも再生し、元の４データ301,3
02,303,304と同じ内容の４データ431,432,433,434を再
生することを言う。
明を行う。データ再生処理とは、データ圧縮処理を施さ
れ、メモリ12から読出された３つの圧縮データ341,342,
343にディジタルデータ301,302,303,304のビット11〜０
の有効部（符号付データ部）20のデータが分割されて記
憶されているので、これを取り出し再生するとともに各
データの符号部214ビットも再生し、元の４データ301,3
02,303,304と同じ内容の４データ431,432,433,434を再
生することを言う。
圧縮されたデータ341とマスクパターン451との論理積
を論理積手段481により取り、データ421を作成する。次
に圧縮データ341を下位16ビット、圧縮データ342を上位
16ビットとする、32ビットのデータ401を作成する、同
様に圧縮データ342を下位16ビット、圧縮データ343を上
位16ビットとする、32ビットのデータ402を作成する。
この32ビットのデータ401を４ビット左シフト手段460に
て左に４ビットシフトし、32ビットデータ403を作成す
る。又、32ビットデータ402を４ビット右シフト手段461
にて右に４ビットシフトし、32ビットデータ404を作成
する。
を論理積手段481により取り、データ421を作成する。次
に圧縮データ341を下位16ビット、圧縮データ342を上位
16ビットとする、32ビットのデータ401を作成する、同
様に圧縮データ342を下位16ビット、圧縮データ343を上
位16ビットとする、32ビットのデータ402を作成する。
この32ビットのデータ401を４ビット左シフト手段460に
て左に４ビットシフトし、32ビットデータ403を作成す
る。又、32ビットデータ402を４ビット右シフト手段461
にて右に４ビットシフトし、32ビットデータ404を作成
する。
次に32ビットデータ403の上位16ビットを分割して16
ビットデータ412を作成し、マスクパターン451との論理
積を論理積手段482によりとり、データ422を作成する。
又、32ビットデータ404の下位16ビットを分割して16ビ
ットデータ413を作りこのデータ413を４ビット右シフト
手段470にて右に４ビットシフトし、データ423を作成す
る。続いて、32ビットデータ404の上位16ビットを分割
して16ビットデータ414を作成し、データ424を作成す
る。
ビットデータ412を作成し、マスクパターン451との論理
積を論理積手段482によりとり、データ422を作成する。
又、32ビットデータ404の下位16ビットを分割して16ビ
ットデータ413を作りこのデータ413を４ビット右シフト
手段470にて右に４ビットシフトし、データ423を作成す
る。続いて、32ビットデータ404の上位16ビットを分割
して16ビットデータ414を作成し、データ424を作成す
る。
以上の処理により、ビット15〜12の符号部21が全て０
である中間データ421,422,423、424を作成する。
である中間データ421,422,423、424を作成する。
次に符号部４ビット再生処理手段400にて符号部４ビ
ットの再生を行う。各中間データ421,422,423,424の各
データにおいてビット11が符号ビットなのでこのビット
11が“0"ならばビット15〜12もすべて“0"、逆に、ビッ
ト11が１ならばビット15〜12もすべて“1"という処理を
施こし、再生データ431,432,433,434を作成する。
ットの再生を行う。各中間データ421,422,423,424の各
データにおいてビット11が符号ビットなのでこのビット
11が“0"ならばビット15〜12もすべて“0"、逆に、ビッ
ト11が１ならばビット15〜12もすべて“1"という処理を
施こし、再生データ431,432,433,434を作成する。
なお、上記実施例では、符号付データ部20が12ビット
データの圧縮について説明したが、８ビットデータ等の
他の容量のビット数のデータであってもよく、その場
合、上記実施例と同様の効果を奏する。
データの圧縮について説明したが、８ビットデータ等の
他の容量のビット数のデータであってもよく、その場
合、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、16ビットディジタ
ルデータを記憶装置に記憶するときには、各16ビットデ
ィジタルデータの中から複写した４ビットの符号部を削
除し、複数のディジタルデータの有効部および残りの符
号部同士を合成し、16ビットの圧縮データとするととも
に、記憶装置から再生するときには、各圧縮データの中
から同じディジタルデータの有効部および符号部分を取
り出した後、該符号部の１ビットを４回分複写し、５ビ
ットの符号部および11ビットの有効部からなる16ビット
のディジタルデータに戻すようにしたので、記憶装置の
ハードウエア上の容量を増加させることなく、実質的な
記憶容量を大幅に増加させることが出来るようになった
為、結果的に記憶装置のハードウエアを小さくすること
が出来、また装置として安価に出来るディジタル記憶再
生装置が得られる効果がある。
ルデータを記憶装置に記憶するときには、各16ビットデ
ィジタルデータの中から複写した４ビットの符号部を削
除し、複数のディジタルデータの有効部および残りの符
号部同士を合成し、16ビットの圧縮データとするととも
に、記憶装置から再生するときには、各圧縮データの中
から同じディジタルデータの有効部および符号部分を取
り出した後、該符号部の１ビットを４回分複写し、５ビ
ットの符号部および11ビットの有効部からなる16ビット
のディジタルデータに戻すようにしたので、記憶装置の
ハードウエア上の容量を増加させることなく、実質的な
記憶容量を大幅に増加させることが出来るようになった
為、結果的に記憶装置のハードウエアを小さくすること
が出来、また装置として安価に出来るディジタル記憶再
生装置が得られる効果がある。
第１図はこの発明の一実施例および従来のディジタルデ
ータ記憶再生装置のシステムブロック図、第２図はディ
ジタルデータのデータ構成図、第３図はデータ圧縮処理
回路図、第４図はデータ再生処理回路図である。 10はアナログ／ディジタル変換器、11はCPU、12はメモ
リ（記憶装置）、13は入出力処理部、20は符号付データ
部（有効部）、21は符号部、301,302,303,304はディジ
タルデータ、341,342,343は圧縮データ。
ータ記憶再生装置のシステムブロック図、第２図はディ
ジタルデータのデータ構成図、第３図はデータ圧縮処理
回路図、第４図はデータ再生処理回路図である。 10はアナログ／ディジタル変換器、11はCPU、12はメモ
リ（記憶装置）、13は入出力処理部、20は符号付データ
部（有効部）、21は符号部、301,302,303,304はディジ
タルデータ、341,342,343は圧縮データ。
Claims (1)
- 【請求項１】アナログ出力信号を一定周期的毎に１ビッ
トの符号部および11ビットの有効部からなる12ビットの
データに変換した後、16ビットデータ用の記憶装置に記
憶するために、５ビットの符号部および11ビットの有効
部からなるデータに変換し、該記憶したデータを再生す
るディジタルデータ記憶再生方式において、前記16ビッ
トデータを左に４ビットシフトし前記４ビットの符号部
を削除した16ビットシフトデータを下位16ビット、他の
前記16ビットデータを上位16ビットの32ビットのデータ
を作成する32ビット作成工程、前記32ビットデータを右
に４ビットシフトした後に下位16ビットを分割するとと
もに、残りの上位16ビットデータの上位８ビットを０と
する論理積を実行し出力する第１の圧縮工程、前記32ビ
ットデータを左に４ビットシフトした後に上位16ビット
を分割するとともに、残りの下位16ビットデータの下位
８ビットを０とする論理積を実行し出力する第２の圧縮
行程、および前記第１の圧縮行程により作成された上位
ビット16ビットデータと前記第２の圧縮行程により作成
された下位ビット16ビットデータとの論理和を実行し16
ビットデータを作成する第３の圧縮行程を有する16ビッ
トデータ記憶工程と、前記第１の圧縮行程により作成さ
れた下位16ビットデータの上位４ビットを０とする論理
積を実行し出力する第１の中間データ作成工程、前記第
１の圧縮行程により作成された16ビットデータを下位ビ
ット、前記第２の圧縮行程により作成された16ビットデ
ータを上位ビットとする32ビットデータを作成し、この
32ビットデータを左に４ビットシフトした後、上位４ビ
ットを０とする論理積を実行し出力する第２の中間デー
タ作成工程、前記第２の圧縮行程により作成された16ビ
ットデータを下位ビット、前記第３の圧縮行程により作
成された16ビットデータを上位ビットとする32ビットデ
ータを作成し、この32ビットデータを右に４ビットシフ
トした後、上位16ビットデータを分割し出力する第３の
中間データ作成工程、この第３の中間データ作成工程で
の残りの下位16ビットデータを右に４ビットシフトし出
力する第４の中間データ作成工程、および各中間データ
作成工程により作成された16ビットデータにおいて11ビ
ット目が１である場合には12ビット目から15ビット目を
全て１とするとともに、11ビット目が０である場合には
12ビット目から15ビット目を全て０とする符号部再生工
程を有する16ビットデータ再生工程とを備えたことを特
徴とするディジタルデータ記憶再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099868A JP2534095B2 (ja) | 1988-04-22 | 1988-04-22 | ディジタルデ―タ記憶再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099868A JP2534095B2 (ja) | 1988-04-22 | 1988-04-22 | ディジタルデ―タ記憶再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01270673A JPH01270673A (ja) | 1989-10-27 |
| JP2534095B2 true JP2534095B2 (ja) | 1996-09-11 |
Family
ID=14258787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099868A Expired - Fee Related JP2534095B2 (ja) | 1988-04-22 | 1988-04-22 | ディジタルデ―タ記憶再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534095B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581810A (ja) * | 1981-06-29 | 1983-01-07 | Hitachi Ltd | デジタルレコ−ダ |
-
1988
- 1988-04-22 JP JP63099868A patent/JP2534095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01270673A (ja) | 1989-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2534095B2 (ja) | ディジタルデ―タ記憶再生方式 | |
| JPH05227476A (ja) | 画像データ格納方式 | |
| JPH04241681A (ja) | 圧縮切替え方式の記憶装置 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| JP2561512B2 (ja) | ディジタルデータ記憶再生装置 | |
| US5739778A (en) | Digital data formatting/deformatting circuits | |
| JPH07177040A (ja) | 可変長符号化装置 | |
| JPH05110448A (ja) | デジタルデータ圧縮，伸長方法及びその再生装置 | |
| JP3402999B2 (ja) | データ変調回路 | |
| JP3270665B2 (ja) | 符号化／復号化装置及び方法 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| JP3087488B2 (ja) | データ復元回路 | |
| JP3057384B2 (ja) | 波形記録装置の波形表示方法 | |
| JPH087935B2 (ja) | データ伸張回路 | |
| KR0155734B1 (ko) | 디지탈 신호처리방법 및 장치 | |
| JP2002171412A (ja) | Ｘ分木命令を備えるｓｉｍｄ型情報処理装置 | |
| JPS60205485A (ja) | フオ−ムデ−タ記憶方式 | |
| JPH0414529B2 (ja) | ||
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPS61236224A (ja) | デ−タ圧縮方法 | |
| JP2585709B2 (ja) | 同期信号の記録再生方法 | |
| JPS6032216B2 (ja) | デ−タ圧縮方式 | |
| JPH06232758A (ja) | データ圧縮回路 | |
| JPH04344369A (ja) | ディジタルデータ記録再生装置 | |
| JPS60244995A (ja) | シフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |