JPS5866867A - 波形等の表示装置 - Google Patents

波形等の表示装置

Info

Publication number
JPS5866867A
JPS5866867A JP56165931A JP16593181A JPS5866867A JP S5866867 A JPS5866867 A JP S5866867A JP 56165931 A JP56165931 A JP 56165931A JP 16593181 A JP16593181 A JP 16593181A JP S5866867 A JPS5866867 A JP S5866867A
Authority
JP
Japan
Prior art keywords
memory
address
data
display
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56165931A
Other languages
English (en)
Inventor
Yoshio Takanaga
義男 高永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP56165931A priority Critical patent/JPS5866867A/ja
Publication of JPS5866867A publication Critical patent/JPS5866867A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Recording Measured Values (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この勤@はアナログ波形成はそのアナログ入力信号の鳩
故数スペクトラム、1lEKはヒストグラ五等を表示す
ることができる波形等(DII示輌鎗に関し、特に過渡
的な現象波形を確実に取込むことができるsI!形等の
表示装置を提供しようとするものである・ 一般に@測定対象の同波数特性Rは電波の周波数スペク
トラム等を表示することができる装置をスペクトラムア
ナライブと称している。スペクトツムアナライザは数1
00 KHz〜数GHz首での高−波領域を#1定対象
としている。
とζろで超低118t11乃JgIは超ttIl帯域の
信号の周波数スペクトラムを測定すること鳴工東上重要
なことである。従来この種の欄定番も各櫨開斃されてい
る・例えば#l1tlI数分析器と称して急峻1に特性
を持つ町賛バンドパスフィルタを用iでその可愛バンド
パスフィルタの中心ll4tII数を掃引させ被側定対
象とする信号の#波数i!分を分析し、その分析結果を
レー−〆によル配録紙に記録する亀のがある。仁のよう
に分析結果を記録RK記鏝する方式による場合は#11
1164定対象の特性が時間と共に変化する場合、その
特性が変化してぃ〈様子を見ることがてきな鱒。
一方マイクロコンピュータのコストダウンによりマイク
ロコンピュータの導入が容易となった。
マイクロコンビ二−タを利用することkより高速フーリ
エ質換処理によって短時間に信号tlI形′の鴫波数分
析が可能となる。そのlI6波数分析結果をメモリに記
憶し、これを高速膨で読出す仁とによりiIjliMA
線管に表示することができる。このマイクロコンピュー
タを利用したl1ltli数分析sKよれば細波数分析
結果をF111k線管に表示できることは無−のむと、
信号波形その4の4表示することができ、−にマイクロ
コンピュータの処理によりヒストグラム(確率−秦幅特
性)をも表示することができる。またメモリを内蔵する
ことから過#!蝙象の表示も行うことができ、有能な測
定器を得ることができる。
マイタロコンビエータを円或し九ζowoaus等の表
示装置は既に実用化されている。第1図にその一例を示
す。図中101Fx入力端子を示す。
へ′力端子101に!槌の波形を持つ被側定対象となる
アナ薗ダ入力信号102が入力される。入力端子101
に入力されたアナログ入力信号102は高速AD[換器
103にて^D変換され、そのAD[排出力が入力バッ
ツァメモリ104に入力される。入力バッツァメモリ1
04は例えばランダムアクセスメモ−9c以下RAMと
称す)を用いることができる。入力バッファメモリ10
4への書込は書込アドレスカウンタ105から出力され
るアドレス信号によりアドレス順に書込オれる。
書込のタイミングはAD変換盛】03からAD質質料終
了信号106タイ(ング信号発生回路107に与えられ
、その結果タイ電ング信号発生回路107からメモ’J
 l O4に書込指令信号10gが出力されることによ
り行われる。111は読出アドレスカウンタてめる。こ
の読出アドレスカウンタ111と書込アドレスカウンタ
1015のアドレス信号はマルテプレク?112によっ
て選択されて入力バッファメモリ、104に与えられる
。従って畳込時は書込アドレスカウンタ]0!sのアド
レス信号が入力バッファメモリ104に与えられ、続出
時は読出アドレスカウンタIllのアドレス信号が入力
バッファメモリ104に与えられる。
マルチプレフナ112はタイζフグ信号発生回路107
から出力される制御4I信号109によって切換制御さ
れる。
1.13は波形処理装置である。この波形処理装置11
8は主にマイクロコンピュータによって構成され入力バ
ッファメモリ104か“ら与えられる波形データを必要
に応じて高速フーリエ賢換処塩或は確率−縁幅変換処理
を行いその処理結果をメモリ114に収納すると共にそ
の記憶データを表示#fe置115に転送する゛動作を
行う。116はキイーゲートで1h17、このキイーボ
ード116から波形表示指令、fIIJ波数スペクトラ
ム表示指令、ヒストラム表示指令等が入力され、その指
令に従って波形処理装置113社入力データを処理する
入力バッファメモリ104から波形処理装置113への
データの転送は波形処理装置113が信号の処11を終
了した時点でデータ転送要求信号117をタイ電ング信
号発生回路1OTK出力する毎に行われる。その転送は
^DD換器103の^D質111I#11期よシ充分速
−速屍で行われ、−淀にメモリ104円の全てのデータ
を波形処1lIl!IfII1118に転送する。転送
中KAD変換器103>らAD質換終了信号306が出
力されるとその転送動作を中断してAD[換結果をメモ
!7104に書込む。つまり書込が優先するように動作
する。
表示鋏ml l 5はマイクロコンピュータを含む制御
41装置118と、波形処理装置118から転送されて
きたデータ及び文字、1号等のキャラクタ清−等を収納
したリフレッシュメモリ119と、リフレッシュメモリ
11Gに収納した清特をXY軸上の情−として取出し、
そのXY軸上の情軸を一時蓄えるY及びX軸しジスタ1
21.122と。
そのレジスタ121.122に収納されたディジタル値
をDA[換するDAf換酪128.124と・このDA
変換出力を積分して前胞与えられたXY情報と、今度与
えられたXY情報の間を結ぶ線を描く丸めの電圧信号を
出力するランダムスキャンジェネレータ126と、属極
機管126とKよって構成することができる。
以上の構成により第2図に示すようにアナログ波形を表
示したシ、縞3図に示すようにアナログ波形0局波数ス
ペクトラムを表示したシ、第41¥1のようにヒストグ
ラムを沙示することができる。
−1第1図において127社手動トリガ指令スイッチで
ある。この手動トリガ指令スイッチはキイーボード11
6に装着され、このトリガ指令スイッチ127が操作さ
れるとADflI器103紗為らメモリ104への書込
が所定時間後に中断される。メモリ104への畳込が中
断されるとメモリ104に記憶された波形データが61
形処理装置113に繰返して供給され、トリガ操作を行
う1前の状態を一極線管126にいつオでも表示するこ
とができる。
手動トリガモードに対し、自動トリガモード鳴用意され
ている。自動トリガモードではアナログ入力信号が設定
したレベルを越えたときトリガ信号を出力し、このトリ
ガ信号により自動的にメモリ104へO書込を中止させ
る動作を行う。この自動トリガモードは一般に過渡現象
をとらえることに利用される。自動トリガモード′t−
夷行するためにレベル設定スイッチ128と、ディジタ
ル設定@129と、l)A変換器131,132と、電
圧比較器133,134と、選択回路136と、トリガ
・ディレー−カウンタ136と、自動) IJガモード
設定スイッチ137とが設けられる。
レベル設定スイッチ128を−gずつ操作することによ
フデイジタル設定論】29は例えtfl。
2.4.8.1,2.4・・・・・・のようにディジタ
ル数値を出力する。このディジタル値をDA質換器13
]、]32iDA変換しアナログ電圧を出力する。つま
り1)A変換器131は正のアナログ電圧を出力し、D
A質@暢132は負のアナログ電圧を出力する。電圧比
較器133と134はアナログ入力信号102とDA質
換器333,184から与えられる設定電圧とを比較し
、アナログ人カイg号102が設定電圧を越えたときト
リガ信号を出力する。選択回路135は正側のトリガ信
号でトリガt−掛けるか、負側のトリガ信号でトリガを
掛けるかの選択を行う。この選択に設定スイッチによっ
て予め設定することができる。選択油路135から出力
されるトリガ信号σトリガ・ディレー・カウンタ】36
に供給される。トリガ・ディレー・カウンタ136はト
リガ信号を受けてから設定され九回数だけメモリ104
KADf!II値を瞥込むことを行わせ過渡現象の終了
普でをメモリ104に収納できるようKしている。
このようにアナログ入力信号が設定したレベルを越え良
とき自動的にトリガ信号を発生させ、そのトリガ信号の
発生時点から設定された回数までメモリ104にADt
’換値を力値むことにより過渡現象を確実にメモ!71
04に収納することができ、第6図に示すように過渡現
象を表示することができる。
然し乍ら従来の入力バッファメモリ104は陰極線管1
26K1wIJ面を表示するに必要な移置を持つだけで
めった。このため第6図に示すように時点T1にて纂1
回目の過渡蜆歇信号601が発生し、その後Wa@管1
26のxilaif分以上の書込み回数を経過し九時点
T、にて絡2回!10過渡構象信号602が発生したよ
うな場合、この第2回目の過渡現象をメモリ104に取
込むことができなくなる欠点がある。
このため入力バッファメモリ104の記憶容量を大きく
選定し、長い過渡8に象も記憶できるように@成するこ
とが′I#見られる。
然し乍ら単にバッファメモリ304の記憶容量を大きく
しただけでに波形処理装置illへの転送に時間が掛る
ことと、メモリのどの部分の内容を表示させるカーを、
a択する構成が複雑になる欠点がある。
この発明の目的は入力バッファメモリの容量を大きく選
定し長い過渡現象4確実に記憶できるように@成すふと
共に、メモリの容量が大きくとも波形処暑装置への転速
時間は短η・〈て済み、熊本メモリのどの部分の内容で
も表示させることができる波形等の表示装置を提供する
kある。
この発明では入力バッファメモリの容量を表示@−にお
いて1illilIIt−殖(に必要な容量よp光分大
きく選定すると共に波形処理装置への転送は1画面の表
示に必要なデータ量に規制するようにしたものである。
従ってこの発明によれば入力バッファメモリの容量が大
きくて411i送に要する時間は短かくて済む利点が得
られる。
またこの発明では転送するデータは書込アドレスから設
定した数だけ閣れたアドレスを先−とし、そのアドレス
から11I7IO分に必llkなデータ量を転送するよ
うKgIII成する鴨のである。
従ってこの構成によれば書込アドレスから読出アドレJ
I−會での間の数を変えることによシメモリのどの部分
の内容も表示することができる。
以下にこの発明の一実施例を第7図を用いて絆細に駅明
する。
第7図において第1図と対応する部分には同一符号を付
してその重複説ll14は省略するが、との発明におい
ては入力バッファメモリ104として第1図で説明した
入力バッファメモリの容量よp大き一メモリを用いる・
^体的には第1図で112明した入力バッファメモリの
容量は8X1024ビツトでめった。これに対しこの発
明では例えば8x16884ビツトのメモリを用いる。
従ってこの例では従来の16倍の容jllを持つメモリ
を用いる1のとなる。
eob明では廼に読出アドレスカラ/り111のアドレ
スを書込アドレスがち任意のアドレス数だけ離れたアド
レスから読出を始め、そのアドレスから入力バッファメ
モリ304の容量より少な10つ箇り例えば陰極線管1
26の1iij面分を表示するに充分なデータ量を得る
ことができるアドレスまでを繰返して波形処j!!I装
[11BK取込む構成としたものである。
このためこの発明においてはオフセットレジス/701
と、lK1m1m+702を設け、オフセットレジスタ
701に設定した数と書込アドレスカウンタ10!Sの
アドレス数とを加算梅702にて加算し、その加算値に
て読出アドレスカウンタ111をアク−k X f ル
ように@成したものである。
−にこの発明ではトリガレベル設定用カウンタ]29に
波゛形処理装・置 11gから任意の数を設定できるよ
うにll1l成し、トリガレベルを正と負の任意0@に
設定できるように構成すると共にトリガ・ディレー舎カ
ウンタ186に%マイクロコンピュータ113から0(
1688!1−10!4)の間の任意の数値を設定でき
るようKL、これにより自動トリガ°モードにおいてト
リガ信号の検出時点から任意の書込回数後にメモ’J1
04への書込を停止できるようKfll成した鴨のであ
る。
またこの実總例では長さカウンタ703t一般社、この
長さカウンタ703によpメモリ104から信号処珈装
置113に一度に転送するデータ量を設定できるように
構成した例を示す。
この構成によればメモリ104に対する畳込アドレスか
ら常にオフセットレジスタ701に設定した数だけ離れ
たアドレスを先頭として一定量のデータを読出して波形
処理装置113に転送することができる。転送されるデ
ータの長さは長さカウンタ708に設定した数によって
購定される。長さカウンタ’108K例えば1024を
セットすると−IfK転送できるデータは1024アド
レス分のデータ、つ普夛層他線管126の1−面を表示
するに必要なデータが鼓形処jlN輪箇に転送される。
この様子を第8図に示す。図中A、けメモ’) 104
の先頭アドレスでる〕、^、・0.は最終アドレスであ
る。この先頭アドレスA、からf&終アドレjCAt@
I@aの間に16384個のアドレスを持つ。令書込ア
ドレスがA1・・に6るものとする。またオフセットレ
ジスタ701に100がセラ11れている−のとすると
、続出アドレスは2008堆に相当するaSS・を先頭
に%そのアドレ−XA、・・から長さカウンタ701に
セットされた数のアドレスまでを読出す。つまりこの例
ではA、。、〜Atmm4tでを読出す。
畳込アドレスが一つ歩進すると、読出アドレスはaSS
1 ′Attestでを耽出すこととなる。
従ってこの発明によればオフセットレジスタ701にセ
ットする数を変化させることにより書込アドレスを基準
としてメモリ104上のどの位置に記憶されたデータで
#htIR形処理装置113に転送することができる。
よって自動トリガモードによって例えば第8図に示すよ
うな通渡塊象波形8゛O1と802をメモリ304に収
納することができる。この書込動作終了時において書込
アドレスカウンタ105が例えば先11j1番地から1
5000番目の番地に相当するアドレス^lI@I@で
停止し友とすると、オフセットレジスタ701KOをセ
ットした場合Kt!続出アドレスカウンタ131けアド
レスAxis’s 〜at@e*<を#I/4iLシ出
力し、メモリ104のアドレスAll@@@〜^3.。
4に収納されたデータを絖出す。All・O・〜A1・
・雪4にはこの例では波形データが存在しないからオフ
セットレジスタ701の数を波形処理装置113Z)−
ラの信号によ〕増加させる。オフセットレジJり701
0セツト値と畳込アドレスカウンタ105のアドレス数
の加Ill値がメモリ104の最終番地j’tssss
の値を越えると加算器702のアドレス符号を出力する
ビットに関しては初期アドレス状慶となる。よって読出
アドレスカウンタ111は先端#鳩^、がアクセスされ
る。
従ってこの尭k14によれば書込アドレスカウンタ10
5がどのアドレスで停止してもオフセットレジスタ70
1KG〜(16383−1024)の数を順次セットす
ることによりメモリ104の全ての状態を読出すことが
できる。オフセットレジJタフ 01への数値設定は中
イーボード116に備えられた操作スイッチを操作する
ことによシ自由に増加流び減少の何れの方向にも変化さ
せる仁とができる。よって必要な過渡IA凌読形部分を
選んで#S極砿1重26に表示させることができる。
ま九この発明によれば入力バッファメモリ104の容量
を大きくしたから時間の長い過111P境破波形でもメ
モIJ 104に確実に収納することができる。
オ良その波形の必I!な部分をとり出して陰極線管に表
示することができる。更にこの発明では波形処理装置1
33に一度に転送するデータ量を長さカウンタ703に
セットした数値によ)設定できるようにし九から一度に
転送するデータ量をpIs極線管126に表示するに必
要なデータ1ljK制限することができる。′よってメ
モリ104の容量を大きくし次と言っても一度にメモリ
104の全てのデータを転送するものでないため転送時
間及び十の波形処理に賛する時間は従来違りとすること
ができる。よって短時間に新しいデータをtII形処謬
鱒置装13に転送でき、アナログ入力信号の萱化に対し
て表示の質kが大きく遅れることがない。
よって例えば被測定対象をフィルタとし、その−波数特
性をamするような場合、@#1*作に対し表示が変化
する様子が大きく遅れることがないから調整操作゛を容
易に行うことができる。
尚上述では#Ik極線管126に表示するに必要なデー
タの数を1024個とし九が、長さカウンタ703に5
12をセットすれば一1’KiE現の半分の数のデータ
を転送できる。そしてその間t−補関して1024点の
データに変換すれば、半分の時間のデータを1画面に引
き伸して描かせることができる。また長さカウンタ70
3に2048をセットすれば正規の2倍の数のデータを
転送することができる。この2倍の数のデータを波形処
理して1024点のデータKf換すれば2倍の長さのデ
ータを1−面に圧縮して描かせることができる。
上述したようにこの発明によれに比較的長い時間継続す
る過改魂象波形でも確実にメモリ】04に収納てきる。
然もその波形データの必要部分だけをtIt形処理装置
11113に転送できるから、その必Ils分の波形は
熱論のこと、その部分のw!i波数スペクトラム或はヒ
スドグ2ムを表示することができ実用上有益な測定Ia
t−得ることができる。
【図面の簡単な説明】
第1図は従来の波形等の表示装置を説明するためのブロ
ック図、1g2図乃至#g5図は従来のこの慣の表示装
置の表示結果の例を示すグラフ、第6図は従来fijc
tの欠点を説明するための波形図、第7図はこの発明の
一実権例を示すブロック図、第8図はこの発明の詳細な
説明するための波形図である0 103:高JAD変換器、】04:入力バッファメモリ
、1015:書込アドレスカウンタ、107:タインン
グ信号発生回路、111:Iv出アドレスカウンタ、1
12:マルチプレクサ、l】3:波形処11装置、11
4:メモリ、115:表示装置、133,134:)リ
ガレベル検出用レベル比較!、135:マルチプレクサ
、136:)リガ・ディレー・カウンタ、7o1:オフ
セットカウンタ、rot:加算器、7o3:長さカウン
タ。 特許出願人 タケダ理研工J[式会社 代埴人X舒 卓 第2図    yr′3図 TIME                     
 EREQUENCY74  図          
25  図V′oLT               
    TIME76 図 1T2 71′8図

Claims (1)

    【特許請求の範囲】
  1. 〇)アナログ入力信号をADII”換し、その^D[換
    出力を入カバソファメモリに記憶すると共にそのメモリ
    の記憶をそのtt又は二次処理して表示用メモリK11
    i送し、その表示用メモリにlii:J!4したデータ
    をDA!f換して陰極線管に!I示きせるようにしたt
    lI形等の表示装fにおいて、上記入力バッファメモリ
    を@極線管に!!示するfilia1分の容量より大き
    い容jlK選定すると共に、入力バッファメモリの書込
    アドレスから設定されえアドレスだけ腸れたアドレスを
    先頭とし、そのアドレスから所定量の記憶を読出す手段
    を設けて成る波形等の表示装置。
JP56165931A 1981-10-16 1981-10-16 波形等の表示装置 Pending JPS5866867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56165931A JPS5866867A (ja) 1981-10-16 1981-10-16 波形等の表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56165931A JPS5866867A (ja) 1981-10-16 1981-10-16 波形等の表示装置

Publications (1)

Publication Number Publication Date
JPS5866867A true JPS5866867A (ja) 1983-04-21

Family

ID=15821726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56165931A Pending JPS5866867A (ja) 1981-10-16 1981-10-16 波形等の表示装置

Country Status (1)

Country Link
JP (1) JPS5866867A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156883U (ja) * 1986-03-28 1987-10-05
JPS6329770U (ja) * 1986-08-13 1988-02-26
JPH04177173A (ja) * 1990-11-09 1992-06-24 Kenwood Corp デジタルストレージオシロスコープ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122100A (en) * 1980-12-04 1982-07-29 Draco Ab 4-pregnene derivative and manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122100A (en) * 1980-12-04 1982-07-29 Draco Ab 4-pregnene derivative and manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156883U (ja) * 1986-03-28 1987-10-05
JPS6329770U (ja) * 1986-08-13 1988-02-26
JPH04177173A (ja) * 1990-11-09 1992-06-24 Kenwood Corp デジタルストレージオシロスコープ

Similar Documents

Publication Publication Date Title
EP0159588B1 (en) Logic analyzer
EP1389336B1 (de) Testverfahren zum testen eines datenspeichers
JP3545535B2 (ja) 半導体メモリ試験方法および装置
JP3276798B2 (ja) デジタルオシロスコープにおける波形の表示方法及び装置
JP3049343B2 (ja) メモリ試験装置
JP2001116770A (ja) 測定機器及びマスク試験方法
JP3367848B2 (ja) 半導体デバイスのテスト装置
JPS5866867A (ja) 波形等の表示装置
KR100208043B1 (ko) 시험 패턴 발생기
WO1998014954A1 (fr) Controleur de memoire
US3621389A (en) Frequency domain analyzer using variable-rate time compression
JPH06119799A (ja) メモリ試験装置
JPS5866866A (ja) 波形等の表示装置
JP3057384B2 (ja) 波形記録装置の波形表示方法
JP3094714B2 (ja) 雑音除去フィルタ
JPH10125090A (ja) メモリ試験装置
JP3368472B2 (ja) 信号分析装置
JPH0145678B2 (ja)
JPS58177091A (ja) 信号、特にテレビジヨン信号の選択的取得用の装置
JP3094931B2 (ja) リアルタイム波形表示装置
JPS59101100A (ja) 記憶装置の試験方式
JPH06294846A (ja) 半導体不揮発性記憶装置およびその測定方法
JPH09147596A (ja) 半導体試験装置
JPH01185448A (ja) ディジタルオシロスコープ
JPH04250374A (ja) パターン発生器