JP2586333Y2 - 半導体メモリ試験装置 - Google Patents
半導体メモリ試験装置Info
- Publication number
- JP2586333Y2 JP2586333Y2 JP7763392U JP7763392U JP2586333Y2 JP 2586333 Y2 JP2586333 Y2 JP 2586333Y2 JP 7763392 U JP7763392 U JP 7763392U JP 7763392 U JP7763392 U JP 7763392U JP 2586333 Y2 JP2586333 Y2 JP 2586333Y2
- Authority
- JP
- Japan
- Prior art keywords
- fail
- memory
- semiconductor memory
- data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この考案は、半導体メモリ試験装
置に関し、特に半導体メモリの不良解析時間を短縮する
半導体メモリ試験装置に関する。
置に関し、特に半導体メモリの不良解析時間を短縮する
半導体メモリ試験装置に関する。
【０００２】
【従来の技術】従来例を図２を参照して説明する。４は
半導体メモリ試験装置の構成の一部であるフェイルメモ
リであり、このフェイルメモリにフェイルデータを取り
込んだ後、取り込まれたフェイルデータ内容を読み出し
てフェイルカウンタ５によりフェイルの数を計数する。
なお、このフェイルメモリ４にフェイルデータを取り込
み、取り込まれたフェイルデータ内容を読み出すのは半
導体メモリ試験装置であるが、この構成自体はこの考案
の要旨とは直接関係はないのでその説明は省略する。
半導体メモリ試験装置の構成の一部であるフェイルメモ
リであり、このフェイルメモリにフェイルデータを取り
込んだ後、取り込まれたフェイルデータ内容を読み出し
てフェイルカウンタ５によりフェイルの数を計数する。
なお、このフェイルメモリ４にフェイルデータを取り込
み、取り込まれたフェイルデータ内容を読み出すのは半
導体メモリ試験装置であるが、この構成自体はこの考案
の要旨とは直接関係はないのでその説明は省略する。
【０００３】フェイルメモリ４にフェイルデータを取り
込む半導体メモリ試験時のアドレスとフェイルメモリ４
の読み出し／書き込み時のアドレスの２種のアドレスが
フェイルメモリ４に供給されるのであるが、セレクタ１
はこれら両アドレスの内の何れかをフェイルメモリ４に
切り換え供給するものである。フェイルを計数するフェ
イルカウンタ５は１個のみであるので、計数するデータ
のビット数に対応してセレクタ２により計数するデータ
のビットをセレクトする。この場合、全ビットをORする
様にするか或は任意の１ビットをセレクトする様にする
ことができる。
込む半導体メモリ試験時のアドレスとフェイルメモリ４
の読み出し／書き込み時のアドレスの２種のアドレスが
フェイルメモリ４に供給されるのであるが、セレクタ１
はこれら両アドレスの内の何れかをフェイルメモリ４に
切り換え供給するものである。フェイルを計数するフェ
イルカウンタ５は１個のみであるので、計数するデータ
のビット数に対応してセレクタ２により計数するデータ
のビットをセレクトする。この場合、全ビットをORする
様にするか或は任意の１ビットをセレクトする様にする
ことができる。
【０００４】
【考案が解決しようとする課題】フェイルカウンタ５は
１個のみであるので、多ビット構成の半導体メモリを測
定する時は半導体メモリのビット数回セレクタ２により
ビットを切り換えて計数しなければならない。×４ビッ
ト構成の半導体メモリは×１ビット構成の半導体メモリ
と比較して、フェイルの計数に４倍の時間を必要とす
る。
１個のみであるので、多ビット構成の半導体メモリを測
定する時は半導体メモリのビット数回セレクタ２により
ビットを切り換えて計数しなければならない。×４ビッ
ト構成の半導体メモリは×１ビット構成の半導体メモリ
と比較して、フェイルの計数に４倍の時間を必要とす
る。
【０００５】この考案は、上述の通りの問題を解消した
半導体メモリ試験装置を提供するものである。
半導体メモリ試験装置を提供するものである。
【０００６】
【課題を解決するための手段】フェイルデータを取り込
むフェイルメモリ４を具備し、フェイルメモリ４にフェ
イルデータを取り込む半導体メモリ試験時のアドレスと
フェイルメモリ４の読み出し／書き込み時のアドレスと
を切り換える第１のセレクタ１を具備し、フェイルの数
を計数するフェイルカウンタ５０を複数個具備し、フェ
イルメモリ４の出力より任意の１ビットをセレクトする
第２のセレクタ２０をフェイルカウンタ５０それぞれに
具備せしめた半導体メモリ試験装置、を構成した。
むフェイルメモリ４を具備し、フェイルメモリ４にフェ
イルデータを取り込む半導体メモリ試験時のアドレスと
フェイルメモリ４の読み出し／書き込み時のアドレスと
を切り換える第１のセレクタ１を具備し、フェイルの数
を計数するフェイルカウンタ５０を複数個具備し、フェ
イルメモリ４の出力より任意の１ビットをセレクトする
第２のセレクタ２０をフェイルカウンタ５０それぞれに
具備せしめた半導体メモリ試験装置、を構成した。
【０００７】
【実施例】この考案の実施例を図１を参照して説明す
る。フェイルメモリ４が出力するところまでは従来例と
同様である。即ち、セレクタ１は、フェイルメモリ４に
フェイルデータを取り込む半導体メモリ試験時のアドレ
スとフェイルメモリ４の読み出し／書き込み時のアドレ
スの両アドレスの切り換えを行う。フェイルメモリ４に
フェイルデータを取り込んだ後にフェイルメモリ４の内
容を読み出してフェイルの数をフェイルカウンタ５０に
より計数するところまでは従来例と同様である。
る。フェイルメモリ４が出力するところまでは従来例と
同様である。即ち、セレクタ１は、フェイルメモリ４に
フェイルデータを取り込む半導体メモリ試験時のアドレ
スとフェイルメモリ４の読み出し／書き込み時のアドレ
スの両アドレスの切り換えを行う。フェイルメモリ４に
フェイルデータを取り込んだ後にフェイルメモリ４の内
容を読み出してフェイルの数をフェイルカウンタ５０に
より計数するところまでは従来例と同様である。
【０００８】この考案の従来例と相違するところは、フ
ェイルカウンタ５０を１個ではなくして複数個具備し、
これら複数個のフェイルカウンタ５０はそれぞれフェイ
ルメモリ４との間にそれぞれのセレクタ２０を具備せし
めたところである。セレクタ２０はそれぞれフェイルメ
モリ４の出力データより任意の１ビットをセレクトする
ことができるものであり、フェイルカウンタ５０1 ない
しフェイルカウンタ５０n に対して異なるビットをセレ
クトすることにより、同時に複数のビットのフェイルデ
ータを計数することができる。
ェイルカウンタ５０を１個ではなくして複数個具備し、
これら複数個のフェイルカウンタ５０はそれぞれフェイ
ルメモリ４との間にそれぞれのセレクタ２０を具備せし
めたところである。セレクタ２０はそれぞれフェイルメ
モリ４の出力データより任意の１ビットをセレクトする
ことができるものであり、フェイルカウンタ５０1 ない
しフェイルカウンタ５０n に対して異なるビットをセレ
クトすることにより、同時に複数のビットのフェイルデ
ータを計数することができる。
【０００９】以上において、この発明の半導体メモリ試
験装置を多ビット構成の半導体メモリの試験に適用した
ところを説明したが、これを１ビット構成の半導体メモ
リの同時測定試験にも適用することができる。即ち、半
導体メモリ試験は同時測定が一般的であり、この場合、
フェイルメモリには同時測定される複数の１ビット構成
の半導体メモリのフェイルが取り込まれる。
験装置を多ビット構成の半導体メモリの試験に適用した
ところを説明したが、これを１ビット構成の半導体メモ
リの同時測定試験にも適用することができる。即ち、半
導体メモリ試験は同時測定が一般的であり、この場合、
フェイルメモリには同時測定される複数の１ビット構成
の半導体メモリのフェイルが取り込まれる。
【００１０】第１のフェイルカウンタにより第１の１ビ
ット構成の半導体メモリのフェイルをカウントし、第２
のフェイルカウンタにより第２の１ビット構成の半導体
メモリのフェイルをカウントし、第ｎのフェイルカウン
タにより第ｎの１ビット構成の半導体メモリのフェイル
をカウントする様に構成すれば、多ビット構成の半導体
メモリの試験の場合と同様の効果が得られる。
ット構成の半導体メモリのフェイルをカウントし、第２
のフェイルカウンタにより第２の１ビット構成の半導体
メモリのフェイルをカウントし、第ｎのフェイルカウン
タにより第ｎの１ビット構成の半導体メモリのフェイル
をカウントする様に構成すれば、多ビット構成の半導体
メモリの試験の場合と同様の効果が得られる。
【００１１】
【考案の効果】フェイルカウンタ５０を例えば９個具備
するものとすると、データＤ0 ないしＤ8 をフェイルカ
ウンタ５０1 ないしフェイルカウンタ５０9 により計数
することにより、フェイルメモリ４の内容を１回読み出
すだけで全ビットのフェイルデータを計数することがで
きる。従来例においては、フェイルメモリ４の内容を９
回読み出さなければ全フェイルデータを計数することは
できなかった。即ち、フェイルの計数時間は１／９に短
縮されることとなる。フェイルの計数時間が１／９に短
縮されるということは大規模な半導体メモリ試験装置全
体の計数動作時間が１／９に短縮されるということであ
り、これは半導体メモリ試験装置全体の使用効率を向上
する上で大きな意味がある。
するものとすると、データＤ0 ないしＤ8 をフェイルカ
ウンタ５０1 ないしフェイルカウンタ５０9 により計数
することにより、フェイルメモリ４の内容を１回読み出
すだけで全ビットのフェイルデータを計数することがで
きる。従来例においては、フェイルメモリ４の内容を９
回読み出さなければ全フェイルデータを計数することは
できなかった。即ち、フェイルの計数時間は１／９に短
縮されることとなる。フェイルの計数時間が１／９に短
縮されるということは大規模な半導体メモリ試験装置全
体の計数動作時間が１／９に短縮されるということであ
り、これは半導体メモリ試験装置全体の使用効率を向上
する上で大きな意味がある。
【図１】この考案の実施例を説明する図。
【図２】従来例を説明する図。
１ 第１のセレクタ ４ フェイルメモリ ２０ 第２のセレクタ ５０ フェイルカウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193 G11C 29/00
Claims (1)
- 【請求項１】 フェイルデータを取り込むフェイルメモ
リを具備し、フェイルメモリにフェイルデータを取り込
む半導体メモリ試験時のアドレスとフェイルメモリの読
み出し／書き込み時のアドレスとを切り換える第１のセ
レクタを具備し、フェイルの数を計数するフェイルカウ
ンタを複数個具備し、フェイルメモリの出力より任意の
１ビットをセレクトする第２のセレクタをフェイルカウ
ンタそれぞれに具備せしめたことを特徴とする半導体メ
モリ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7763392U JP2586333Y2 (ja) | 1992-11-11 | 1992-11-11 | 半導体メモリ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7763392U JP2586333Y2 (ja) | 1992-11-11 | 1992-11-11 | 半導体メモリ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0643581U JPH0643581U (ja) | 1994-06-10 |
| JP2586333Y2 true JP2586333Y2 (ja) | 1998-12-02 |
Family
ID=13639309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7763392U Expired - Fee Related JP2586333Y2 (ja) | 1992-11-11 | 1992-11-11 | 半導体メモリ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586333Y2 (ja) |
-
1992
- 1992-11-11 JP JP7763392U patent/JP2586333Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0643581U (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2894691B2 (ja) | メガビツト・メモリモジユールのテスト方法および装置 | |
| JP3338526B2 (ja) | 半導体メモリの試験装置 | |
| US3892955A (en) | Program controlled testing system | |
| JP3186359B2 (ja) | 物理アドレス変換回路 | |
| TW459239B (en) | Tester of semiconductor memory device and test method thereof | |
| KR910019049A (ko) | 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. | |
| KR960012005A (ko) | 반도체 메모리 | |
| JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
| JPH06119799A (ja) | メモリ試験装置 | |
| JPS61292298A (ja) | メモリ回路 | |
| JP2000163990A (ja) | 半導体記憶装置 | |
| JPS585681A (ja) | 半導体メモリ試験装置 | |
| JPS5947265B2 (ja) | パタ−ン発生装置 | |
| JP2934290B2 (ja) | 多チャンネル電圧電流発生装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP2808303B2 (ja) | Ｉｃデバイステスト装置 | |
| JP2545719Y2 (ja) | メモリ試験データ選択回路 | |
| JP2762325B2 (ja) | メモリテスター | |
| KR970051422A (ko) | 반도체 메모리 장치의 멀티비트 테스트회로 | |
| JPS626500A (ja) | 半導体装置 | |
| JPH04147500A (ja) | 半導体集積回路のテスト回路 | |
| JPS59178696A (ja) | メモリテスタ | |
| JPH0926460A (ja) | 半導体試験装置 | |
| JPS63292487A (ja) | 半導体記憶装置 | |
| JPS6011397B2 (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |