JP2578752Y2 - Ｉｃテスタ - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は、ＩＣ素子の各ピン対
応に設けられた試験系の複数のものに同一設定データを
設定して試験を行うＩＣテスタに関する。

【０００２】

【従来の技術】図２に従来のこの種のＩＣテスタのこの
考案と関連する部分を示す。ＩＣテスタの制御用コンピ
ュータのバス１１に設定レジスタ１２が被試験ＩＣ素子
の各ピン対応に設けられ、つまり各ピン対応の試験系ご
とに設けられ、その試験条件の１つ、例えばテスト波形
のタイミング、あるいは出力比較のタイミングなどのデ
ータがそれぞれ設定される。この例ではｎ×ｍ＝１２８
個のピンをもつＩＣ素子まで試験可能とされた場合であ
り、実際には他の各種試験条件を設定するための設定レ
ジスタも設けられている。

【０００３】１つの試験条件について、複数の試験系
（便宜的にピンと記すことがある）に対して同一の設定
データを設定レジスタに設定することがあり、しかも、
試験条件などにより、同一設定データが設定されるピン
（試験系）が常に一定していることがある。よって、そ
のように予めわかっている同一設定データを設定するピ
ン（試験系）の群を、ピングループと呼び、そのような
複数のピングループをピングループテーブル１３に格納
しておき、設定データの設定時に、ピングループテーブ
ル１３を利用して比較的簡単に、設定レジスタに設定す
ることが行われている。

【０００４】つまり、ピングループテーブル１３は例え
ばピン（試験系）のｎ×ｍ＝１２８がｍ＝４個のブロッ
クに分割され、第１ブロックは第１〜３２ピンよりな
り、第２ブロックは第３３〜６４ピンよりなり、第３ブ
ロックは第６５〜９６ピンよりなり、第４ブロックは第
９７〜１２８ピンよりなる。このような関係をもって、
各ピングループごとに、各ピン（試験系）ごとにそのピ
ンが、そのピングループに属するか否かを示す帰属ビッ
トがピングループテーブル１３に記憶される。従って、
各ピングループごとに、第１〜第４各ブロックについ
て、各３２ビットの帰属ビットが設けられる。例えば第
２ピングループに属するピン（試験系）が第１，第３
４，第３５，第６３，第１２８ピンであると、図２に示
すように、第１ブロックの１番地、第２ブロックの２，
３，３１番地、第４ブロックの３２番地の各帰属ビット
が“１”とされる。

【０００５】このようなピングループテーブル１３を用
いて次のようにして設定データの設定レジスタ１２への
設定を行う。すなわち、何れのピングループが利用され
るかにより、ピングループの指定を行うピングループ番
号アドレスがピングループテーブル１３に与えられ、か
つｍ進のブロックカウンタ１４にクロックが与えられ
て、そのブロックカウンタ１４の出力がアドレスとして
ピングループテーブル１３に与えられ、まずピングルー
プテーブル１３の第１ブロック中の指定されたピングル
ープの３２ビットが読み出されて読出しレジスタ１５に
格納される。

【０００６】この読出しレジスタ１５に読み出された３
２ビットの帰属ビットはプライオリティエンコーダ１６
に取り込まれ、その最下位ビットから順次“１”を探
し、“１”が立っている所で、その位置（番地）を示す
コードが出力され、そのコードとブロックカウンタ１４
の出力とがアドレスとして１２８個の設定レジスタ１２
へ与えられ、その１つが選択され、書込み指令によりバ
ス１１からの設定データが、その選択された設定レジス
タ１２に格納される。この格納が終わると、デコーダ１
７でエンコーダ１６の出力をデコードして読出しレジス
タ１５中の対応ビットを“０”にして、エンコーダ１６
は次の“１”を探して、これをエンコードして対応設定
レジスタ１２に同一の設定データを格納する。以下同様
のことを行い、読出しレジスタ１５中のすべての“１”
について設定データの格納を行うと、次にブロックカウ
ンタ１４を１歩進させて、第２ブロック中の設定された
ピングループを読み出して同様のことを行う。以下、第
３，第４ブロックについても同様のことを行う。このよ
うにして同一設定データを予め決まった複数のピン（試
験系）に設定することが比較的容易に行うことができ
る。

【０００７】

【考案が解決しようとする課題】図２に示した従来のＩ
Ｃテスタにおいては、ヒングループテーブル１３から読
み出されて、読出しレジスタ１５に格納された複数、こ
の例では３２ビットの帰属ビット中の“１”の数だけ、
エンコーダ１６で各“１”の位置（番地）をエンコード
して対応設定レジスタへの設定データの格納を繰り返す
ため、レジスタ１５中の“１”の数が多いと設定に比較
的長い時間がかゝる。

【０００８】

【課題を解決するための手段】この考案によれば、ピン
グループテーブルの何れのブロックを読み出すかを指定
するブロックアドレスがデコーダでデコードされ、その
デコーダの各出力と、ピングループテーブルから読み出
されて読出しレジスタに格納された各ビットとがそれぞ
れピン対応アンド回路へ供給され、そのピン対応アンド
回路出力が対応する設定レジスタのチップイネーブル端
子へ供給される。

【０００９】

【実施例】図１にこの考案の実施例を示し、対応する部
分に同一符号を付けてある。この考案においては、ブロ
ックカウンタ１４の出力は分岐されてデコーダ２１でデ
コードされる。この例ではブロックカウンタ１４が第１
〜第４ブロックの何れを指定しているかに応じてデコー
ダ２１から出力端子２２₁ 〜２２₄ の何れかの出力が
“１”になる。出力端子２２₁ の出力は第１ブロックの
３２個の設定レジスタ１２と対応して設けられた３２個
のビット対応アンド回路２３₁ 〜２３₃₂へ供給され、同
様に出力端子２２₂ ，２２₃ ，２２₄ の各出力はそれぞ
れ、ビット対応アンド回路２３₃₃ 〜２３₆₄，２３₆₅〜
２３₉₆，２３₉₇〜２３₁₂₈ へ供給される。読出しレジス
タ１５の第１ビット出力は第１〜第４ブロックの各１番
目のアンド回路２３₁ ，２３₃₃，２３₆₅，２３₉₇へそれ
ぞれ供給され、同様に読出しレジスタ１５の第２〜第３
２ビットはそれぞれ第１〜第４ブロックの各２番目のア
ンド回路２３₂ ，２３₃₄，２３₆₆，２３₉₈，〜各３２番
目のアンド回路 ２３₃₂，２３₆₄，２３₉₆，２３₁₂₈ へ
供給される。これらアンド回路２３₁ 〜２３₁₂₈ の各出
力はそれぞれ１２８個の設定レジスタ１２の対応するも
ののチップイネーブル端子ＣＥへ供給される。

【００１０】このように構成されているから、ピングル
ープテーブル１３に対する読み出しは従来と同様に行わ
れて読出しレジスタ１５に格納され、その３２個の帰属
ビットは読み出し指定されている３２個のアンド回路の
対応するものに同様に供給される。従って、例えば第２
ピングループが指定され、かつその第２ブロックが読み
出されると、読出しレジスタ１５の２番目、３番目、３
１番目の各ビットがそれぞれ“１”となり、かつ端子２
２₂ の出力が“１”となるため、アンド回路２３₃₄，２
３₃₅，２３₆₃（２３₃₅，２３₆₃は図示せず）の各出力が
“１”となり、これらアンド回路と対応する３つの設定
レジスタ１２が同時に動作可能となり、書込み指令によ
りバス１１からの設定データが同時に格納される。同様
にして、その他の設定レジスタ１２についても設定デー
タの格納が行われる。

【００１１】なお、ピン数ｎ×ｍ，その分割数ｍは上記
例に限らない。また図に示していないが、各設定レジス
タ１２のアドレス端子に従来と同様にバス１１が接続さ
れ、任意の設定レジスタ１２に任意のデータを設定する
こともできる。

【００１２】

【考案の効果】以上述べたように、この考案によれば読
出しレジスタ１５に格納された帰属ビット中の“１”と
対応する設定レジスタ１２には、その“１”の数にかか
わらず同時にその設定レジスタ１２に同一の設定データ
が格納されるため、従来よりも設定データの設定を短時
間に行うことができる。

【図面の簡単な説明】

【図１】この考案の実施例を示すブロック図。

【図２】従来のＩＣテスタのこの考案と関連する部分を
示すブロック図。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 同一設定データが与えられるべき試験系
   のピングループごとに、全試験系についてそのピングル
   ープに属するか否かを示す帰属ビットがピングループテ
   ーブルに記憶され、そのピングループテーブルを、ピン
   グループを指定し、かつ全試験系について複数に分割さ
   れたブロックごとに読み出して読出しレジスタに格納
   し、その読出しレジスタの帰属ビットに応じてこれと対
   応する各設定レジスタに同一設定データを設定して、そ
   の設定レジスタの設定データに基づき被試験ＩＣ素子を
   試験するＩＣテスタにおいて、 上記ブロックの読み出しを指定するブロックアドレスを
   解読するデコーダと、 上記読出しレジスタの各ビット出力と、上記デコーダの
   各出力とがそれぞれ供給され、出力が対応する上記設定
   レジスタのチップイネーブル端子にそれぞれ供給される
   ピン対応アンド回路と、 を設けたことを特徴とするＩＣテスタ。