JP2010244393A - パフォーマンス評価装置、及びパフォーマンス評価方法 - Google Patents

パフォーマンス評価装置、及びパフォーマンス評価方法 Download PDF

Info

Publication number
JP2010244393A
JP2010244393A JP2009093893A JP2009093893A JP2010244393A JP 2010244393 A JP2010244393 A JP 2010244393A JP 2009093893 A JP2009093893 A JP 2009093893A JP 2009093893 A JP2009093893 A JP 2009093893A JP 2010244393 A JP2010244393 A JP 2010244393A
Authority
JP
Japan
Prior art keywords
measurement
event
counter
signal
counter unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009093893A
Other languages
English (en)
Other versions
JP2010244393A5 (ja
Inventor
Yuki Fuse
裕基 布施
Hideki Matsuyama
英樹 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009093893A priority Critical patent/JP2010244393A/ja
Priority to US12/755,071 priority patent/US20100262402A1/en
Publication of JP2010244393A publication Critical patent/JP2010244393A/ja
Publication of JP2010244393A5 publication Critical patent/JP2010244393A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3604Software analysis for verifying properties of programs
    • G06F11/3612Software analysis for verifying properties of programs by runtime analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86Event-based monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865Monitoring of software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】プログラム中の反復実行される測定対象区間を指定してパフォーマンス測定を実施する際に、パフォーマンス測定結果と同時に測定対象区間の通過回数を把握すること。
【解決手段】パフォーマンス評価装置200は、評価対象プログラムに予め設定された測定区間の測定開始時点を示す測定開始信号SIG_STARTの到達から測定区間の測定終了時点を示す測定終了信号SIG_STOPの到達まで、評価対象プログラムの実行に伴って生じるイベントをカウントするイベントカウンタ部10と、反復して実行される測定区間の反復回数を、測定開始信号SIG_START及び測定終了信号SIG_STOPの少なくとも一方に基づいてカウントする反復回数カウンタ部20と、を備える。
【選択図】図1

Description

本発明は、パフォーマンス評価装置、及びパフォーマンス評価方法に関する。
近年のマイクロプロセッサには、プログラムの性能改善やデバッグ等を目的として、プログラムのパフォーマンスを評価するパフォーマンス評価装置が搭載されることがある。パフォーマンス評価装置のプロセッサへの組み込みによって、プログラムの実行に伴うプロセッサでのイベントの発生回数を測定することができる。プログラムの開発者は、パフォーマンス測定装置の測定結果に基づいて、プログラムの性能改善やデバッグ等の作業を行うことができる。
プログラムには、特定区間が繰り返し実行される処理(ループ、関数等)が多数存在する。プログラムの特定区間を繰り返して実行する場合であっても、計算結果の違い、及びプロセッサ外部からの割り込みの発生等により、各回間で異なる処理が実行される場合がある。つまり、特定区間を繰り返す場合であっても、各回に測定されるパフォーマンスは必ずしも同じにはならない。
特許文献1には、ソフトウェアの任意の開始アドレスと終了アドレスとで決定される区間の処理時間を外部の装置を介さずに測定することが可能なソフトウェア評価装置が開示されている。第1比較器は、実行中のPCのカウント値と開始アドレスの値とが一致すると、時間測定装置に起動指令を発行する。第2比較器は、実行中のPCのカウント値と終了アドレスの値とが一致すると、時間測定装置に停止命令を発行する。時間測定装置は、比較器から停止指令を受けると直ちに時間測定動作を停止し、測定結果をレジスタに格納する。
特開2006−293427号公報
上述のように、プログラムの特定区間を繰り返して実行する場合であっても、測定されるパフォーマンスは各回で必ずしも同じにはならない。ソフトウェアの開発、改良を推し進めるためには、ソフトウェアのパフォーマンスを適切に評価することが前提条件となる。しかし、従来のパフォーマンス測定装置は、反復して実行される測定対象区間を対象としてパフォーマンス測定を行う際に、反復して実行される測定対象区間の通過回数を把握できる手段を提供していないため、ソフトウェア開発者は、得られたパフォーマンス測定結果が、反復実行される測定対象区間を何回通過した後の測定結果であるかを把握できず、ソフトウェアのパフォーマンスを適切に評価することができない。なお、特許文献1の場合も、測定対象区間の通過回数を把握することはできない。
上述の説明から明かなように、ソフトウェアのパフォーマンスを適切に評価するためには、反復して実行される測定対象区間を指定してパフォーマンス測定を実施する際に、パフォーマンス測定と同時に測定対象区間の通過回数を把握することが強く求められる。
本発明に係るパフォーマンス評価装置は、評価対象プログラムに予め設定された測定区間の測定開始時点を示す測定開始信号の到達から前記測定区間の測定終了時点を示す測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントする第1カウンタ部と、反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする第2カウンタ部と、を備える。
第2カウンタ部のカウント値を参酌することによって、パフォーマンス測定の際の測定対象区間の通過回数を把握することが可能になる。
本発明に係る半導体集積回路は、評価対象プログラムを実行するCPUと、前記評価対象プログラムに予め設定された測定区間の測定開始時点及び測定終了時点を検出して、測定開始信号及び測定終了信号を生成する信号生成部と、前記測定開始信号の到達から前記測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントする第1カウンタ部と、反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする第2カウンタ部と、を備える。
本発明に係るパフォーマンス評価方法は、評価対象プログラムに予め設定された測定区間の測定開始時点を示す測定開始信号の到達から前記測定区間の測定終了時点を示す測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントし、反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする。
本発明によれば、プログラム中の反復実行される測定対象区間を指定してパフォーマンス測定を実施する際に、パフォーマンス測定結果と同時に測定対象区間の通過回数を把握することができる。
本発明の第1の実施形態にかかるマイクロプロセッサの概略的なブロック図である。 本発明の第1の実施形態にかかる評価対象のプログラムのパフォーマンス評価の手順を示す概略的なフローチャートである。 本発明の第1の実施形態にかかるマイクロプロセッサの動作を示す概略的なタイミングチャートである。 本発明の第2の実施形態にかかるマイクロプロセッサの概略的なブロック図である。 本発明の第2の実施形態にかかるマイクロプロセッサの動作を示す概略的なタイミングチャートである。
以下、図面を参照して本発明の実施の形態について説明する。なお、各実施の形態は、説明の便宜上、簡略化されている。図面は簡略的なものであるから、図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。図面は、もっぱら技術的事項の説明のためのものであり、図面に示された要素の正確な大きさ等は反映していない。同一の要素には、同一の符号を付し、重複する説明は省略するものとする。
[第1の実施形態]
以下、図面を参照して本発明の実施の形態について説明する。図1は、マイクロプロセッサの概略的なブロック図である。図2は、評価対象のプログラムのパフォーマンス評価の手順を示す概略的なフローチャートである。図3は、マイクロプロセッサの動作を示す概略的なタイミングチャートである。
図1に示すように、マイクロプロセッサ100は、CPU110、及びパフォーマンス測定部(パフォーマンス測定装置)200を有する。CPU110は、ブレーク判定部(信号生成部)120を有する。パフォーマンス測定部200は、イベントカウンタ部(カウンタ部)10及び反復回数カウンタ部(カウンタ部)20を有する。イベントカウンタ部10は、セレクタ11、及びカウンタ部13を有する。反復回数カウンタ部20は、カウンタ部23を有する。カウンタ部13は、レジスタ14及びカウンタ15を有する。カウンタ部23は、カウンタ25を有する。
はじめに接続関係について説明する。ブレーク判定部120の出力は、カウンタ部13に入力される。CPU110の出力は、セレクタ11、カウンタ部13に入力される。セレクタ11の出力は、カウンタ部13に入力される。カウンタ部13の出力は、カウンタ部23に入力される。なお、カウンタ15、カウンタ25のカウント値は、CPU110又はその他の機能回路に供給されているものとする。
CPU110は、プログラム(評価対象プログラム)を実行する。CPU110によるプログラムの実行に応じて、CPU110からパフォーマンス測定部200には様々な信号(SIG_START、SIG_STOP、SIG_E1、SIG_E2、SIG_E3、SIG_SEL等)が伝送される。プログラムの実行過程で特定のイベントが発生すると、CPU110は、イベント信号SIG_E1〜SIG_E3をセレクタ11へ出力する。なお、特定のイベントとは、メモリアクセス、分岐の成立又は不成立、割り込み、パイプラインストール等が例示できる。
ブレーク判定部120は、マイクロプロセッサの一般的なデバッグ用機構である。ブレーク判定部120は、CPU110でプログラムが実行されることで生じる結果が予め設定した条件を満足するか否かを判定し、条件満足の場合、条件満足したことを示す信号を出力する。
ブレーク判定部120は、プログラム中で反復して実行される測定区間の開始時点を検出し、測定区間の開始時点を示す信号を生成する。ブレーク判定部120は、プログラムカウンタの値が所定の値と一致したとき、測定開始信号SIG_STARTをカウンタ部13に出力する。なお、プログラムカウンタの値の比較以外の方法によって、測定区間の開始時点を検出しても良い。
ブレーク判定部120は、プログラム中で反復して実行される測定区間の終了時点を検出し、測定区間の終了時点を示す信号を生成する。ブレーク判定部120は、プログラムカウンタの値が所定の値と一致したとき、測定終了信号SIG_STOPをカウンタ部13に出力する。なお、上述と同様、プログラムカウンタの値の比較以外の方法によって、測定区間の終了時点を検出しても良い。
イベントカウンタ部10は、測定開始信号SIG_STARTに基づいて、イベントのカウント開始を検出する。イベントカウンタ部10は、測定終了信号SIG_STOPに基づいて、イベントのカウント終了を検出する。イベントカウンタ部10は、イベント信号SIG_E1〜SIG_E3に基づいて、CPU110でのプログラムの実行により生じるイベントをカウントする。イベントカウンタ部10は、レジスタ14の保持値の1から0への更新時、カウントアップ信号SIG_UP2を反復回数カウンタ部20へ出力する。なお、レジスタ14の保持値の0から1への更新時にカウントアップ信号SIG_UP1が出力されるように、イベントカウンタ部10を設計しても良い。
セレクタ11は、CPU110から伝達するセレクト信号SIG_SELにより特定されるイベント信号を選択して出力する。例えば、セレクト信号SIG_SEL=00のとき、セレクタ11は、イベント信号SIG_E1を選択して出力する。セレクト信号SIG_SEL=01のとき、セレクタ11は、イベント信号SIG_E2を選択して出力する。セレクト信号SIG_SEL=11のとき、セレクタ11は、イベント信号SIG_E3を選択して出力する。
カウンタ部13は、レジスタ14の保持値に応じて、カウントアップ信号SIG_UP1に基づいてカウンタ15のカウント値を更新する。レジスタ14には、カウンタ部13の動作状態を決定付ける測定状態値がセットされる。
カウンタ部13は、測定開始信号SIG_STARTの受信に応じて、レジスタ14の保持値を1にセットする。カウンタ部13は、測定終了信号SIG_STOPの受信に応じて、レジスタ14の保持値を0にセットする。
レジスタ14の保持値=1のとき、カウンタ部13は、カウントアップ信号SIG_UP1をカウントして、カウンタ15のカウント値を更新する。レジスタ14の保持値=0のとき、カウンタ部13は、上述のカウント動作を実行しない。
反復回数カウンタ部20は、イベントカウンタ部10から出力されるカウントアップ信号SIG_UP2に基づいて、プログラム中で反復して実行される測定区間の反復回数をカウントする。上述のように、カウントアップ信号SIG_UP2は、測定終了信号SIG_STOP又は測定開始信号SIG_STARTに応じてカウンタ部13から出力される。従って、反復回数カウンタ部20は、測定終了信号SIG_STOP又は測定開始信号SIG_STARTに基づいて、プログラム中で反復して実行される測定区間の反復回数をカウントしている、と把握できる。カウンタ部23は、カウントアップ信号SIG_UP2に基づいて、カウンタ25のカウント値を更新する。
カウンタ15はパフォーマンス測定装置によって測定中にリセットされることなく、反復実行される測定対象区間で発生したイベントの回数を累積してカウントする。なお、パフォーマンス測定の用途に応じて、カウンタ15をパフォーマンス測定装置によって測定中にリセットするように設計してもよい。その場合、イベントカウンタ部10がレジスタ14の保持値の0から1への更新時に、カウンタ15をリセットするように設計すれば、カウンタ15は反復実行される測定対象区間の1回の通過毎のイベントの回数をカウントするカウンタとなる。カウンタ25はパフォーマンス測定装置によって測定中にリセットされることなく、測定区間の反復回数をカウントする。
図2を参酌して、マイクロプロセッサ100の動作について説明する。なお、ブレーク判定部120による測定開始信号SIG_STARTの生成条件は、予めブレーク判定部120に設定されているものとする。測定終了信号SIG_STOPの生成条件についても同様である。セレクタ11は、イベント信号SIG_E1を選択して出力するように設定されているものとする。カウンタ15、カウンタ25のカウント値は、初期値0にセットされているものとする。レジスタ14の保持値は、初期値0にセットされているものとする。
まず、測定開始信号SIG_STARTが生成される(S100)。具体的には、ブレーク判定部120は、反復して実行される測定区間の開始位置を検出し、測定開始信号SIG_STARTを生成してカウンタ部13へ出力する。なお、例えば、ブレーク判定部120は、プログラムカウンタの値を所定の値と比較することに基づいて、測定開始信号SIG_STRATを生成する。
次に、イベントのカウントを実行する(S101)。具体的には、カウンタ部13は、測定開始信号SIG_STARTに基づいて、レジスタ14の保持値を1にセットする。これに応じて、カウンタ部13は、セレクタ11から順次出力されるカウントアップ信号SIG_UP1に基づいて、カウンタ15の値を更新する。このようにして、CPU110でのプログラムの実行に応じて生じるイベントがカウントされる。
その後、測定終了信号SIG_STOPを生成する(S102)。具体的には、ブレーク判定部120は、反復して実行される測定区間の終了位置を検出し、測定終了信号SIG_STOPを生成してカウンタ部13へ出力する。なお、例えば、ブレーク判定部120は、プログラムカウンタの値を所定の値と比較することに基づいて、測定開始信号SIG_STOPを生成する。
次に、イベントのカウントを終了する(S103)。具体的には、カウンタ部13は、測定終了信号SIG_STOPに基づいて、レジスタ14の保持値を0にセットする。これに応じて、カウンタ部13は、今まで継続していたイベントのカウントアップを停止する。
次に、反復回数のカウントをする(S104)。具体的には、カウンタ部13は、レジスタ14の保持値の1から0への更新時、カウンタ部23へカウントアップ信号SIG_UP2を出力する。カウンタ部23は、カウントアップ信号SIG_UP2に基づいてカウンタ25のカウント値を更新する。このようにして、反復して実行される測定区間の反復回数をカウントすることができる。
プログラム実行中、マイクロプロセッサ100は、S100〜S104のステップを繰り返し実行する。
冒頭で説明したように、プログラムの特定区間を繰り返す場合であっても、測定されるパフォーマンスは各回で必ずしも同じにはならない。ソフトウェアの開発、改良を推し進めるためには、ソフトウェアのパフォーマンスを適切に評価することが前提条件となる。反復実行される測定対象区間のパフォーマンス測定結果と同時に測定対象区間の通過回数を把握することなしに、ソフトウェアのパフォーマンスを適切に評価することはできない。
本実施形態では、反復して実行される測定対象区間の反復回数は、カウンタ25のカウント値を参照すれば明らかである。これによって、例えば、共通の測定区間を対象として反復してプログラムのパフォーマンスを測定するとき、第1回目のパフォーマンス測定結果と第2回目のパフォーマンス測定結果とで測定対象区間の通過回数の差異を識別することが可能になる。また、プログラムの開発者は、イベントのカウント回数を測定区間の反復回数で除算することで、測定区間単位でのイベントの発生回数の平均値を求めることが可能になる。これによって、ソフトウェアのパフォーマンスを適切に評価することが可能になり、ソフトウェアの開発、改良を効率的に適切に推し進めることが可能になる。
図3を参照して、マイクロプロセッサ100の動作について補足的に説明する。なお、各信号は、説明の便宜上、2値化されているが、複数ビットの論理値からなるデジタル信号であっても良い。
時刻t1のとき、測定開始信号SIG_STARTが生成される。これに応じて、レジスタ14の保持値が0から1へ更新される。
時刻t2のとき、イベント信号SIG_E1が生成される。その直後、セレクタ11からカウントアップ信号SIG_UP1が出力される。そして、カウンタ15のカウント値が+1される。
時刻t3については、時刻t2と同様の動作が実行される。
時刻t4のとき、測定終了信号SIG_STOPが生成される。測定終了信号SIG_STOPに応じて、レジスタ14の保持値は1から0へ更新される。そして、カウントアップ信号SIG_UP2が生成される。カウントアップ信号SIG_UP2に応じて、カウンタ25のカウント値が+1される。
時刻t1からt4までの区間は、反復実行される測定対象区間の1回目の開始から終了までに相当する。同様に、時刻t5からt7までの区間は測定対象区間の2回目の開始から終了まで、時刻t8からt12までの区間は測定対象区間の3回目の開始から終了までに相当する。
時刻t5、t8については、時刻t1と同様の動作が実行される。時刻t6、t9、t10、t11については、時刻t2と同様の動作が実行される。時刻t7、t12については、時刻t4と同様の動作が実行される。
[第2の実施形態]
以下、図面を参照して本発明の実施の形態について説明する。図4は、マイクロプロセッサの概略的なブロック図である。図5は、マイクロプロセッサの動作を示す概略的なタイミングチャートである。
第1実施形態とは異なり、本実施形態では、反復回数カウンタ部20は、ブレーク信号生成部29を更に備える。ブレーク信号生成部29は、レジスタ30、及び比較器31を有する。比較器31には、レジスタ30の出力及びカウンタ25の出力が接続される。比較器31の出力は、CPU110に接続される。
ブレーク信号生成部29は、カウンタ25のカウント値が所定値に到達したとき、ブレーク信号SIG_BREAKをCPU110へ出力する。これによって、所定の反復回数だけ測定区画を反復して実行したことを検出することができる。これによって、測定区間の反復回数を一定回数とした条件で、様々な観点からプログラムのパフォーマンスを測定することが可能になる。そして、プログラムのパフォーマンスを適切に評価することが可能になる。なお、レジスタ30へは、適切な値がCPU110によりセットされるものとする。
図4に示すように、レジスタ30から比較器31の第1入力端子へはリファレンス値V_REFが入力される。比較器31の第2入力端子へはカウンタ25からカウント値V_COUNTが入力される。比較器31は、入力する2つの値を比較し、両者が一致したとき、ブレーク信号SIG_BREAKを生成する。CPU110は、ブレーク信号SIG_BREAKの入力に応じて、例えば、プログラムの実行を一時的に停止したり、あるいは割り込み等の手段によりプログラムに通知したりする。
図5を参照して、上述の点について補足的に説明する。
測定区間の反復実行に応じて、カウンタ25のカウント値は、順次+1される。これに応じて、カウンタ25から出力されるカウント値V_COUNTが図5に模式的に示すように変化する。カウント値V_COUNTがリファレンス値V_REFに一致したとき、比較器31は、ブレーク信号SIG_BREAKをCPU110に出力する。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。カウンタ15、カウンタ25のカウント値を常時モニターに表示しておくのも良い。また、カウンタ15、カウンタ25の履歴を取得しておくのも良い。
100 マイクロプロセッサ

110 CPU
120 ブレーク判定部
200 パフォーマンス測定部

10 イベントカウンタ部
11 セレクタ
13 カウンタ部
14 レジスタ
15 カウンタ

20 反復回数カウンタ部
23 カウンタ部
25 カウンタ

29 ブレーク信号生成部
30 レジスタ
31 比較器

Claims (13)

  1. 評価対象プログラムに予め設定された測定区間の測定開始時点を示す測定開始信号の到達から前記測定区間の測定終了時点を示す測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントする第1カウンタ部と、
    反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする第2カウンタ部と、
    を備えるパフォーマンス評価装置。
  2. 前記第2カウンタ部は、前記測定開始信号及び前記測定終了信号に応じた値を有する測定状態値の変化に基づいて、反復して実行される前記測定区間の反復回数をカウントすることを特徴とする請求項1に記載のパフォーマンス評価装置。
  3. 前記第1カウンタ部は、
    互いに異なる内容の前記イベントの発生を通知する複数のイベント信号のうち、予め選択されたイベントに対応するイベント信号を選択し、選択した前記イベント信号をカウントすることを特徴とする請求項1又は2に記載のパフォーマンス評価装置。
  4. 前記第1カウンタ部は、
    前記測定状態値を保持するレジスタと、
    前記測定状態値の変化に応じて、前記イベントに対応するイベント信号のカウントを開始及び停止するカウンタと、
    を備えることを特徴とする請求項2に記載のパフォーマンス評価装置。
  5. 前記第1カウンタ部は、
    互いに異なる内容の前記イベントの発生を通知する複数の前記イベント信号のうち、予め選択されたイベントに対応するイベント信号を選択するセレクタを更に備えることを特徴とする請求項4に記載のパフォーマンス評価装置。
  6. 前記第2カウンタ部は、反復して実行される前記測定区間の反復回数に応じたカウント値が予め設定された値に到達したことを検出することを特徴とする請求項1乃至5のいずれか一項に記載のパフォーマンス評価装置。
  7. 評価対象プログラムを実行するCPUと、
    前記評価対象プログラムに予め設定された測定区間の測定開始時点及び測定終了時点を検出して、測定開始信号及び測定終了信号を生成する信号生成部と、
    前記測定開始信号の到達から前記測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントする第1カウンタ部と、
    反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする第2カウンタ部と、
    を備える半導体集積装置。
  8. 前記第2カウンタ部は、前記測定開始信号及び前記測定終了信号に応じた値を有する測定状態値の変化に基づいて、反復して実行される前記測定区間の反復回数をカウントすることを特徴とする請求項7に記載の半導体集積装置。
  9. 前記第1カウンタ部は、
    互いに異なる内容の前記イベントの発生を通知する複数のイベント信号のうち、予め選択された前記イベントに対応する前記イベント信号を選択し、選択した前記イベント信号をカウントすることを特徴とする請求項7又は8に記載の半導体集積装置。
  10. 前記第1カウンタ部は、
    前記測定状態値を保持するレジスタと、
    前記測定状態値に応じて、前記イベントに対応するイベント信号のカウントを開始及び停止するカウンタと、
    を備えることを特徴とする請求項8に記載の半導体集積装置。
  11. 前記第1カウンタ部は、
    互いに異なる内容の前記イベントの発生を通知する複数の前記イベント信号のうち、予め選択されたイベントに対応するイベント信号を選択するセレクタを更に備えることを特徴とする請求項10に記載の半導体集積装置。
  12. 前記第2カウンタ部は、反復して実行される前記測定区間の反復回数に応じたカウント値が予め設定された値に到達したことを検出することを特徴とする請求項7乃至11のいずれか一項に記載の半導体集積回路。
  13. 評価対象プログラムに予め設定された測定区間の測定開始時点を示す測定開始信号の到達から前記測定区間の測定終了時点を示す測定終了信号の到達まで、前記評価対象プログラムの実行に伴って生じるイベントをカウントし、
    反復して実行される前記測定区間の反復回数を、前記測定開始信号及び前記測定終了信号の少なくとも一方に基づいてカウントする、
    パフォーマンス評価方法。
JP2009093893A 2009-04-08 2009-04-08 パフォーマンス評価装置、及びパフォーマンス評価方法 Pending JP2010244393A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009093893A JP2010244393A (ja) 2009-04-08 2009-04-08 パフォーマンス評価装置、及びパフォーマンス評価方法
US12/755,071 US20100262402A1 (en) 2009-04-08 2010-04-06 Performance evaluation device and performance evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093893A JP2010244393A (ja) 2009-04-08 2009-04-08 パフォーマンス評価装置、及びパフォーマンス評価方法

Publications (2)

Publication Number Publication Date
JP2010244393A true JP2010244393A (ja) 2010-10-28
JP2010244393A5 JP2010244393A5 (ja) 2012-04-26

Family

ID=42935059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093893A Pending JP2010244393A (ja) 2009-04-08 2009-04-08 パフォーマンス評価装置、及びパフォーマンス評価方法

Country Status (2)

Country Link
US (1) US20100262402A1 (ja)
JP (1) JP2010244393A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283751A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 情報処理装置
JPH03118644A (ja) * 1989-09-29 1991-05-21 Nippondenso Co Ltd プログラム実行モニタ
JPH11143735A (ja) * 1997-11-07 1999-05-28 Nec Corp 命令トレース装置
JPH11212830A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd プロセッサ性能測定装置
JP2000076096A (ja) * 1998-08-31 2000-03-14 Nec Corp ソフトウェア評価システム
JP2000222254A (ja) * 1999-01-27 2000-08-11 Sun Microsyst Inc 性能評価のためのヒストグラム計数を行うシステムと方法
JP2002342125A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd イベント計測装置および方法並びにイベント計測プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体並びにプロセッサシステム
JP2007293424A (ja) * 2006-04-21 2007-11-08 Toshiba Corp パフォーマンスモニタ装置、データ収集方法及びそのプログラム
JP2008140380A (ja) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> プロセッサ性能計測のための重み付けされたイベント計数方法、プロセッサ、および重み付け性能カウンタ回路(プロセッサ性能計測のための重み付けされたイベント計数システムおよび方法)
JP2009025964A (ja) * 2007-07-18 2009-02-05 Kawasaki Microelectronics Kk 消費電力の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103394A (en) * 1984-04-30 1992-04-07 Hewlett-Packard Company Software performance analyzer
US4720778A (en) * 1985-01-31 1988-01-19 Hewlett Packard Company Software debugging analyzer
JPH04297880A (ja) * 1990-08-06 1992-10-21 Texas Instr Inc <Ti> 事象識別テストアーキテクチャ
US6526371B1 (en) * 1999-10-27 2003-02-25 Candle Distributed Solutions, Inc. Round trip response time measurement for computer programs
US6792392B1 (en) * 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6789182B1 (en) * 2000-11-13 2004-09-07 Kevin Jay Brothers System and method for logging computer event data and physical components of a complex distributed system
JP4971679B2 (ja) * 2006-05-10 2012-07-11 ルネサスエレクトロニクス株式会社 プロセッサシステム及びプロセッサシステムの性能測定方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283751A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 情報処理装置
JPH03118644A (ja) * 1989-09-29 1991-05-21 Nippondenso Co Ltd プログラム実行モニタ
JPH11143735A (ja) * 1997-11-07 1999-05-28 Nec Corp 命令トレース装置
JPH11212830A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd プロセッサ性能測定装置
JP2000076096A (ja) * 1998-08-31 2000-03-14 Nec Corp ソフトウェア評価システム
JP2000222254A (ja) * 1999-01-27 2000-08-11 Sun Microsyst Inc 性能評価のためのヒストグラム計数を行うシステムと方法
JP2002342125A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd イベント計測装置および方法並びにイベント計測プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体並びにプロセッサシステム
JP2007293424A (ja) * 2006-04-21 2007-11-08 Toshiba Corp パフォーマンスモニタ装置、データ収集方法及びそのプログラム
JP2008140380A (ja) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> プロセッサ性能計測のための重み付けされたイベント計数方法、プロセッサ、および重み付け性能カウンタ回路(プロセッサ性能計測のための重み付けされたイベント計数システムおよび方法)
JP2009025964A (ja) * 2007-07-18 2009-02-05 Kawasaki Microelectronics Kk 消費電力の制御方法

Also Published As

Publication number Publication date
US20100262402A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI403744B (zh) 測試資料處理系統之方法及裝置
JP2006105999A (ja) Lbistを使用する回路テストための方法
JPH09305412A (ja) 最大割り込み禁止期間測定機能を有するマイクロコンピュータ
KR20110080073A (ko) 멀티쓰레드 환경을 테스트하는 커버리지 장치 및 방법
JP2010244393A (ja) パフォーマンス評価装置、及びパフォーマンス評価方法
Yoo et al. Event diagnosis of discrete-event systems with uniformly and nonuniformly bounded diagnosis delays
US20170131354A1 (en) Scheme for Masking Output of Scan Chains in Test Circuit
JP5906965B2 (ja) 車載ecuの評価装置
JP2008028271A (ja) 半導体集積回路装置のテスト方法、および半導体集積回路装置の検査装置
JP6223967B2 (ja) 故障検出システム、生成回路及びプログラム
JP5171379B2 (ja) 周波数異常検出回路
CN107608891B (zh) 基于指令的数据处理应用检测方法
CN110763974B (zh) 突波量测装置与突波量测方法
JPH07121576A (ja) 故障シミュレーション装置
CN115794513A (zh) 一种集成电路芯片的嵌入式调试方法及系统
JP2944543B2 (ja) 割込み制御装置
JP5375756B2 (ja) 時間監視装置及び方法
JPH05142303A (ja) デジタル論理回路の動的な検査方法
KR20120040572A (ko) 멀티쓰레드 환경을 테스트하는 커버리지 장치 및 방법
JP2017173068A (ja) 試験回路
US20200033406A1 (en) Glitch measurement device and glitch measurement method
JP2014232478A (ja) 動作監視装置および動作監視方法
JPH1048296A (ja) Ic検査装置
JP2007057446A (ja) パルス信号測定装置及び方法
KR100366800B1 (ko) 전송시스템의 외부클럭 오류 감지장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924