KR900015169A - 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치 - Google Patents

불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR900015169A
KR900015169A KR1019900003743A KR900003743A KR900015169A KR 900015169 A KR900015169 A KR 900015169A KR 1019900003743 A KR1019900003743 A KR 1019900003743A KR 900003743 A KR900003743 A KR 900003743A KR 900015169 A KR900015169 A KR 900015169A
Authority
KR
South Korea
Prior art keywords
memory
bus lines
blocks
data
internal bus
Prior art date
Application number
KR1019900003743A
Other languages
English (en)
Other versions
KR930011107B1 (ko
Inventor
후미오 바바
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900015169A publication Critical patent/KR900015169A/ko
Application granted granted Critical
Publication of KR930011107B1 publication Critical patent/KR930011107B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 메모리 장치의 일반적 구성을 설명하는 개통도,
제3도는 본 발명의 양호한 제1실시예에 의한 반도체 메모리장치의 개통도.

Claims (20)

  1. N비트(N은 정수)단위의 데이타를 기억하는 반도체 메모리 장치에서 각각 1비트 데이타를 기억하는 복수개의 메모리 셀들을 각각 갖는 복수개의 블록들로 각각 분할된 M개의 메모리 요소(1) (M은 정수이고 N보다 크다)와, 상기 M개의 메모리요소들 중 해당하는 것에 각각 접속되어 1비트데이타를 반송하는 M개의 내부버스선들(2 : BUS1~BUS36)과, M개의 메모리 요소들에 결합되어 외부장치로부터 어드레스 신호(ADD)를 수신하고 M개의 메모리요소들 각각의 복수개의 블록중 하나를 지정하여 M개의 블록들을 상기 어드레스 신호로 지정하는 지정수단(3;23)과 M개의 메모리 요소들 각각의 복수개의 블록들 각각이 불량메모리 셀을 갖는가 여부에 관한 정보를 기억하고 어드레스 신호에 따라 정보를 출력하는 메모리수단(24a,24a1,24a2,24a3)과 1-비트 데이타를 반송하는 N개의 외부버스(4;25;B1~B32)와, M개의 내부버스선과 N개의 외부버스선 사이에 설치되고 상기 메모리수단에접속되어 그 메모리수단으로 부터의 정보를 참고함으로써 상기 지정수단에 의해 지정된 M개의 블록들이 각각 불량 메모리 셀을 갖는가 여부를 판정하고, 그리고 상기 M개의 내부 버스선 중 N개의 내부 버스선을 상기 N개의 외부버스선에 선택적으로 접속시켜 M개의 블록중 불량 메모리 셀을 갖는것이 선택되지 않도록하고, M개의 블록중 다른것이 선택되도록 하는 버스선 절환수단(5,6;20,24,24a; SW1~SW32)으로 구성된 것이 특징인 반도체 메모리 장치.
  2. 제1항에서, 상기 버스선 절환수단(5,60;20,24; SW1~SW32)이, 상기 M개의 내부 버스선 중 L개(L은 정수이고, L＜N＜M)의 내부 버스선등과 상기 N개의 외부버스선중 하나 사이에 각각 접속된 N개의 스위치(SW1~SW32)를 갖으며, 상기 N개의 스위치 각각이 상기 메모리수단(24a;24a1,24a2,24a3)에서 공급된 상기 정보에 따라, 상기 L개의 내부 버스선중 하나를 상기 N개의 외부버스선 중 하나에 접속시키는 것이 특징인 반도체 메모리장치.
  3. 제2항에서, 상기 메모리수단(24a,24a1,24a2,24a3)에 기억된 정보가 상기 M개의 메모리요소(1)들 각각의 상기 M개의 메모리블록들이 각각 불량 메모리 셀을 갖는가 여부에 따라서 상기 L개의 내부 버스선 중 어느것이 선택될 것인가를 표시하는 제어정보를 포함하는 것이 특징인 반도체 메모리장치.
  4. 제2항에서, 상기 스위치들(SW1~SW32) 각각이 L개의 입력단(0~4)을 갖고있으며, 이들 입력단에 상기 L개의 내부버스선들이 연결돼있고, 상기 L개의 내부버스선들은 서로 인접돼있는 것이 특징인 반도체 메모리장치.
  5. 제4항에서, 상기 제어데이타가 M개의 블록들 모두에 대해 제공된 상기 N개의 외부버스선들에 해당하는 N개의 수치데이타 부분들을 포함하고, 상기 N개의 외부 버스선(B1~B32)중 해당하는 것에 관한 상기 N개의 수치데이타 부분들 각각이, 상기 L개의 입력단 중 어느것이 상기 N개의 외부버스선들 중 상기 해당하는 것에 접속될것인가를 표시하는 것이 특징인 반도체 메모리장치.
  6. 제5항에 있어서, 상기 메모리수단(24a,24a1,24a2,24a3)이, 상기 N개의 수치데이타 부분용으로 설치된 기억영역을 갖으며, 상기 N개의 외부버스선 중 i번째 외부 버스선(i=1,2…)에 해당하는 상기 메모리 수단의 상기 기억영역 중 하나가 상기 L개의 입력단중 j번째 입력단(j=0,1,2,…)을 표시할때, 상기 N개의 외부버스선들중 i번째 외부버스선에 접속된 상기 N개의 스위치중 i번째 스위치가 상기 M개의 내부버스선중(i+j)번째 내부 버스선을 선택하는 것이 특징인 반도체 메모리장치.
  7. 제1~6항 중 임의의 1항에서, 상기 M개의 메모리요소(1) 각각이 매트릭스로 배열된 상기 복수개의 블록들을 갖는 것이 특징인 반도체 메모리장치.
  8. 제1~7항 중 임의의 1항에서, 상기 M개의 메모리요소(1) 각각이 메모리칩으로 구성돼있고, 그리고 상기 M개의 메모리 요소들이 장치되는 인쇄회로기판을 포함한 것이 특징인 반도체 메모리장치.
  9. 제1~9항에서, 상기 M개의 메모리 요소들 각각이 집적회로 블록으로 구성돼있고, 그리고 상기 M개의 메모리 요소들이 형성되어있는 웨이퍼 규격 칩을 포함하는 것이 특징인 반도체 메모리장치.
  10. N비트(N은 정수)단위를 갖는 데이타를 기억하는 반도체 메모리장치에서 각각 1비트 데이타를 기억하는 복수개의 메모리셀들을 각각 갖는 복수개의 블록들로 각각 분할된 n×M(n은 정수, M은 정수이고 N보다크다)의 메모리요소와(M(1,1)~M(n,36)와, 상기 n×M의 메모리요소들 중 해당하는 n개의 메모리요소들에 접속되어 n×M의 메모리 요소가 매트릭스형태를 배열되도록 하고, 각각 1비트 데이타를 반송하는 M개의 내부버스선( BUS1~BUS36)과, n×M의 메모리요소들에 결합되어 외부장치로 부터 어드레스신호를 수신하고, n×M의 메모리요소들 각각의 복수개의 블록 중 하나를 지정하여 M개의 블록들을 상기 어드레스신호로 지정하는 지정수단(23)과 상기 n×M의 메모리요소들 각각의 복수개의 블록들 각각이 불량 메모리셀을 갖는가 여부에 관한 정보를 기억하고 어드레스신호에 따라 정보를 출력하는 메모리수단(24a,24a1,24a2,24a3)과 1비트 데이타를 반송하는 N개의 외부버스(25;B1~B32)와, 상기 M개의 내부버스선과, N개의 외부버스선 사이에 설치되고 상기 메모리수단에 접속되어 상기 메모리수단으로 부터의 상기 정보를 참고함으로써 상기 지정수단에 의해 지정된 M개의 블록들이 각각 불량 메모리셀을 갖는가 여부를 판정하고, 그리고 상기 M개의 내부 버스선 중 N개의 내부 버스선을 상기 N개의 외부버스선에 선택적으로 접속시켜 M개의 블록중 불량 메모리셀을 갖는것이 선택되지 않도록 하고, M개의 블록 중 다른 것이 선택되도록 하는 버스선 절환수단(20,24,24a; SW1~SW32)으로 구성된 것이 특징인 반도체 메모리 장치.
  11. 제10항에서, 상기 버스선 절환수단(20,24,24a;SW1~SW32)이, 상기 M개의 내부 버스선중 L개(L은 정수이고, L＜N＜M)의 내부 버스선들과 상기 N개의 외부버스선중 하나 사이에 각각 접속된 N개의 스위치(SW1~SW32)를 갖으며, 상기 N개의 스위치 각각이 상기 메모리수단에서 공급된 상기 정보에 따라, 상기 L개의 내부버스선 중 하나를 상기 N개의 외부버스선 중 하나에 접속시키는 것이 특징인 반도체 메모리장치.
  12. 제11항에서, 상기 메모리수단(24a,24a1,24a2,24a3)에 기억된 정보가 상기 M개의 메모리 요소M(1,1)~M(n,32) 각각의 상기 M개의 메모리 블록들이 각각 불량 메로리 셀을 갖는가 여부에 따라서 상기 L개의 내부버스선 중 어느것이 선택될 것인가를 표시하는 제어정보(＃1~＃32)를 포함하는 것이 특징인 반도체 메모리장치.
  13. 제11항에서, 상기 스위치들(SW1~SW32) 각각이 L개의 입력단(0~4)을 갖고 있으며, 이들 입력단에 상기 L개의 내부버스선들이 연결돼있고, 상기 L개의 내부버스선들은 서로 인접돼있는 것이 특징인 반도체 메모리장치.
  14. 제13항에서, 상기 제어데이타(＃1~＃32)가 M개의 블록들 모두에 대해 제공된 상기 N개의 외부버스선들(B1~B32)에 해당하는 N개의 수치데이타부분들을 포함하고 상기 N개의 외부버스선(B1~B32) 해당하는 것에 관한 상기 N개의 수치데이타 부분들 각각이 상기 L개의 입력단중 어느것이 상기 N개의 외부버스선들 중 상기 해당하는 것에 접속될것인가를 표시하는 것이 특징인 반도체 메모리장치.
  15. 제14항에서, 상기 메모리수단(24a,24a1,24a2,24a3)이, 상기 N개의 수치데이타 부분용으로 설치된 기억영역을 갖으며, 상기 N개의 외부버스선(BUS1-BUS36)중 i번째 외부버스선(i=1,2,…)에 해당하는 상기 메모리수단의 상기 기억영역 중 하나가, 상기 L개의 입력단 중 j번째 입력단(j=0,1,2,…)을 표시할때, 상기 N개의 외부버스선들 (B1~B32)중 i번째 외부버스선에 접속된 상기 N개의 스위치 중 (i+j)번재 내부버스선을 선택하는 것이 특징인 반도체 메모리장치.
  16. 제10~15항 중 임의의 1항에서, 상기 n×M개의 메모리요소(N(1,1)~M(n,32) 각각이 매트릭스로 배열된 상기 복수개의 블록들을 갖는 것이 특징인 반도체 메모리장치.
  17. N비트(N은 정수)단위를 갖는 데이타를 기억하는 반도체 메모리장치에서, 각각 1비트 데이타를 기억하는 복수개의 메모리 셀들을 각각 갖는 복수개의 블록들로 각각 분할된 n×M(n은 정수, M은 정수이고, N보다 크다)개의 메모리요소와(M(1,1)~M(n,32))와 상기 n×M개의 메모리 요소들 중 해당하는 n개의 메모리요소들에 접속되어 n×M의 메모리 요소가 매트릭스 형태로 배열되도록 하고, 각각 1비트데이타를 반송하는 M개의 내부버스선( BUS1~BUS36)과 상기 n×M개의 메모리요소들에 결합되어 외부장치로부터 어드레스신호를 수신하고 n×M개의 메모리요소들 각각의 복수개의 블록 중 하나를 지정하여 M개의 블록들을 상기 어드레스신호로 지정하는 지정수단(26)과 상기 n×M의 메모리 요소들로 된 복수개의 블록들 각각이 불량 메모리셀을 갖는가 여부에 관한 정보를 기억하고, 상기 어드레스 신호에 따라 상기 정보를 출력하는 메모리수단(24a,24a1,24a2,24a3)과, 상기 메모리수단에 접속되어, 그 메모리수단으로부터의 정보를 참고함으로써, 상기 지정수단에 의해 지정된 M개의 블록들이 각각 불량 메모리셀을 갖는가 여부를 판정하고, 그리고 그 판정결과를 표시하는 제어신호를 출력하는 판정수단(6;63;63a)과 상기 판정수단에 결합되어, 직렬 기입 데이타를 수신하고, 상기 판정수단으로부터의 상기 제어신호에 따라 상기 직렬기입데이타를 비트단위로 선택적으로 출력하는 직렬데이타 입력수단(60)과 상기 M개의 내부버스선들과 직렬데이타 입력수단에 접속돼있고, 상기 직렬 기입 데이타를 M개의 내부버스선으로 공급될 병렬 기입데이타로 변환하고, 그리고 M개의 내부 버스선들로 부터의 독출데이타를 직렬 독출데이타로 변환하는 직렬/병렬 변환수단(61)과 상기 판정수단과 직렬/병렬 변환수단에 결합돼있고, 상기 판정수단으로부터의 제어 신호에 따라 상기 직렬 독출데이타를 비트 단위로 선택적으로 수신하고, 그리고 그 직렬독출데이타를 직렬형태로 한 외부버스선(65)으로 출력하는 직렬데이타 출력수단(64)으로 구성된 것이 특징인 반도체 메모리장치.
  18. 제17항에 있어서, 상기 제어신호가 상기 M개의 블록 중 메모리셀을 갖는것으로 상기 직렬 기입데이타가 기입됨을 표시할때, 상기 직렬 데이터 입력수단(60)이 상기 직렬기입데이타 출력을 멈추게하고, 그리고 상기 직렬 기입 데이타 대신 의사데이타가 상기 M블록 중 상기의 것으로 기입되는 것이 특징인 반도체 메모리장치.
  19. 제17항 또는 18항에서, 상기 제어신호가 상기 M블록 중 불량 메모리셀을 갖는것에서 상기 직렬 기입데이타가 독출됨을 표시할때, 상기 직렬 데이타 출력수단(64)이 상기 직렬 독출데이타 출력을 멈추게하는 것이 특징인 반도체 메모리장치.
  20. 제17항~19항 중 임의의 1항에서, 상기 n×M개의 메모리요소(M(1,1)~M(m,36)각각이 매트릭스로 배열된 상기 복수개의 블록들을 갖고있는 것이 특징인 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900003743A 1989-03-20 1990-03-20 불량 메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리 장치 KR930011107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6840489 1989-03-20
JP1-68404 1989-03-20

Publications (2)

Publication Number Publication Date
KR900015169A true KR900015169A (ko) 1990-10-11
KR930011107B1 KR930011107B1 (ko) 1993-11-24

Family

ID=13372715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003743A KR930011107B1 (ko) 1989-03-20 1990-03-20 불량 메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US5303192A (ko)
EP (1) EP0389203A3 (ko)
KR (1) KR930011107B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687785B2 (ja) * 1991-09-27 1997-12-08 日本電気株式会社 半導体記憶装置
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
EP0541288B1 (en) * 1991-11-05 1998-07-08 Fu-Chieh Hsu Circuit module redundacy architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
JP3122201B2 (ja) * 1991-11-30 2001-01-09 株式会社東芝 メモリカード装置
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JP2768175B2 (ja) * 1992-10-26 1998-06-25 日本電気株式会社 半導体メモリ
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5812478A (en) * 1995-01-05 1998-09-22 Kabushiki Kaisha Toshiba Semiconductor memory having improved data bus arrangement
JP3267462B2 (ja) * 1995-01-05 2002-03-18 株式会社東芝 半導体記憶装置
US6009500A (en) * 1995-06-07 1999-12-28 Compaq Computer Corporation Replacement of erroneous firmware in a redundant non-volatile memory system
US5793942A (en) * 1996-03-26 1998-08-11 Lucent Technologies Inc. Memory chip architecture and packaging method for increased production yield
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
EP0811917B1 (en) * 1996-06-06 2002-01-02 STMicroelectronics S.r.l. Circuit for transferring redundancy data of a redundancy circuit inside a memory device by means of a time-shared approach
JP2850953B2 (ja) * 1996-07-30 1999-01-27 日本電気株式会社 半導体装置
US5781717A (en) * 1996-09-19 1998-07-14 I-Cube, Inc. Dynamic spare column replacement memory system
US5966388A (en) * 1997-01-06 1999-10-12 Micron Technology, Inc. High-speed test system for a memory device
US5831988A (en) * 1997-01-23 1998-11-03 Unisys Corporation Fault isolating to a block of ROM
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
US6349051B1 (en) 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6721860B2 (en) * 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
TW454186B (en) * 1999-08-11 2001-09-11 Mosel Vitelic Inc Memory device having redundancy array
US6396767B1 (en) * 2000-11-29 2002-05-28 Twinmos Technologies, Inc. Device for accessing a ROM unit with groups of memory module information saved therein
JP2003208359A (ja) * 2002-01-16 2003-07-25 Mitsubishi Electric Corp マイクロコンピュータ
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
JP2003338193A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp 半導体メモリモジュール
FR2843208B1 (fr) * 2002-07-31 2005-03-04 Iroc Technologies Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
US6920072B2 (en) * 2003-02-28 2005-07-19 Union Semiconductor Technology Corporation Apparatus and method for testing redundant memory elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1963895C3 (de) * 1969-06-21 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Datenspeicher und Datenspeicher anste'uerschaltung
FR2307332A1 (fr) * 1975-04-07 1976-11-05 Sperry Rand Corp Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede
JPS52124826A (en) * 1976-04-12 1977-10-20 Fujitsu Ltd Memory unit
US4321692A (en) * 1979-07-09 1982-03-23 National Semiconductor Corporation Bubble memory system having defective minor loops
EP0086905B1 (de) * 1982-02-18 1987-04-08 Deutsche ITT Industries GmbH Speichersystem mit einer integrierten Matrix aus nichtflüchtigen, umprogrammierbaren Speicherzellen
US4493075A (en) * 1982-05-17 1985-01-08 National Semiconductor Corporation Self repairing bulk memory
GB2154032B (en) * 1984-02-08 1988-04-20 Inmos Ltd A repairable memory array
GB2184268B (en) * 1985-12-13 1989-11-22 Anamartic Ltd Fault tolerant memory system
JPS62222500A (ja) * 1986-03-20 1987-09-30 Fujitsu Ltd 半導体記憶装置
US4719601A (en) * 1986-05-02 1988-01-12 International Business Machine Corporation Column redundancy for two port random access memory
JPS6433800A (en) * 1987-07-29 1989-02-03 Toshiba Corp Semiconductor memory
JP2714944B2 (ja) * 1987-08-05 1998-02-16 三菱電機株式会社 半導体記憶装置
JPH01119995A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体メモリ

Also Published As

Publication number Publication date
US5303192A (en) 1994-04-12
EP0389203A3 (en) 1993-05-26
KR930011107B1 (ko) 1993-11-24
EP0389203A2 (en) 1990-09-26

Similar Documents

Publication Publication Date Title
KR900015169A (ko) 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
KR970705142A (ko) 이중 뱅크 메모리와 이를 사용하는 시스템(A dual bank memory and systems using the same)
KR870010551A (ko) 다이나믹 ram
KR910010534A (ko) 반도체 기억장치의 용장회로
KR840008073A (ko) 반도체 기억장치
KR920020320A (ko) 다용도로 컨피그 가능한 기능 소자
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR950015390A (ko) 데이타 버스 라인과 데이타 버퍼 회로 사이의 접속을 변경하기 위해 이들 사이에 접속된 시프팅 회로를 갖는 반도체 메모리 디바이스
KR860003603A (ko) 반도체 메모리
KR970071779A (ko) 메모리 모듈
KR870009384A (ko) 반도체 기억 장치
KR920013472A (ko) 반도체 기억장치
KR940026948A (ko) 결함구제회로
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR870009395A (ko) 불휘발성 메모리 회로
US5280451A (en) Signature circuit for non-volatile memory device
KR920022307A (ko) 판독 전용 반도체 메모리 장치
KR960012032A (ko) 반도체 기억장치
KR900015161A (ko) 대규모 반도체 집적회로 장치와 그 결함구제 방법
KR920015374A (ko) 반도체 기억장치
TW340219B (en) Semiconductor memory device having redundant memory cell array
KR960019313A (ko) 반도체 메모리 장치
KR920003314A (ko) 반도체 메모리장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee