KR880013323A - 프로그램가능 논리어레이용 안전 휴즈회로 및 프로그래밍 보장방법 - Google Patents

프로그램가능 논리어레이용 안전 휴즈회로 및 프로그래밍 보장방법 Download PDF

Info

Publication number
KR880013323A
KR880013323A KR1019880004231A KR880004231A KR880013323A KR 880013323 A KR880013323 A KR 880013323A KR 1019880004231 A KR1019880004231 A KR 1019880004231A KR 880004231 A KR880004231 A KR 880004231A KR 880013323 A KR880013323 A KR 880013323A
Authority
KR
South Korea
Prior art keywords
array
programming
programmable
outputs
programmable elements
Prior art date
Application number
KR1019880004231A
Other languages
English (en)
Other versions
KR910001382B1 (ko
Inventor
에릭 고어팅
Original Assignee
원본미기재
엑셀 마이크로 일렉트로닉스 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 엑셀 마이크로 일렉트로닉스 인코오포레이티드 filed Critical 원본미기재
Publication of KR880013323A publication Critical patent/KR880013323A/ko
Application granted granted Critical
Publication of KR910001382B1 publication Critical patent/KR910001382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Logic Circuits (AREA)
  • Storage Device Security (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

프로그램가능 논리어레이용 안전 휴즈회로 및 프로그래밍 보장방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래에 의한 안전휴즈를 사용하는 프로그램 가능 논리어레이의 개통도, 제2도는 본 발명에 의한 안전휴즈 회로를 나타내는 개통도와 개략도의 조합.

Claims (7)

  1. 프로그램 가능 소자들의 프로그램된 값들에 따라 어레이에 대한 논리입력들상의 입력신호들에 응답하여 상기 프로그램 가능소자들을 출력신호들을 제공하기 위한 다수의 프로그램 가능소자들을 갖고 있으며,또한 상기 프로그램 가능소자들을 프로그래밍하기 위한 상기 프로그램 가능 소자들에 대한 프로그래밍 입력들과 상기 프로그램 값들을 확인하기 위해 상기 프로그램 가능 소자들로 부터의 프로그래밍 출력들을 갖는 프로그램 가능 논리 어레이용 개선된 안전휴즈 회로에 있어서, 기능재개 입력에서 기능재개 신호를 수신하는 즉시 안전소자로서 지정된 상기 어레이내의 소자에 결합되어 있는 상기 어레이의 안전출력으로 부터의 신호를 기억하기 위해 상기 어레이의 안전출력에 결합되는 랫칭수단과, 파워가 상기 프로그램 가능 논리어레이에 입력될 때 출력에 결합되는 한 입력과 상기 랫칭수단의 출력에 짧은 기간동안 상기 랫칭수단에 상기 기능재개신호를 제공하기 위한 수단과, 그리고 상기 프로그래밍 출력들상의 상기 프로그램 가능소자들의 상기 프로그램된 값들의 판독기능을 억제시키기 위해 상기 랫칭수단의 출력에 응답하는 수단을 포함하는 것이 특징인 프로그램 가능 논리어레이용 안전휴즈 회로.
  2. 제1항에 상기 랫칭수단은 스태틱 RAM을 포함하는 것이 특징인 프로그램 가능 논리 어레이용 안전 휴즈회로.
  3. 제1항에서, 기능재개 신호를 제공하기 위한 상기 수단은 상기 어레이용 파워입력이 예정된 레벨을 초과할 때 상승 기능재개 펄스를 제공하는 파워온 감지회로를 포함하는 것이 특징인 프로그램 가능 논리어레이용 휴즈 회로.
  4. 제1항에서, 상기 기능억제 수단은 일련의 AND게이트들을 포함하며, 각 AND게이트는 상기 어레이의 프로그래밍 결합되는 또 다른 입력을 갖고 있는 것이 특징인 프로그램 가능 논리 어레이용 안전휴즈 회로.
  5. 프로그램 가능 소자들의 프로그램된 값들에 따라 어레이에 대한 논리 입력들상의 입력신호들에 응답하여 상기 어레이의 논리출력들상의 출력신호들을 제공하기 위한 다수의 프로그램 가능 소자들을 갖고 있으며, 또한 상기 프로그램 가능 소자들을 프로그래밍하기 위한 상기 프로그램 가는 소자들에 대한 프로그래밍입력들과, 상기 프로그램된 값들을 확인하기 위해 상기 프로그램가능 소자들로 부터의 프로그래밍 출력들을 갖는 프로그램 가능 논리어레이용 개선된 안전휴즈 회로에 있어서, 안전소자로서 지정된 상기 어레이내의 소자에 결합되어 있는 상기 어레이의 안전출력에 결합되며, 기능재개 입력을 갖고 있는 스태틱 RAM과, 상기 어레이용 전원공급이 예정된 레벨에 도달하는 즉시 상기 스태틱 RAM의 상기 기능재개 입력에 기능재개 펄스를 제공하기 위한 파워온 감지수단과, 그리고 상기 어레이의 상기 프로그래밍 출력들중 하나에 결합되는 한 입력과 상기 스태틱 RAM의 출력에 결합되는 또다른 입력을 각각 갖는 다수의 AND게이트들을 포함하는 것이 특징인 프로그램 가능 논리어레이용 안전휴즈 회로.
  6. 제5항에서, 상기 프로그램 가능 소자들 각각은 EEPROM메모리셀을 포함하는 것이 특징인 프로그램 가능 논리어레이용 안전휴즈 회로.
  7. 상기 프로그램 가능소자들의 프로그램된 값들에 따라 상기 어레이에 대한 논리입력들상의 입력신호들에 응답하여 상기 어레이의 논리출력들상에 출력신호들을 제공하기 위한 다수의 프로그램 가능소자들을 갖고 있으며, 또한 상기 프로그램 가능소자들을 프로그래밍하기 위한 상기 프로그램 가능 소자들에 대한 프로그래밍 입력들과, 상기 프로그램된 값들을 확인하기 위해 상기 프로그램 가능 소자들로 부터의 프로그래밍 출력들을 갖는 프로그램 가능 논리어레이용의 프로그래밍 보장 방법에 있어서, 안전소자로서 지정된 소자를 포함하는 상기 어레이의 상기 소자들을 프로그래밍하는 단계와, 상기 프로그래밍을 확인하도록 상기 프로그래밍 출력상들의 상기 어레이의 내용들을 판독하는 단계와, 상기 어레이로부터 파워를 제거하는 단계와, 상기 어레이에 파워를 재공급하는 단계와, 상기 파워의 재공급을 검출하여 기능재개 퍼스신호를 제공하는 단계와, 상기 기능재개 신호에 응답하여 상기 안전소자에 대응하는 상기 어레이의 안전출력을 랫치회로의 출력에 랫칭시키는 단계와, 그리고 상기 랫치회로의 출력에 응답하여 상기 어레이의 상기 프로그래밍 출력들의 판독을 기능억제시키는 단계를 포함하는 것이 특징인 프로그램 가능 논리어레이 프로그래밍 보장방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004231A 1987-04-15 1988-04-14 프로그램가능 논리어레이용 안전 휴즈회로 및 그의 프로그래밍 보장방법 KR910001382B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US038,276 1987-04-15
US07/038,276 US4812675A (en) 1987-04-15 1987-04-15 Security element circuit for programmable logic array
US038276 1987-04-15

Publications (2)

Publication Number Publication Date
KR880013323A true KR880013323A (ko) 1988-11-30
KR910001382B1 KR910001382B1 (ko) 1991-03-04

Family

ID=21899017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004231A KR910001382B1 (ko) 1987-04-15 1988-04-14 프로그램가능 논리어레이용 안전 휴즈회로 및 그의 프로그래밍 보장방법

Country Status (6)

Country Link
US (1) US4812675A (ko)
EP (1) EP0287338B1 (ko)
JP (1) JPH0821852B2 (ko)
KR (1) KR910001382B1 (ko)
AT (1) ATE79205T1 (ko)
DE (1) DE3873392T2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079450A (en) * 1988-12-16 1992-01-07 Advance Micro Devices, Inc. Self-latching logic gate for use in programmable logic array circuits
US5099516A (en) * 1989-06-12 1992-03-24 Dell Corporate Services Corporation Digital computer code word identification system
US5099453A (en) * 1989-09-29 1992-03-24 Sgs-Thomson Microelectronics, Inc. Configuration memory for programmable logic device
EP0475588B1 (en) * 1990-08-17 1996-06-26 STMicroelectronics, Inc. A semiconductor memory with inhibited test mode entry during power-up
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
US5892683A (en) * 1993-03-31 1999-04-06 Altera Coporation Program compatibility recognition for a programmable logic device
TW307071B (en) * 1996-03-05 1997-06-01 Microchip Tech Inc Method and apparatus useful in electronic encoders having a voltage level detection circuit
GB2318228B (en) * 1996-10-09 2000-08-09 Ericsson Telefon Ab L M Trimming circuit
FR2770327B1 (fr) * 1997-10-24 2000-01-14 Sgs Thomson Microelectronics Memoire non volatile programmable et effacable electriquement comprenant une zone protegeable en lecture et/ou en ecriture et systeme electronique l'incorporant
US6246254B1 (en) * 1999-12-06 2001-06-12 International Business Machines Corporation Method and circuit for providing copy protection in an application-specific integrated circuit
US6331784B1 (en) 2000-07-28 2001-12-18 Atmel Corporation Secure programmable logic device
US6459629B1 (en) * 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
DE10162306A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
US7878902B2 (en) * 2003-07-16 2011-02-01 Igt Secured verification of configuration data for field programmable gate array devices
US7725738B1 (en) 2005-01-25 2010-05-25 Altera Corporation FPGA configuration bitstream protection using multiple keys
US7606362B1 (en) 2005-01-25 2009-10-20 Altera Corporation FPGA configuration bitstream encryption using modified key
US7734043B1 (en) 2005-01-25 2010-06-08 Altera Corporation Encryption key obfuscation and storage
US7818584B1 (en) 2005-01-25 2010-10-19 Altera Corporation One-time programmable memories for key storage
US7581117B1 (en) 2005-07-19 2009-08-25 Actel Corporation Method for secure delivery of configuration data for a programmable logic device
US7479798B1 (en) 2006-05-16 2009-01-20 Altera Corporation Selectively disabled output
PL2029079T3 (pl) 2006-06-21 2013-01-31 Essity Hygiene & Health Ab Bielizna chłonna wyposażona w pasek
CN101466339A (zh) 2006-06-21 2009-06-24 Sca卫生用品公司 束带的吸收性衣物
US8197458B2 (en) 2006-07-13 2012-06-12 Sca Hygiene Products Ab Seam joining together at least two web materials
JP2008097696A (ja) * 2006-10-11 2008-04-24 Elpida Memory Inc 半導体装置
US7969179B2 (en) * 2009-03-31 2011-06-28 Freescale Semiconductor, Inc. Method and apparatus for increasing security in a system using an integrated circuit
US20110002186A1 (en) * 2009-07-01 2011-01-06 Lsi Corporation Secure electrically programmable fuse and method of operating the same
US8194489B2 (en) * 2010-01-21 2012-06-05 International Business Machines Corporation Paired programmable fuses
KR101890820B1 (ko) * 2012-04-30 2018-08-22 에스케이하이닉스 주식회사 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
FR3003071B1 (fr) * 2013-03-06 2016-11-11 Inside Secure Memoire comprenant un circuit pour detecter une impulsion transitoire sur une ligne de memoire

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416145A (en) * 1977-07-07 1979-02-06 Toshiba Corp Digital output circuit
DE3034581A1 (de) * 1980-09-13 1982-04-22 Robert Bosch Gmbh, 7000 Stuttgart Auslesesicherung bei einchip-mikroprozessoren
JPS57161946A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microcomputer with protecting mechanism for memory contents
JPS5928300A (ja) * 1982-08-09 1984-02-14 Usac Electronics Ind Co Ltd 半導体装置
EP0175487A3 (en) * 1984-08-23 1989-03-08 Btg International Limited Software protection device
EP0194090A3 (en) * 1985-03-04 1987-12-23 Lattice Semiconductor Corporation Programmable data security circuit for programmable logic device
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array

Also Published As

Publication number Publication date
EP0287338A3 (en) 1989-07-19
KR910001382B1 (ko) 1991-03-04
JPS6453628A (en) 1989-03-01
DE3873392D1 (de) 1992-09-10
ATE79205T1 (de) 1992-08-15
US4812675A (en) 1989-03-14
EP0287338B1 (en) 1992-08-05
DE3873392T2 (de) 1993-04-08
EP0287338A2 (en) 1988-10-19
JPH0821852B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
KR880013323A (ko) 프로그램가능 논리어레이용 안전 휴즈회로 및 프로그래밍 보장방법
KR890008700A (ko) 원-타임 프로그램 가능 메모리 및 장치와 마이크로컴퓨터
US4796235A (en) Write protect mechanism for non-volatile memory
KR900008527A (ko) 반도체 기억장치
EP0390404A2 (en) Sense amplifier
DE3884037D1 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
KR900008390A (ko) 데이타에 대한 무허가 검출 방지장치
ATE79992T1 (de) Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen.
KR980005018A (ko) 불휘발성 메모리 셀과 불휘발성 메모리에서의 2진 상태 프로그래밍 방법
KR910003677A (ko) 프로그래머블 반도체 메모리 장치
KR850000793A (ko) 반도체(rom)
KR870011693A (ko) 반도체 메모리장치의 리던던시회로
EP0277152A1 (en) One-time programmable data security system for programmable logic device
EP0062438A2 (en) Microcomputer having memory content protecting means
KR910020739A (ko) 불휘발성 반도체기억장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR910007276A (ko) 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR910005322A (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR940016288A (ko) 반도체메모리 및 그 선별방법
KR20000005055A (ko) 다수의 전자 회로성분을 갖는 회로장치
KR930020430A (ko) 불휘발성 반도체 기억장치
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR950004863B1 (ko) Eprom 래치회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020227

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee