KR880009304A - Eprom내장 마이크로 컴퓨터 - Google Patents

Eprom내장 마이크로 컴퓨터 Download PDF

Info

Publication number
KR880009304A
KR880009304A KR1019880000204A KR880000204A KR880009304A KR 880009304 A KR880009304 A KR 880009304A KR 1019880000204 A KR1019880000204 A KR 1019880000204A KR 880000204 A KR880000204 A KR 880000204A KR 880009304 A KR880009304 A KR 880009304A
Authority
KR
South Korea
Prior art keywords
data
lines
word lines
dummy
word
Prior art date
Application number
KR1019880000204A
Other languages
English (en)
Inventor
마사히고 아라이
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR880009304A publication Critical patent/KR880009304A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

EPROM내장 마이크로 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 그 EPROM의 상세한 1실시예를 도시합 블럭도.
제5도는 1개의 메모리 영역 M1 및 어레이와 그것에 대응한 주변 회로의 1실시예를 도시한 회로도.

Claims (9)

  1. 소정의 프로그램에 따라서 정보 처리를 행하는 마이크로 프로세서, 상기 프로그램을 격납하기 위한 E-PROM을 포함하며, 상기 EPROM은 여러개의 어드레스 신호에 따라서 그 중의 1개가 선택 상태로 되는 여러개의 워드선이 결합되는 워드선 선택 수단, 상기 여러개의 워드선은 다른 1개의 더미 워드선을 선택 상태로하여 상기 여거개의 워드선의 전부를 비선택 상태로 하는 제어 수단을 갖는 1칩 마이크로 컴퓨터.
  2. 특허청구의 범위 제1항에 있어서, 상기 EPROM은 또, 상기 여러개의 워드선 및 더미 워드선과 교차하도록 마련된 여러개의 데이타선, 상기 여러개의 워드선과 상기 여러개의 데이타선과의 교차부 부근에 마련된 여러개의 메모리셀, 상기 더미 워드선과 상기 여러개의 데이타선과의 교차부 부근에 마련된 여러개의 메모리셀, 상기 더미 워드선과 상기 여러개의 데이타선과의 교차부 부근에 마련된 적어도 1개의 메모리셀, 상기 여러개의 데이타선과 결합되는 입출력 수단, 상기 여러개의 데이타선 중, 적어도 1개 데이타선을 선택적으로 상기 입출력 수단에 전기적으로 결합하기 위한 데이타 선 선택 수단을 갖는 1칩 마이크로 컴퓨터.
  3. 특허청구의 범위 제2항에 있어서, 상기 제어 수단은 특정의 외부 단자에서 공급되는 전압의 레벨을 검출하기 위한 검출 회로를 포함하는 1칩 마이크로 컴퓨터.
  4. 특허청구의 범위 제2항에 있어서, 상기 EPROM은 또, 상기 여러개의 어드레스 신호의 일부의 어드레스 신호에 따라서 그중의 1개가 선택 상태로 되는 여러개의 더미 워드선이 결합되는 더미 워드선 선택 수단을 포함하는 1칩 마이크로 컴퓨터.
  5. 특허청구의 범위 제4항에 있어서, 상기 더미 워드선 선택 수단은 상기 제어 수단에 의해서 제어되는 1칩 마이크로 컴퓨터.
  6. 소정의 프로그램에 따라서 정보 처리를 행하는 마이크로 프로세서, 상기 프로그램을 격납하기 위한 E-PROM을 포함하며, 상기 EPROM은 여러개의 어드레스 신호에 따라서 그중의 1개가 선택 상태로 되는 여러개의 데이타선이 결합되는 데이타 선택 수단, 상기 여러개의 데이타선은 다른 적어도 1개의 더미 데이타선을 선택 상태로 하여 상기 여러개의 데이타선의 전부를 비선택 상태로 하는 제어 수단을 갖는 1칩 마이크로 컴퓨터.
  7. 특허청구의 범위 제6항에 있어서, 상기 EPROM은 또, 상기 여러개의 데이타선 및 더미 데이타선과 교차하도록 마련된 여러개의 워드선, 상기 여러개의 데이다선과 상기 여러개의 워드선과의 교차부 부근에 마련된 여러개의 메모리셀, 상기 더미 데이타선과 상기 여러개의 워드선과의 교차부 부근에 마련된 적어도 1개 메모리셀, 상기 여러개의 워드선중의 어느것인가 1개의 워드선을 선택하기 위한 워드선 선택 수단, 상기 여러개의 데이타선 및 상기 더미 데이타선과 결합되는 입출력 수단을 가지며, 상기 여러개의 데이타선 및 더미 데이타선중, 적어도 1개의 데이타선 또는 더미 데이타선이 선택적으로 상기 입출력 수단에 전기적으로 결합되는 1칩 마이크로 컴퓨터.
  8. 여러개의 어드레스 신호에 따라서 여러개의 워드선중의 1개를 선택 상태로 하기 위한 워드선 선택 수단, 상기 여러개의 워드선과는 다른 1개의 더미 워드선을 선택 상태로하여 상기 여러개의 워드선의 전부를 비선택 상태로 하는 제어수단, 상기 여러개의 워드선 및 머미 워드선과 교차하도록 마련된 여러개의 데이터선, 상기 여러개의 워드선과 상기 여러개의 데이타선과의 교차부 부근에 마련된 여러개의 메모리셀, 상기 더미 워드선과 상기 여러개의 데이타선과의 교차부 부근에 마련된 적어도 l개의 메모리셀, 상기 여러개의 데이터선과 결합되는 입출력 수단, 상기 여러개의 데이타선중, 적어도 1개의 데이티선을 선택적으로 상기 입출력 수단에 전기적으로 결합하기 위한 데이타선 선택 수단을 갖는 반도체 기억 장치.
  9. 특허청구의 범위 제8항에 있어서, 상기 메모리셀은 소거 불능으로된 전기적으로 라이트 가능한 기억소자인 반도체 기억 장치.
    ※ 참고사항 : 최초출된 내용에 의하여 공개하는 것임.
KR1019880000204A 1987-01-16 1988-01-14 Eprom내장 마이크로 컴퓨터 KR880009304A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-5959 1987-01-16
JP62005959A JPS63175300A (ja) 1987-01-16 1987-01-16 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR880009304A true KR880009304A (ko) 1988-09-14

Family

ID=11625429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000204A KR880009304A (ko) 1987-01-16 1988-01-14 Eprom내장 마이크로 컴퓨터

Country Status (4)

Country Link
US (1) US4905191A (ko)
EP (1) EP0276047A3 (ko)
JP (1) JPS63175300A (ko)
KR (1) KR880009304A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
KR0136594B1 (ko) * 1988-09-30 1998-10-01 미다 가쓰시게 단일칩 마이크로 컴퓨터
JPH03229955A (ja) * 1990-02-01 1991-10-11 Hitachi Ltd マイクロコンピュータ制御装置
KR920006993A (ko) * 1990-09-28 1992-04-28 정몽헌 Epld의 입출력 마크로셀 시험회로
JPH0799636B2 (ja) * 1990-09-28 1995-10-25 三菱電機株式会社 半導体記憶装置
US5148436A (en) * 1990-10-15 1992-09-15 Motorola, Inc. Circuit for detecting false read data from eprom
FR2682522B1 (fr) * 1991-10-11 1997-01-10 Sgs Thomson Microelectronics Procede pour verifier le contenu apres effacement d'une memoire permanente effacable, notamment de type eprom, dispositif pour sa mise en óoeuvre et memoire integrant ce dispositif.
US5530803A (en) * 1994-04-14 1996-06-25 Advanced Micro Devices, Inc. Method and apparatus for programming memory devices
KR100261021B1 (ko) * 1997-04-17 2000-07-01 윤종용 반도체 메모리 장치의 소거 방법
KR100554112B1 (ko) * 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
DE19731954C2 (de) * 1997-07-24 2000-08-24 Bosch Gmbh Robert Verfahren zur Erkennung von fehlprogrammierten Speicherzellen eines Speichers
US6308234B1 (en) * 1997-10-17 2001-10-23 Acuity Imaging, Llc Flexible processing hardware architecture
SE9802800D0 (sv) 1998-08-21 1998-08-21 Ericsson Telefon Ab L M Memory supervision
JP2001188686A (ja) * 1999-10-22 2001-07-10 Sony Corp データ書換装置、制御方法および記録媒体
DE102007015915A1 (de) * 2006-10-26 2008-04-30 Siemens Ag Testverfahren für computersystem-unterstützte Geräte mit mindestens einem Speicherbereich
US7890737B2 (en) * 2007-07-02 2011-02-15 Denso Corporation Microcomputer and functional evaluation chip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914838B2 (ja) * 1978-11-25 1984-04-06 富士通株式会社 フィ−ルドプログラマブル素子
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
JPS5930299A (ja) * 1982-08-11 1984-02-17 Hitachi Ltd 集積回路
JPS6095799A (ja) * 1983-10-31 1985-05-29 Nec Corp プログラマブル・リ−ド・オンリ−・メモリ
US4731760A (en) * 1986-05-05 1988-03-15 Motorola, Inc. On-chip test circuitry for an ECL PROM

Also Published As

Publication number Publication date
EP0276047A3 (en) 1990-05-02
JPS63175300A (ja) 1988-07-19
EP0276047A2 (en) 1988-07-27
US4905191A (en) 1990-02-27

Similar Documents

Publication Publication Date Title
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR920018766A (ko) 불휘발성 반도체 기억장치
EP0055129B1 (en) Semiconductor memory device
KR960019715A (ko) 반도체장치
KR870011614A (ko) 메모리 카트리지
KR870010551A (ko) 다이나믹 ram
KR880013168A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920013472A (ko) 반도체 기억장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR870009384A (ko) 반도체 기억 장치
KR930006736A (ko) 반도체 기억장치
JPH05151070A (ja) パーソナルコンピユータ
KR890005748A (ko) 더미셀어레이를 구비한 반도체기억장치
KR890004332A (ko) 반도체 기억장치
KR960005620A (ko) 비휘발성 메모리
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR910008424A (ko) 검사회로를 갖는 반도체 집적회로 장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
EP0212451A3 (en) A semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programming circuit
JPS57176587A (en) Semiconductor ram device
KR970016962A (ko) 반도체 메모리 시스템, 프로그래머블 어레이 및 액세스 시간 감소 방법 및 시스템
KR960032495A (ko) 반도체 메모리 장치
KR970012789A (ko) 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
EP0760518A3 (en) Circuitry and methodology to test single bit failures of integrated circuit memory devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid