KR100261021B1

KR100261021B1 - 반도체 메모리 장치의 소거 방법

Info

Publication number: KR100261021B1
Application number: KR1019970014271A
Authority: KR
Inventors: 최기환
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-04-17
Filing date: 1997-04-17
Publication date: 2000-07-01
Also published as: KR19980077242A; US5940326A; JP3777047B2; JPH10320982A

Abstract

본 발명은 플래시 메모리 장치의 소거 방법에 관한 것으로서, 소거 동작시 섹터를 지정하기 위한 어드레스 비트 신호들을 래치한 다음, 첫 번째 섹터에 대응하는 섹터 지정 어드레스부터 래치 상태의 여부를 판별하여 복수 개의 섹터들을 순차적으로 선택할 수 있다.

Description

플래시 메모리 장치의 소거 방법

본 발명은 외부로부터 인가되는 어드레스 비트 신호들을 이용하여 프로그램 동작과 소거 동작을 수행하는 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 소거 동작 동안 플래시 메모리 장치에 저장된 데이터를 소거하는 방법에 관한 것이다.

반도체 메모리 장치(이하, 플래시 메모리 장치라 칭함)는 복수 개의 섹터들로 분할된 메모리 셀 어레이를 구비한다. 이로 인해서, 워드 라인들 각각에 할당된 메모리 셀들에 저장된 데이터 모두 동시에 읽을 필요가 없으며, 그 결과 데이터 액세스 시간을 단축할 수 있다. 섹터 단위로 데이터를 전달함으로써 데이터 처리 속도가 향상될 뿐만 아니라 비트 라인들과 워드 라인들의 로드 커패시턴스가 감소될 수 있다. 그러므로, 섹터 단위로 분할된 플래시 메모리 장치(구체적으로는, 노어형 플래시 메모리 장치)의 소거 동작에 있어서, 소거될 섹터들에 관련된 외부 어드레스 비트 신호들이 래치되고, 그 다음에 래치된 어드레스 비트 신호들에 의해서 선택된 섹터들은 소거 모드로 진입한다. 상기 소거 모드에서는, 선택된 섹터들 모두 소거될 때까지 섹터 단위로 순차적인 소거 동작들이 수행된다. 섹터 소거 동작에 사용된 외부로부터의 어드레스 비트 신호들은 내부적으로 카운트 업된다.

제1도에 도시된 도면은, 예를 들면, 19개의 섹터들로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리 장치에서 프로그램 및 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 형태를 보여준다. 19개의 섹터들을 선택하기 위해서는, 16개의 섹터들(SA0~SA15)을 선택하기 위한 4-비트 어드레스 신호들에 나머지 섹터들 (SA16~SA18)을 선택하기 위한 3-비트 어드레스 신호들이 추가적으로 사용되어야 한다. 제1도에 도시된 바와 같이, 어드레스 비트 신호들 (A15~A18)은 16개의 섹터들 (SA0~SA15)을 선택하기 위해서 사용되고 어드레스 비트 신호들 (A12~A14)은 나머지 섹터들 (SA16~SA18)을 선택하기 위해서 사용된다. 플립플롭 회로들을 갖는 어드레스 버퍼들은 추가적으로 사용되는 섹터 어드레스 비트 신호들을 발생하기 위한 플립플롭 회로들을 필요로 한다. 소거 동작시 인가되는 어드레스 비트 신호들이 카운팅되므로써 이에 대응하는 섹터들이 순차적으로 선택되어 A12~A14까지의 어드레스 신호들을 필요로 하지 않는다.

그러나, 종래의 플래시 메모리 장치의 프로그램 동작과 소거 동작은, 제1도에 도시된 바와 같이, 동일한 섹터 어드레스 비트 신호들의 코딩 체계로 수행된다. 이는 소거 동작에는 불필요한 어드레스 비트 신호들로 인해 로직이 복잡해지는 경우가 발생하게 된다. 이는 다음과 같은 이유로 인한 것이다. 플래시 메모리 장치의 프로그램 동작이 랜덤하게 수행되는 때문에, 추가적인 어드레스 비트 신호들 (A12~A14)이 요구된다. 반면에, 플래시 메모리 장치의 소거 동작이 순차적으로 수행되기 때문에, 추가적인 어드레스 비트 신호들 (A12~A14)은 불필요하다. 즉, 앞서 설명된 바와 같은 종래 기술의 섹터 어드레스 코딩 방법은 소거 동작에 부적절하며, 이는 로직 구현을 어렵게 한다. 단지 어드레스 신호가 4비트이고 선택되어야 할 섹터들의 수가 2이라면 프로그램과 소거 동작시 동일한 어드레스 코딩체계를 사용해도 별 문제는 발생되지 않는다.

결과적으로, 상술한 바와 같은 반도체 메모리 장치 즉, 플래시 메모리 장치로 n-비트 어드레스 신호가 제공되고, 선택될 섹터들의 개수가 2ⁿ개 보다 많을 경우, 2ⁿ개 이외의 섹터들을 선택하기 위해 추가되는 어드레스 비트 신호들이 프로그램 동작에서 요구된다. 앞서 설명된 바와 같이, 프로그램 동작에 사용되는 추가의 어드레스 비트 신호들이 소거 동작에도 동일하게 사용되기 때문에, 소거 동작 수행시 어드레스 비트 신호들에 따라 섹터들을 선택하기 위한 로직 구현이 어렵다.

따라서 본 발명의 목적은 어드레스에 의해서 선택될 섹터들의 개수보다 소거 동작이 수행되는 섹터들의 개수가 더 많을 경우 섹터들을 순차적으로 소거할 수 있는 플래시 메모리 장치의 소거 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 프로그램 동작과 소거 동작에서 사용되는 섹터 지정 어드레스의 코딩 체계를 분리하여 어드레스 코딩에 따른 로직 구현을 용이하게 할 수 있는 플래시 메모리 장치의 소거 방법을 제공하는 것이다.

제1도는 종래 기술에 따른 프로그램동작과 소거 동작시 플래시 메모리 장치의 어드레스 비트 신호들의 코딩 방법을 보여주는 도면.

제2도는 본 발명의 소거 동작에 따른 어드레스 비트 신호들의 코딩 방법을 보여주는 도면; 그리고

제3도는 본 발명에 따른 소거 동작시 플래시 메모리 장치의 동작을 보여주는 흐름도이다.

[구성]

상술한 바와 같은 목적을 달성하기 위한 일특징에 의하면, 2ⁿ개 보다 더 많은 개수의 섹터들을 구비하고 n-비트 어드레스 신호들을 받아들이는 메모리 장치의 소거 방법이 제공된다. 상기 소거 방법에 따르면, 상기 n-비트의 어드레스 신호들 및 적어도 1-비트의 더미 어드레스 신호가 로딩되고, 상기 섹터들 중 첫 번째 섹터에 대응하는 어드레스가 래치되었는지의 여부가 판별된다. 상기 1-비트 더미 어드레스 신호와 상기 n-비트의 어드레스 신호들은 섹터를 지정하기 위한 섹터 어드레스를 구성한다. 만약 상기 첫 번째 섹터에 대응하는 어드레스가 래치되지 않으면, 두 번째 섹터에 대한 판별 동작이 반복적으로 수행된다. 래치된 어드레스에 대응하는 섹터를 소거한 후, 상기 모든 섹터들이 소거될 때까지 상기한 동작들(판별, 반복 그리고 소거 동작들)을 반복적으로 수행한다.

이러한 소거 방법에 따르면, 소거될 섹터들의 개수가 외부로부터 인가되는 어드레스 비트 신호들에 의해 선택될 수 있는 섹터들보다 많을 때, 소거 동작시 단지 1-비트의 더미 어드레스 신호를 추가로 사용함으로써, 프로그램 동작과 달리 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 체계를 간단히 할 수 있다.

[실시예]

이하 본 발명의 바람직한 실시예가 참고도면들에 의거하여 상세히 설명된다.

제2도는 본 발명에 따른 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 체계를 보여주며, 제3도는 본 발명에 따른 소거 동작의 흐름을 보여주는 도면이다. 프로그램 동작 동안 외부로부터 인가되는 어드레스 신호와 소거 동작 동안 외부로부터 인가되는 어드레스 신호에 응답하여 프로그램 및 소거 동작을 수행하는 본 발명의 플래시 메모리 장치는 프로그램 동작과 달리 소거 동작 동안 외부로부터 제공되는 적어도 1-비트의 더미 어드레스 신호와 n-비트의 어드레스 신호들에 응답하여 소거 동작을 수행하며, 이에 대한 설명은 이하 상세히 설명된다.

소거 동작을 설명하기에 앞서, 본 발명에 따른 플래시 메모리 장치의 기술적 사상은 종래 기술(소거 동작과 프로그램 동작은 동일한 코딩 체계를 이용함)과 비교하여 볼 때 소거 동작에서 사용되는 어드레스 (즉, 섹터들을 선택하기 위한 섹터 어드레스)의 코딩 체계와 프로그램 동작에서 사용되는 어드레스의 코딩 체계가 서로 다르게 구현되어 있다는 것이다. 구체적으로는, 메모리 셀 어레이가 19개의 섹터들로 분할되어 있다고 가정하면, 종래 기술과 마찬가지로 프로그램 동작에서는 랜덤하게 섹터들을 지정하기 위해서 7-비트 어드레스 신호들 (예를 들면, A12~A18)이 사용된다. 이에 반해서, 소거 동작에서는 순차적으로 섹터들을 지정하기 위해서 단지 5-비트 어드레스 신호들 (예를 들면, A15~A18, DA19)이 사용된다.

즉, 소거 동작에서는, 상기 3-비트 어드레스 신호들 (A12~A14)의 사용없이 19개의 섹터들이 순차적으로 선택되도록 4-비트 어드레스 신호들 (A15~A18)에 단지 1-비트 어드레스 신호 (어드레스A19) (이하, 더미 어드레스 비트 신호라 칭함)가 추가로 사용된다.

제2도를 참고하면, 본 발명의 플래시 메모리 장치는 4-비트 어드레스 신호들(A15~A18)을 받아들이고 이를 카운팅함으로써, 순차적으로 소거될 섹터들을 선택한다. 4-비트 어드레스 신호들 (A15~A18)이 인가되고, 소거될 섹터들이 19개라고 한다면, 4-비트 어드레스 신호들 (A15~A18)이“0000”~“1111”까지 순차적으로 카운팅되어 16개의 섹터들 (SA0~SA15)이 순차적으로 선택된다. 그 다음에, 제2도에 도시된 바와 같이, 상기 4-비트 어드레스 신호들 (A15~A18)은 다시“0000”부터 카운팅된다. 이때, 더미 어드레스 비트 신호 (DA19)는“0”에서“1”로 변화된다. 그러므로, 어드레스 비트 신호들 (A15~A18, DA19)에 의해서 다음의 섹터 (SA16)가 선택될 것이다. 상기 1-비트 더미 어드레스 신호와 상기 n-비트 어드레스 신호들은 섹터를 지정하기 위한 어드레스 (즉, 섹터 어드레스)를 구성한다.

여기서, 상기 더미 어드레스 비트 신호 (DA19)는 프로그램 동작에는 사용되지 않고, 소거 동작에만 인가되어 사용되는 신호임을 알아야 할 것이다.

제3도를 참조하여 본 발명의 소거 동작을 설명하면 다음과 같다. 소거 동작이 시작되면, 먼저, 소거될 섹터들을 순차적으로 지정하기 위한 1-비트 더미 어드레스 신호 (DA19)와, 4-비트 어드레스 신호들 (A15~A18)이 플래시 메모리 장치에 로딩된다 (단계 S10). 그 다음에 상기 로딩된 어드레스 비트 신호들을 첫 번째 섹터(SA0)가 선택되도록“0”으로 설정된다. 다음 단계(S30)에서는, 첫 번째 섹터(SA0)를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치 되었는지를 여부를 검사한다. 만약 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치 되지 않았으면, 상기 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치되었는지의 여부가 반복적으로 검사된다. 이에 반해서, 만약 상기 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치되면, 상기 선택된 섹터에 대한 소거 동작을 수행하게 된다 (단계 S40). 다음으로, 소거된 섹터들의 수가 소거되어야 하는 섹터들의 수보다 큰지의 여부를 판단한다 (단계 S50). 상기 소거된 섹터들의 수가 소거되어야 할 섹터들의 수보다 클 경우 소거 동작을 종료하게 된다 (단계 S60).

종래 기술에 따르면, 플래시 메모리 장치의 메모리 셀들에 대한 소거 동작과 프로그램 동작이 때 동일한 섹터 어드레스 코딩 체계를 사용하여 수행되기 때문에, 16개의 섹터들 (SA0~SA15)은 4-비트 어드레스 신호들 (A15~A18)을 카운팅하여 순차적으로 선택되고, 나머지 섹터들 (SA16~SA18)을 선택하기 위해서는 추가의 3-비트 어드레스 신호들 (A12~A14)이 요구되었다. 그러므로, 상기 추가된 어드레스 비트 신호들 (A12~A14)을 카운팅하기 위해서는 신호들 (A12~A14)에 대응하는 어드레스 버퍼들을 상기 신호들 (A15~A18)의 어드레스 버퍼들과 연계하는 데 있어 로직 구현이 복잡하였다. 상기와 같은 문제는 어드레스 신호에 따라 선택되는 섹터들의 수가 제한되어, 그 이상의 섹터들을 소거하고자 할 때 야기되는 것이다.

이에 반하여, 본 발명의 플래시 메모리 장치에 따르면, 4-비트 어드레스 신호들은 카운팅되며, 그 결과 16개의 섹터들이 순차적으로 선택된다. 그리고, 4-비트 어드레스 신호들이“0000”부터“1111”까지 카운팅 될 때, 1-비트 더미 어드레서 신호는“0”로 유지된다. 그 다음에, 4-비트 어드레스 신호들이“1111”에서 다시“0000”으로 카운팅될 때 1-비트 더미 어드레스 신호는“0”에서“1”로 바뀌게 된다. 그러므로,“1111”에서“0000”으로 카운팅됨에 따라 나머지 섹터들이 순차적으로 선택된다.

따라서, 본 발명에서는 소거 동작과 프로그램 동작에서 사용되는 섹터 어드레스 신호의 코딩 체계를 달리 함으로써, 로직구현을 보다 간단히 할 수 있다. 그리고 소거 동작시에는 프로그램 동작에서 인가되는 추가의 어드레스 신호를 사용하지 않고도, 단지 1-비트의 더미 어드레스 신호의 사용만으로 나머지 섹터들을 순차적으로 선택하여 소거할 수 있다.

따라서, 본 발명에 따르면, 더미 어드레스 신호를 이용하여 추가되는 섹터들 까지도 순차적으로 소거할 수 있다.

Claims

2ⁿ개 보다 더 많은 개수의 섹터들을 구비하고 n-비트 어드레스 신호들을 받아들이는 플래시 메모리 장치의 소거 방법에 있어서: 상기 n-비트의 어드레스 신호들 및 적어도 1-비트의 더미 어드레스 신호를 로딩하는 제1단계와; 상기 섹터들 중 첫 번째 섹터에 대응하는 어드레스가 래치되었는지의 여부를 점검하는 제2단계와; 상기 첫 번째 섹터에 대응하는 어드레스가 래치되지 않으면 두 번째 섹터에 대한 상기 제2단계를 반복적으로 수행하는 제3단계와; 래치된 어드레스에 대응하는 섹터를 소거하는 제4단계 및; 상기 모든 섹터들이 소거될 때까지 상기 제2단계, 제3단계 그리고 제4단계를 반복하는 수행하는 제5단계를 포함하며, 상기 1-비트 더미 어드레스 신호와 상기 n-비트의 어드레스 신호들은 섹터를 지정하기 위한 섹터 어드레스를 구성하는 것을 특징으로 하는 소거 방법.
제1항에 있어서, 상기 1-비트의 더미 어드레스 신호는 단지 소거 동작에서 사용되는 것을 특징으로 하는 소거 방법.