KR100261021B1 - Erase method of semiconductor memory device - Google Patents

Erase method of semiconductor memory device Download PDF

Info

Publication number
KR100261021B1
KR100261021B1 KR1019970014271A KR19970014271A KR100261021B1 KR 100261021 B1 KR100261021 B1 KR 100261021B1 KR 1019970014271 A KR1019970014271 A KR 1019970014271A KR 19970014271 A KR19970014271 A KR 19970014271A KR 100261021 B1 KR100261021 B1 KR 100261021B1
Authority
KR
South Korea
Prior art keywords
address
sectors
bit
sector
signals
Prior art date
Application number
KR1019970014271A
Other languages
Korean (ko)
Other versions
KR19980077242A (en
Inventor
최기환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970014271A priority Critical patent/KR100261021B1/en
Priority to US09/062,238 priority patent/US5940326A/en
Priority to JP10788598A priority patent/JP3777047B2/en
Publication of KR19980077242A publication Critical patent/KR19980077242A/en
Application granted granted Critical
Publication of KR100261021B1 publication Critical patent/KR100261021B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

PURPOSE: An erase method of a semiconductor memory device is provided to erase sectors sequentially in case that sectors performing an erase operation is more than sectors to be selected by an address, and to make it easy to realize a logic according to an address coding by separating a coding system of a sector designation address used in the program operation and the erase operation. CONSTITUTION: If an erase operation begins, a 1-bit dummy address signal(DA19) and 4-bit address signals(A15-A18) to assign sectors to be erased sequentially are loaded into a flash memory device. Next, the loaded address bit signals are set to "0" for the first sector(SA0) to be selected. And, it is inspected whether address bit signals(A15-A18,DA19) to assign the first sector are latched or not. If the address bit signals are not latched, the inspection is repeated. On the contrary, if the address bit signals are latched, the erase operation of the selected sector is performed. Next, it is judged whether the amaunt of the erased sectors are more than the amaunt of the sectors to be erased or not. If the erased sectors are more than the sectors to be erased, the erase operation ends. If not, repeats all steps after the operation of loading an address signal.

Description

플래시 메모리 장치의 소거 방법How to erase flash memory device

본 발명은 외부로부터 인가되는 어드레스 비트 신호들을 이용하여 프로그램 동작과 소거 동작을 수행하는 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 소거 동작 동안 플래시 메모리 장치에 저장된 데이터를 소거하는 방법에 관한 것이다.The present invention relates to a semiconductor memory device that performs a program operation and an erase operation using address bit signals applied from the outside, and more particularly, to a method of erasing data stored in a flash memory device during an erase operation.

반도체 메모리 장치(이하, 플래시 메모리 장치라 칭함)는 복수 개의 섹터들로 분할된 메모리 셀 어레이를 구비한다. 이로 인해서, 워드 라인들 각각에 할당된 메모리 셀들에 저장된 데이터 모두 동시에 읽을 필요가 없으며, 그 결과 데이터 액세스 시간을 단축할 수 있다. 섹터 단위로 데이터를 전달함으로써 데이터 처리 속도가 향상될 뿐만 아니라 비트 라인들과 워드 라인들의 로드 커패시턴스가 감소될 수 있다. 그러므로, 섹터 단위로 분할된 플래시 메모리 장치(구체적으로는, 노어형 플래시 메모리 장치)의 소거 동작에 있어서, 소거될 섹터들에 관련된 외부 어드레스 비트 신호들이 래치되고, 그 다음에 래치된 어드레스 비트 신호들에 의해서 선택된 섹터들은 소거 모드로 진입한다. 상기 소거 모드에서는, 선택된 섹터들 모두 소거될 때까지 섹터 단위로 순차적인 소거 동작들이 수행된다. 섹터 소거 동작에 사용된 외부로부터의 어드레스 비트 신호들은 내부적으로 카운트 업된다.A semiconductor memory device (hereinafter referred to as a flash memory device) includes a memory cell array divided into a plurality of sectors. As a result, it is not necessary to simultaneously read all the data stored in the memory cells allocated to each of the word lines, and as a result, the data access time can be shortened. By transferring data on a sector-by-sector basis, not only can the data processing speed be improved, but the load capacitance of the bit lines and word lines can be reduced. Therefore, in an erase operation of a flash memory device (specifically, a NOR flash memory device) divided by sectors, external address bit signals related to sectors to be erased are latched, and then to the latched address bit signals. The sectors selected by this enter the erase mode. In the erase mode, sequential erase operations are performed sector by sector until all selected sectors are erased. Address bit signals from the outside used in the sector erase operation are counted up internally.

제1도에 도시된 도면은, 예를 들면, 19개의 섹터들로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리 장치에서 프로그램 및 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 형태를 보여준다. 19개의 섹터들을 선택하기 위해서는, 16개의 섹터들(SA0~SA15)을 선택하기 위한 4-비트 어드레스 신호들에 나머지 섹터들 (SA16~SA18)을 선택하기 위한 3-비트 어드레스 신호들이 추가적으로 사용되어야 한다. 제1도에 도시된 바와 같이, 어드레스 비트 신호들 (A15~A18)은 16개의 섹터들 (SA0~SA15)을 선택하기 위해서 사용되고 어드레스 비트 신호들 (A12~A14)은 나머지 섹터들 (SA16~SA18)을 선택하기 위해서 사용된다. 플립플롭 회로들을 갖는 어드레스 버퍼들은 추가적으로 사용되는 섹터 어드레스 비트 신호들을 발생하기 위한 플립플롭 회로들을 필요로 한다. 소거 동작시 인가되는 어드레스 비트 신호들이 카운팅되므로써 이에 대응하는 섹터들이 순차적으로 선택되어 A12~A14까지의 어드레스 신호들을 필요로 하지 않는다.The figure shown in FIG. 1 shows a coding form of address bit signals used in program and erase operations in a flash memory device including, for example, a memory cell array consisting of 19 sectors. In order to select 19 sectors, 3-bit address signals for selecting the remaining sectors SA16 to SA18 should be additionally used in addition to 4-bit address signals for selecting 16 sectors SA0 to SA15. . As shown in FIG. 1, the address bit signals A15 to A18 are used to select 16 sectors SA0 to SA15 and the address bit signals A12 to A14 are used to select the remaining sectors SA16 to SA18. Used to select). Address buffers with flip-flop circuits require flip-flop circuits to generate sector address bit signals that are additionally used. Since the address bit signals applied in the erase operation are counted, corresponding sectors are sequentially selected so that address signals from A12 to A14 are not needed.

그러나, 종래의 플래시 메모리 장치의 프로그램 동작과 소거 동작은, 제1도에 도시된 바와 같이, 동일한 섹터 어드레스 비트 신호들의 코딩 체계로 수행된다. 이는 소거 동작에는 불필요한 어드레스 비트 신호들로 인해 로직이 복잡해지는 경우가 발생하게 된다. 이는 다음과 같은 이유로 인한 것이다. 플래시 메모리 장치의 프로그램 동작이 랜덤하게 수행되는 때문에, 추가적인 어드레스 비트 신호들 (A12~A14)이 요구된다. 반면에, 플래시 메모리 장치의 소거 동작이 순차적으로 수행되기 때문에, 추가적인 어드레스 비트 신호들 (A12~A14)은 불필요하다. 즉, 앞서 설명된 바와 같은 종래 기술의 섹터 어드레스 코딩 방법은 소거 동작에 부적절하며, 이는 로직 구현을 어렵게 한다. 단지 어드레스 신호가 4비트이고 선택되어야 할 섹터들의 수가 2이라면 프로그램과 소거 동작시 동일한 어드레스 코딩체계를 사용해도 별 문제는 발생되지 않는다.However, the program operation and the erase operation of the conventional flash memory device are performed with the coding scheme of the same sector address bit signals, as shown in FIG. This may result in complicated logic due to address bit signals that are not necessary for the erase operation. This is due to the following reasons. Since the program operation of the flash memory device is performed at random, additional address bit signals A12 to A14 are required. On the other hand, since the erase operation of the flash memory device is sequentially performed, additional address bit signals A12 to A14 are unnecessary. That is, the prior art sector address coding method as described above is inadequate for the erase operation, which makes logic implementation difficult. If only the address signal is 4 bits and the number of sectors to be selected is 2, no problem occurs even if the same address coding scheme is used for program and erase operations.

결과적으로, 상술한 바와 같은 반도체 메모리 장치 즉, 플래시 메모리 장치로 n-비트 어드레스 신호가 제공되고, 선택될 섹터들의 개수가 2n개 보다 많을 경우, 2n개 이외의 섹터들을 선택하기 위해 추가되는 어드레스 비트 신호들이 프로그램 동작에서 요구된다. 앞서 설명된 바와 같이, 프로그램 동작에 사용되는 추가의 어드레스 비트 신호들이 소거 동작에도 동일하게 사용되기 때문에, 소거 동작 수행시 어드레스 비트 신호들에 따라 섹터들을 선택하기 위한 로직 구현이 어렵다.That as a result, more in order to select the semiconductor memory device, that is, if a lot to the flash memory device is provided with an n- bit address signal, the number of sectors to be selected than 2 n pieces, 2 n sectors other than the above-described Address bit signals are required in the program operation. As described above, since the additional address bit signals used in the program operation are equally used in the erase operation, it is difficult to implement logic for selecting sectors according to the address bit signals when performing the erase operation.

따라서 본 발명의 목적은 어드레스에 의해서 선택될 섹터들의 개수보다 소거 동작이 수행되는 섹터들의 개수가 더 많을 경우 섹터들을 순차적으로 소거할 수 있는 플래시 메모리 장치의 소거 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide an erase method of a flash memory device capable of sequentially erasing sectors when the number of sectors to be erased is larger than the number of sectors to be selected by an address.

본 발명의 또 다른 목적은 프로그램 동작과 소거 동작에서 사용되는 섹터 지정 어드레스의 코딩 체계를 분리하여 어드레스 코딩에 따른 로직 구현을 용이하게 할 수 있는 플래시 메모리 장치의 소거 방법을 제공하는 것이다.Another object of the present invention is to provide a method of erasing a flash memory device, which can facilitate a logic implementation according to address coding by separating a coding scheme of a sector-specific address used in a program operation and an erase operation.

제1도는 종래 기술에 따른 프로그램동작과 소거 동작시 플래시 메모리 장치의 어드레스 비트 신호들의 코딩 방법을 보여주는 도면.1 is a diagram illustrating a method of coding address bit signals of a flash memory device during a program operation and an erase operation according to the prior art.

제2도는 본 발명의 소거 동작에 따른 어드레스 비트 신호들의 코딩 방법을 보여주는 도면; 그리고2 illustrates a method of coding address bit signals according to an erase operation of the present invention; And

제3도는 본 발명에 따른 소거 동작시 플래시 메모리 장치의 동작을 보여주는 흐름도이다.3 is a flowchart illustrating an operation of a flash memory device during an erase operation according to the present invention.

[구성][Configuration]

상술한 바와 같은 목적을 달성하기 위한 일특징에 의하면, 2n개 보다 더 많은 개수의 섹터들을 구비하고 n-비트 어드레스 신호들을 받아들이는 메모리 장치의 소거 방법이 제공된다. 상기 소거 방법에 따르면, 상기 n-비트의 어드레스 신호들 및 적어도 1-비트의 더미 어드레스 신호가 로딩되고, 상기 섹터들 중 첫 번째 섹터에 대응하는 어드레스가 래치되었는지의 여부가 판별된다. 상기 1-비트 더미 어드레스 신호와 상기 n-비트의 어드레스 신호들은 섹터를 지정하기 위한 섹터 어드레스를 구성한다. 만약 상기 첫 번째 섹터에 대응하는 어드레스가 래치되지 않으면, 두 번째 섹터에 대한 판별 동작이 반복적으로 수행된다. 래치된 어드레스에 대응하는 섹터를 소거한 후, 상기 모든 섹터들이 소거될 때까지 상기한 동작들(판별, 반복 그리고 소거 동작들)을 반복적으로 수행한다.According to one aspect for achieving the above object, there is provided a method of erasing a memory device having more than 2 n sectors and accepting n-bit address signals. According to the erasing method, the n-bit address signals and at least 1-bit dummy address signal are loaded, and it is determined whether an address corresponding to the first one of the sectors is latched. The 1-bit dummy address signal and the n-bit address signals constitute a sector address for specifying a sector. If the address corresponding to the first sector is not latched, the discriminating operation for the second sector is repeatedly performed. After erasing the sector corresponding to the latched address, the above operations (determination, repeat and erase operations) are repeatedly performed until all sectors are erased.

이러한 소거 방법에 따르면, 소거될 섹터들의 개수가 외부로부터 인가되는 어드레스 비트 신호들에 의해 선택될 수 있는 섹터들보다 많을 때, 소거 동작시 단지 1-비트의 더미 어드레스 신호를 추가로 사용함으로써, 프로그램 동작과 달리 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 체계를 간단히 할 수 있다.According to this erasing method, when the number of sectors to be erased is larger than the sectors that can be selected by the address bit signals applied from the outside, by additionally using only 1-bit dummy address signal in the erase operation, Unlike the operation, the coding scheme of the address bit signals used in the erase operation can be simplified.

[실시예]EXAMPLE

이하 본 발명의 바람직한 실시예가 참고도면들에 의거하여 상세히 설명된다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

제2도는 본 발명에 따른 소거 동작에서 사용되는 어드레스 비트 신호들의 코딩 체계를 보여주며, 제3도는 본 발명에 따른 소거 동작의 흐름을 보여주는 도면이다. 프로그램 동작 동안 외부로부터 인가되는 어드레스 신호와 소거 동작 동안 외부로부터 인가되는 어드레스 신호에 응답하여 프로그램 및 소거 동작을 수행하는 본 발명의 플래시 메모리 장치는 프로그램 동작과 달리 소거 동작 동안 외부로부터 제공되는 적어도 1-비트의 더미 어드레스 신호와 n-비트의 어드레스 신호들에 응답하여 소거 동작을 수행하며, 이에 대한 설명은 이하 상세히 설명된다.2 shows a coding scheme of address bit signals used in an erase operation according to the present invention, and FIG. 3 shows a flow of an erase operation according to the present invention. The flash memory device of the present invention that performs the program and erase operations in response to an address signal applied from the outside during the program operation and an address signal applied from the outside during the erase operation is at least 1- provided from the outside during the erase operation. An erase operation is performed in response to the bit dummy address signal and the n-bit address signals, which will be described in detail below.

소거 동작을 설명하기에 앞서, 본 발명에 따른 플래시 메모리 장치의 기술적 사상은 종래 기술(소거 동작과 프로그램 동작은 동일한 코딩 체계를 이용함)과 비교하여 볼 때 소거 동작에서 사용되는 어드레스 (즉, 섹터들을 선택하기 위한 섹터 어드레스)의 코딩 체계와 프로그램 동작에서 사용되는 어드레스의 코딩 체계가 서로 다르게 구현되어 있다는 것이다. 구체적으로는, 메모리 셀 어레이가 19개의 섹터들로 분할되어 있다고 가정하면, 종래 기술과 마찬가지로 프로그램 동작에서는 랜덤하게 섹터들을 지정하기 위해서 7-비트 어드레스 신호들 (예를 들면, A12~A18)이 사용된다. 이에 반해서, 소거 동작에서는 순차적으로 섹터들을 지정하기 위해서 단지 5-비트 어드레스 신호들 (예를 들면, A15~A18, DA19)이 사용된다.Prior to describing the erase operation, the technical idea of the flash memory device according to the present invention is to compare the address (i.e., sectors) used in the erase operation with the prior art (the erase operation and the program operation use the same coding scheme). The coding scheme of the sector address for selection) and the coding scheme of the address used in the program operation are implemented differently. Specifically, assuming that the memory cell array is divided into 19 sectors, as in the prior art, 7-bit address signals (eg, A12 to A18) are used to randomly specify sectors in a program operation. do. In contrast, in the erase operation, only 5-bit address signals (e.g., A15 to A18, DA19) are used to sequentially designate sectors.

즉, 소거 동작에서는, 상기 3-비트 어드레스 신호들 (A12~A14)의 사용없이 19개의 섹터들이 순차적으로 선택되도록 4-비트 어드레스 신호들 (A15~A18)에 단지 1-비트 어드레스 신호 (어드레스A19) (이하, 더미 어드레스 비트 신호라 칭함)가 추가로 사용된다.That is, in the erase operation, only one 1-bit address signal (address A19) is added to the 4-bit address signals A15 to A18 so that 19 sectors are sequentially selected without using the 3-bit address signals A12 to A14. (Hereinafter, referred to as a dummy address bit signal) is further used.

제2도를 참고하면, 본 발명의 플래시 메모리 장치는 4-비트 어드레스 신호들(A15~A18)을 받아들이고 이를 카운팅함으로써, 순차적으로 소거될 섹터들을 선택한다. 4-비트 어드레스 신호들 (A15~A18)이 인가되고, 소거될 섹터들이 19개라고 한다면, 4-비트 어드레스 신호들 (A15~A18)이“0000”~“1111”까지 순차적으로 카운팅되어 16개의 섹터들 (SA0~SA15)이 순차적으로 선택된다. 그 다음에, 제2도에 도시된 바와 같이, 상기 4-비트 어드레스 신호들 (A15~A18)은 다시“0000”부터 카운팅된다. 이때, 더미 어드레스 비트 신호 (DA19)는“0”에서“1”로 변화된다. 그러므로, 어드레스 비트 신호들 (A15~A18, DA19)에 의해서 다음의 섹터 (SA16)가 선택될 것이다. 상기 1-비트 더미 어드레스 신호와 상기 n-비트 어드레스 신호들은 섹터를 지정하기 위한 어드레스 (즉, 섹터 어드레스)를 구성한다.Referring to FIG. 2, the flash memory device of the present invention selects sectors to be sequentially erased by receiving and counting 4-bit address signals A15 to A18. If the 4-bit address signals A15 to A18 are applied and there are 19 sectors to be erased, the 4-bit address signals A15 to A18 are sequentially counted from "0000" to "1111" to 16 Sectors SA0 to SA15 are sequentially selected. Then, as shown in FIG. 2, the 4-bit address signals A15 to A18 are counted again from " 0000 ". At this time, the dummy address bit signal DA19 is changed from "0" to "1". Therefore, the next sector SA16 will be selected by the address bit signals A15 to A18 and DA19. The 1-bit dummy address signal and the n-bit address signals constitute an address (i.e., sector address) for specifying a sector.

여기서, 상기 더미 어드레스 비트 신호 (DA19)는 프로그램 동작에는 사용되지 않고, 소거 동작에만 인가되어 사용되는 신호임을 알아야 할 것이다.Here, it should be noted that the dummy address bit signal DA19 is a signal that is not used for a program operation but is applied only to an erase operation.

제3도를 참조하여 본 발명의 소거 동작을 설명하면 다음과 같다. 소거 동작이 시작되면, 먼저, 소거될 섹터들을 순차적으로 지정하기 위한 1-비트 더미 어드레스 신호 (DA19)와, 4-비트 어드레스 신호들 (A15~A18)이 플래시 메모리 장치에 로딩된다 (단계 S10). 그 다음에 상기 로딩된 어드레스 비트 신호들을 첫 번째 섹터(SA0)가 선택되도록“0”으로 설정된다. 다음 단계(S30)에서는, 첫 번째 섹터(SA0)를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치 되었는지를 여부를 검사한다. 만약 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치 되지 않았으면, 상기 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치되었는지의 여부가 반복적으로 검사된다. 이에 반해서, 만약 상기 첫 번째 섹터를 지정하기 위한 어드레스 비트 신호들 (A15~A18, DA19)이 래치되면, 상기 선택된 섹터에 대한 소거 동작을 수행하게 된다 (단계 S40). 다음으로, 소거된 섹터들의 수가 소거되어야 하는 섹터들의 수보다 큰지의 여부를 판단한다 (단계 S50). 상기 소거된 섹터들의 수가 소거되어야 할 섹터들의 수보다 클 경우 소거 동작을 종료하게 된다 (단계 S60).Referring to FIG. 3, the erase operation of the present invention will be described. When the erase operation starts, first, the 1-bit dummy address signal DA19 and 4-bit address signals A15 to A18 for sequentially specifying sectors to be erased are loaded into the flash memory device (step S10). . The loaded address bit signals are then set to " 0 " so that the first sector SA0 is selected. In the next step S30, it is checked whether the address bit signals A15 to A18 and DA19 for designating the first sector SA0 are latched. If the address bit signals A15 to A18 and DA19 for designating the first sector are not latched, it is determined whether the address bit signals A15 to A18 and DA19 for designating the first sector are latched. It is checked repeatedly. In contrast, if address bit signals A15 to A18 and DA19 for designating the first sector are latched, an erase operation is performed on the selected sector (step S40). Next, it is determined whether the number of sectors erased is larger than the number of sectors to be erased (step S50). If the number of erased sectors is larger than the number of sectors to be erased, the erase operation is terminated (step S60).

종래 기술에 따르면, 플래시 메모리 장치의 메모리 셀들에 대한 소거 동작과 프로그램 동작이 때 동일한 섹터 어드레스 코딩 체계를 사용하여 수행되기 때문에, 16개의 섹터들 (SA0~SA15)은 4-비트 어드레스 신호들 (A15~A18)을 카운팅하여 순차적으로 선택되고, 나머지 섹터들 (SA16~SA18)을 선택하기 위해서는 추가의 3-비트 어드레스 신호들 (A12~A14)이 요구되었다. 그러므로, 상기 추가된 어드레스 비트 신호들 (A12~A14)을 카운팅하기 위해서는 신호들 (A12~A14)에 대응하는 어드레스 버퍼들을 상기 신호들 (A15~A18)의 어드레스 버퍼들과 연계하는 데 있어 로직 구현이 복잡하였다. 상기와 같은 문제는 어드레스 신호에 따라 선택되는 섹터들의 수가 제한되어, 그 이상의 섹터들을 소거하고자 할 때 야기되는 것이다.According to the prior art, since the erase operation and the program operation for the memory cells of the flash memory device are performed using the same sector address coding scheme, the sixteen sectors SA0 to SA15 are four-bit address signals A15. It is sequentially selected by counting ˜A18, and additional 3-bit address signals A12 to A14 are required to select the remaining sectors SA16 to SA18. Therefore, in order to count the added address bit signals A12-A14, a logic implementation in associating address buffers corresponding to signals A12-A14 with address buffers of the signals A15-A18. This was complicated. The above problem is caused when the number of sectors selected in accordance with the address signal is limited, and an attempt is made to erase more sectors.

이에 반하여, 본 발명의 플래시 메모리 장치에 따르면, 4-비트 어드레스 신호들은 카운팅되며, 그 결과 16개의 섹터들이 순차적으로 선택된다. 그리고, 4-비트 어드레스 신호들이“0000”부터“1111”까지 카운팅 될 때, 1-비트 더미 어드레서 신호는“0”로 유지된다. 그 다음에, 4-비트 어드레스 신호들이“1111”에서 다시“0000”으로 카운팅될 때 1-비트 더미 어드레스 신호는“0”에서“1”로 바뀌게 된다. 그러므로,“1111”에서“0000”으로 카운팅됨에 따라 나머지 섹터들이 순차적으로 선택된다.In contrast, according to the flash memory device of the present invention, 4-bit address signals are counted, so that 16 sectors are sequentially selected. And, when the 4-bit address signals are counted from "0000" to "1111", the 1-bit dummy addresser signal is kept at "0". Then, when the 4-bit address signals are counted from "1111" back to "0000", the 1-bit dummy address signal changes from "0" to "1". Therefore, the remaining sectors are sequentially selected as counting from "1111" to "0000".

따라서, 본 발명에서는 소거 동작과 프로그램 동작에서 사용되는 섹터 어드레스 신호의 코딩 체계를 달리 함으로써, 로직구현을 보다 간단히 할 수 있다. 그리고 소거 동작시에는 프로그램 동작에서 인가되는 추가의 어드레스 신호를 사용하지 않고도, 단지 1-비트의 더미 어드레스 신호의 사용만으로 나머지 섹터들을 순차적으로 선택하여 소거할 수 있다.Therefore, in the present invention, the logic implementation can be made simpler by different coding schemes of the sector address signals used in the erase operation and the program operation. In the erase operation, the remaining sectors may be sequentially selected and erased using only a 1-bit dummy address signal without using an additional address signal applied in the program operation.

따라서, 본 발명에 따르면, 더미 어드레스 신호를 이용하여 추가되는 섹터들 까지도 순차적으로 소거할 수 있다.Therefore, according to the present invention, even sectors added by using the dummy address signal may be sequentially deleted.

Claims (2)

2n개 보다 더 많은 개수의 섹터들을 구비하고 n-비트 어드레스 신호들을 받아들이는 플래시 메모리 장치의 소거 방법에 있어서: 상기 n-비트의 어드레스 신호들 및 적어도 1-비트의 더미 어드레스 신호를 로딩하는 제1단계와; 상기 섹터들 중 첫 번째 섹터에 대응하는 어드레스가 래치되었는지의 여부를 점검하는 제2단계와; 상기 첫 번째 섹터에 대응하는 어드레스가 래치되지 않으면 두 번째 섹터에 대한 상기 제2단계를 반복적으로 수행하는 제3단계와; 래치된 어드레스에 대응하는 섹터를 소거하는 제4단계 및; 상기 모든 섹터들이 소거될 때까지 상기 제2단계, 제3단계 그리고 제4단계를 반복하는 수행하는 제5단계를 포함하며, 상기 1-비트 더미 어드레스 신호와 상기 n-비트의 어드레스 신호들은 섹터를 지정하기 위한 섹터 어드레스를 구성하는 것을 특징으로 하는 소거 방법.A method of erasing a flash memory device having more than 2 n sectors and accepting n-bit address signals, comprising: loading the n-bit address signals and at least 1-bit dummy address signal; Step 1; A second step of checking whether an address corresponding to a first one of the sectors is latched; A third step of repeatedly performing the second step for a second sector if an address corresponding to the first sector is not latched; Erasing a sector corresponding to the latched address; And a fifth step of repeating the second, third and fourth steps until all the sectors are erased, wherein the 1-bit dummy address signal and the n-bit address signals represent a sector. And a sector address for designating. 제1항에 있어서, 상기 1-비트의 더미 어드레스 신호는 단지 소거 동작에서 사용되는 것을 특징으로 하는 소거 방법.2. The method of claim 1 wherein the 1-bit dummy address signal is used only in an erase operation.
KR1019970014271A 1997-04-17 1997-04-17 Erase method of semiconductor memory device KR100261021B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970014271A KR100261021B1 (en) 1997-04-17 1997-04-17 Erase method of semiconductor memory device
US09/062,238 US5940326A (en) 1997-04-17 1998-04-17 Method for erasing data stored in a nonvolatile memory device
JP10788598A JP3777047B2 (en) 1997-04-17 1998-04-17 Erasing method of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014271A KR100261021B1 (en) 1997-04-17 1997-04-17 Erase method of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR19980077242A KR19980077242A (en) 1998-11-16
KR100261021B1 true KR100261021B1 (en) 2000-07-01

Family

ID=19503105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014271A KR100261021B1 (en) 1997-04-17 1997-04-17 Erase method of semiconductor memory device

Country Status (3)

Country Link
US (1) US5940326A (en)
JP (1) JP3777047B2 (en)
KR (1) KR100261021B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590389B1 (en) * 2000-06-15 2006-06-15 주식회사 하이닉스반도체 Circuit for controlling a sector erasing circuit in a flash memory device
JP5385835B2 (en) * 2010-03-29 2014-01-08 パナソニック株式会社 Data recording device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175300A (en) * 1987-01-16 1988-07-19 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
KR19980077242A (en) 1998-11-16
US5940326A (en) 1999-08-17
JPH10320982A (en) 1998-12-04
JP3777047B2 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
US8107291B2 (en) Method of programming flash memory device
KR100287979B1 (en) Detection method and circuit of flash memory with multilevel cells
US6212112B1 (en) Method to verify the integrity of the decoding circuits of a memory
JPS6231439B2 (en)
JP2011530777A (en) Memory device and method for storing data in a memory device
WO2006048861A2 (en) States encloding in multi-bit flash cells for optimizing errror rate
WO2006033099A2 (en) States encoding in multi-bit flash cells for optimizing error rate
US7730383B2 (en) Structure and method for detecting errors in a multilevel memory device with improved programming granularity
US5412662A (en) Memory testing device for preventing excessive write and erasure
US7779315B2 (en) Semiconductor memory device having a single input terminal to select a buffer and method of testing the same
CN1218961A (en) Method for detecting memory unit
US6421276B1 (en) Method and apparatus for controlling erase operations of a non-volatile memory system
WO1997004328A1 (en) Memory defect analyzer for semiconductor memory tester
WO2024098936A1 (en) Storage method and apparatus, device, and storage medium
KR100261021B1 (en) Erase method of semiconductor memory device
US6336113B1 (en) Data management method and data management apparatus
US6760872B2 (en) Configurable and memory architecture independent memory built-in self test
US6483743B1 (en) Multilevel cell memory architecture
US6282622B1 (en) System, method, and program for detecting and assuring DRAM arrays
JPS60174964A (en) Method and device for forming range of word consisting of plurality of bit
US7363554B2 (en) Method of detecting errors in a priority encoder and a content addressable memory adopting the same
US11955199B2 (en) Memory chip, memory device and operation method thereof
JPH11250698A (en) Parallel test circuit device of semiconductor storage and testing circuit
JPH05342113A (en) Fault detecting method for ram for built in system
JP3099774B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
EXPY Expiration of term