JP3777047B2 - フラッシュメモリ装置の消去方法 - Google Patents
フラッシュメモリ装置の消去方法 Download PDFInfo
- Publication number
- JP3777047B2 JP3777047B2 JP10788598A JP10788598A JP3777047B2 JP 3777047 B2 JP3777047 B2 JP 3777047B2 JP 10788598 A JP10788598 A JP 10788598A JP 10788598 A JP10788598 A JP 10788598A JP 3777047 B2 JP3777047 B2 JP 3777047B2
- Authority
- JP
- Japan
- Prior art keywords
- address signal
- sector
- sectors
- erase operation
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は外部からアドレス信号を印加してプログラム動作と消去動作を遂行するフラッシュメモリ装置に関するものであり、より具体的には消去動作する時のフラッシュメモリ装置のセクター消去方法に関するものである。
【0002】
【従来の技術】
全てのフラッシュメモリ装置はメモリセルアレイを具備している。通常半導体メモリのメモリセルアレイはセクター単位(sector)で分けられている。これは各々のワードラインに連結されるメモリセルのデータを一回に出力しようとすると多くの時間を要するためである。万一、セクターでメモリセルアレイを構成すると、セクター単位にデータが伝達されるので、データ処理速度が早くなるだけでなく、各々のワードラインとビットラインにかかるロードを減少させることができる。フラッシュメモリ装置をセクター単位に分けられるようになると、外部から印加される所定ビットのアドレス信号により幾つのセクターのプログラムを消去することができる。
【0003】
フラッシュメモリ装置は外部からアドレス信号を印加してもらって、これをラッチ(latch)し、その後、消去動作遂行する時、アドレス信号に該当されるセクターが消去される。一つのセクター消去動作が終わると、次のセクターのアドレスをラッチし、その後、消去動作を遂行する。この時、各々のセクターに対したコーディング(coading)のためにはセクターアドレスをカウンティング(counting)して順次的にセクターが消去されるようにしなければならない。外部から印加されたアドレス信号を貯蔵するバッファーはアドレス信号をカウンティングする。図示されていないが、アドレスバッファー(address buffer)はフリップフロップ(flipーflop)から構成されているので、アドレス信号をカウンティングするようになる。
【0004】
表1は、プログラム動作と消去動作する場合のアドレス信号のコーディング方法を示す。表1によると従来技術によるプログラミング動作と消去動作を行わせる場合、フラッシュメモリ装置に印加されるアドレス信号のコーディング方法が示されている。
【0005】
表1を参照すると、メモリは19個のセクターから構成されている。19個のセクターを選択するためには4ビットに該当するアドレス信号で16個のセクター(SA0〜SA15)を選択することができるが、余りの三つのセクター(SA16〜SA18)のためにさらに4ビットのアドレス信号を印加しなければならない。それで、16個のセクター(SA0〜SA15)のためにはアドレス信号A15〜A18が必要であり、余りの三つのセクター(SA16〜SA18)のためにはA12〜A14が必要である。セクターを選択するためのアドレスバッファーはフリップフロップ等を含んでいるので、アドレス信号A15〜A18をカウンティングする。しかし、A12〜A14をカウンティングするためには追加のロジックを別に構成しなければならないことになる。
【0006】
消去動作する時、印加されるアドレス信号はカウンティングされ、順次的にセクターが選択されるので、A12〜A14までのアドレス信号を必要としない。しかし、上述したようなフラッシュメモリ装置がプログラム動作する時の消去動作時に同一なセクターアドレス信号のコーディング体系をもつことにより、消去動作する時には必要ないアドレス信号により、ロジックが複雑になる場合が発生するようになる。ただし、アドレス信号が4ビットであり、選択されなければならないセクターの数が24であると、プログラムと消去動作する時、同一なアドレスコーディング体系を使用しても別に問題は発生しない。
【0007】
そして、上述したようなフラッシュメモリ装置とn−1ビットのアドレス信号を印加してもらって、選択されなければならないセクターの数が2n-1以外のセクターを選択するために追加されるアドレス信号等はプログラム動作する時だけに必要するようになる。プログラム動作する時、使用される追加のアドレス信号が消去動作する時にも使用されるにより、消去動作遂行する時、アドレス信号により他のセクターの選択ロジック具現が複雑になるという問題点が発生するようになる。
【0008】
【発明が解決しようとする課題】
従って、本発明の目的はセクターの数が2n-1より多い場合、プログラム動作する時、使用されるアドレスコーディング方法と消去動作する時、使用されるアドレスコーディング方法を別に採択して具現を簡単にすることができるフラッシュメモリ装置の消去方法を提供することである。
【0009】
【課題を解決するための手段】
上述したような目的を達成するため、本発明に従えばセクターをもっているし、外部からプログラムアドレス信号と消去アドレス信号を印加してもらって、プログラム及び消去動作を遂行するフラッシュメモリ装置の消去方法において、消去動作の間に外部からダミーアドレス信号とアドレス信号を印加してもらって、セクターを順次的に消去するためのフラッシュメモリ装置の消去方法が提供できる。
【0010】
好ましい実施例において、ダミーアドレス信号とアドレス信号をローディングする段階と、アドレス信号に従って0番目セクターのアドレスラッチを検査する段階と、検査したセクターがラッチされているかを判別し、ラッチされていない場合、再びセクターのアドレスラッチを検査する段階と、セクターがラッチされている時、消去動作を遂行する段階と、消去されたセクターをn−1と大小を比較してセクターがn−1より大きくないと、カウンティングアップをして次のセクターのアドレスラッチを検査する段階と、消去されたセクターがn−1より大きい時、消去動作を終了する段階を含む。
【0011】
好ましい実施例において、nは陽(正)の定数(整数)として消去動作する時、消去されるセクターの数であることを特徴とする。
【0012】
好ましい実施例において、ダミーアドレス信号は消去動作する時だけに印加される信号であることを特徴とする。
【0013】
【発明の実施の形態】
以下に、本発明の実施の形態を、実施例をもって詳細に説明する。
【0014】
【実施例】
表2は、本発明の実施例による消去動作する時、印加されるアドレス信号のコーディング方法を示す。表2を参照すると、本発明の新規なフラッシュメモリ装置の消去方法はセクターの数が外部から印加されるアドレス信号により選択されることができるセクターより多い時、消去動作する時に、ダミーアドレス信号一つだけを追加して使用するにより、プログラム動作と消去動作させる時、アドレス信号のコーディング体系を簡単にすることができるものである。
【0015】
以下、8MNORフラッシュメモリのセクター消去方法に対する好ましい実施例を説明する。
【0016】
図1は消去動作する場合の、本発明による消去動作の流れを示す図面である。8MNORフレッシメモリは、19個のセクターからなっており、全て19個のアドレス(A0ーA18)を持つ。
【0017】
以下に、プログラムアドレス信号と消去アドレス信号を印加してもらって、プログラム及び消去動作を遂行するフラッシュメモリ装置において、外部からダミーアドレスとアドレス信号を印加してもらって、消去動作をするフラッシュメモリ装置の消去方法に対して説明を行う。
【0018】
図1を参照すると、消去方法はダミーアドレス信号と、アドレス信号を印加してもらって、これをローディングする段階10から開始する。その次、ローディングされたアドレス信号に応答して選択されたセクター0(SA0)に固定し、セクターのアドレスがラッチされたかを検査する(20)。そして、アドレス信号(DA、A)により選択されたセクターがラッチされているか判断されるようになる(30)。万一、セクターがラッチされていなかったら、セクターのラッチを再び検査するようになる(20)。そして、セクターがラッチされていることが判断されていると、直ちに消去動作を遂行するようになる(40)。次いで消去されたセクターがアドレス信号により消去されなければならない順次的なセクターの数より小さいか大きいかを比較する(50)。消去されたセクター全体が消去されるセクターの数より大きくなると、消去動作を終了するようになる(60)。
【0019】
プログラム動作する時、アドレス信号のコーディング方法は図1のような従来と同一な体系を使用する。しかし、本発明の消去動作する時には、プログラム動作する時、使用されるアドレス信号コーディングとは他のアドレス信号コーディング方法を使用する。表2を参照して、4ビットのアドレス信号を印加してもらって、これをカウンティングして順次的にセクターを選択する。4ビットのアドレス信号が印加され、消去されなければならないセクターが19個とすると、4ビットのアドレス信号が0000〜1111までカウンティングされ、セクター16個(SA0〜SA15)が選択される。そして、アドレス信号は再びカウンティングをして0000から始める。しかし、最初のセクター0(SA0)が選択される時までは、あらかじめアドレス信号が0000とされているので、この時に、ダミーアドレス信号(DA19)により次のセクターが選択される。ダミーアドレス信号(DA19)はアドレス信号が1111から0000に再びカウンティングされる時0から1に変わるようになる。
【0020】
それで、ダミーアドレス信号(DA19)はプログラム動作する時には使用されず、消去動作する時だけに印加されて使用される信号であることを知らなければならない。従来にはセルを消去する時とプログラムする時、同一なセクターコディング体系を使用してセクター0からセクター15まで(SA0〜SA15)はA15〜A18にもセクターを順次的にカウンティングして選択することができた。しかし、余りのセクター(SA16〜SA18)は追加のA12〜A14のアドレス信号が必要であった。
【0021】
そして、追加されたアドレス信号をカウンティングするためにはA12〜A14のアドレスバッファーをA15〜A18のアドレスバッファと連結する際に、複雑なロジックを必要とした。前記のような問題は、アドレス信号により選択されるセクターの数が制限され、その以上のセクターを消去しようとする際に生じることである。
【0022】
外部から印加されるアドレス信号はカウンティングされ、セクターを順次的に選択する。4ビットのアドレス信号がカウンティングされ、セクターが選択され、アドレス信号が0000から1111までカウンティングされる時に、ダミーアドレス信号は0とされている。そして、アドレス信号が1111から再び0000にカウンティングされる際に、アドレスは1に変えられる。それで、1111から0000にカウンティングを初めても順次的にセクターが選択される。
【0023】
従って、本発明では消去動作とプログラム動作する時、使用されるセクターアドレス信号のコーディング体系を別にするにより、ロジック具現をより簡単にすることができる。そして、消去動作する時にはプログラム動作する時、印加された追加のアドレス信号を使用しなくても、ダミーアドレス信号一つだけでセクターを順次的に選択して消去することができる。
【0024】
【発明の効果】
上述したようなフラッシュメモリ装置の消去方法において、消去動作する時、外部から印加されるアドレス信号にセクターを全て選択することができない場合でも、ダミーアドレス信号を追加してアドレスのカウンティングにより順次的にセクターを選択することを可能とする。そして、プログラム動作する時と消去動作する時に互いに別のアドレスコーディング方法を使用するにより、アドレス信号のロジック体系を簡単にすることができる効果を奏する。
【0025】
【表1】
【0026】
【表2】
【図面の簡単な説明】
【図1】消去動作する時、フラッシュメモリ装置の動作を示すフローチャートを示した図
Claims (2)
- セクターを持ち、外部からプログラムアドレス信号と消去アドレス信号を受け取ってプログラム及び消去動作を遂行するフラッシュメモリ装置の消去方法において、
ダミーアドレス信号とアドレス信号をローディングする段階と、
前記アドレス信号に従い0番目のセクターのアドレスラッチを検査する段階と、
前記検査したセクターがラッチされたのか否かを検査し、ラッチされていなかった場合、再びセクターのアドレスラッチを検査する段階と、
前記セクターがラッチされた時消去動作を遂行する段階と、
前記消去された前記セクターの大小を比較して前記セクターがn−1より大きくないと、カウンティングアップして次のセクターのアドレスラッチを検査する段階と、
前記消去されたセクターがnー1(ここで、nは総セクターの個数を示す。)より大きい時消去動作を終了する段階とを含んでいることを特徴とするフラッシュメモリ装置の消去方法。 - 前記ダミーアドレス信号(DA)が消去動作時だけ印加される信号である請求項1に記載のフラッシュメモリ装置の消去方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014271A KR100261021B1 (ko) | 1997-04-17 | 1997-04-17 | 반도체 메모리 장치의 소거 방법 |
KR97-14271 | 1997-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10320982A JPH10320982A (ja) | 1998-12-04 |
JP3777047B2 true JP3777047B2 (ja) | 2006-05-24 |
Family
ID=19503105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10788598A Expired - Fee Related JP3777047B2 (ja) | 1997-04-17 | 1998-04-17 | フラッシュメモリ装置の消去方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5940326A (ja) |
JP (1) | JP3777047B2 (ja) |
KR (1) | KR100261021B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100590389B1 (ko) * | 2000-06-15 | 2006-06-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 섹터 소거 제어 회로 |
JP5385835B2 (ja) * | 2010-03-29 | 2014-01-08 | パナソニック株式会社 | データ記録装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175300A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 半導体集積回路装置 |
-
1997
- 1997-04-17 KR KR1019970014271A patent/KR100261021B1/ko not_active IP Right Cessation
-
1998
- 1998-04-17 US US09/062,238 patent/US5940326A/en not_active Expired - Lifetime
- 1998-04-17 JP JP10788598A patent/JP3777047B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980077242A (ko) | 1998-11-16 |
KR100261021B1 (ko) | 2000-07-01 |
US5940326A (en) | 1999-08-17 |
JPH10320982A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1155967C (zh) | 输出数据的方法、存储器装置和设备 | |
US5966723A (en) | Serial programming mode for non-volatile memory | |
JP2702855B2 (ja) | Ramアレイのテスト及び制御を行なう回路及びその方法 | |
JP4063615B2 (ja) | 不揮発性メモリおよびその書き込み処理方法 | |
US8732385B2 (en) | Non-volatile memory, controller controlling next access | |
US6519691B2 (en) | Method of controlling a memory device by way of a system bus | |
JPH01129323A (ja) | Fifoメモリ制御回路 | |
JPS6231439B2 (ja) | ||
US5999014A (en) | Method for concurrently programming or accessing a plurality of in-system-programmable logic devices | |
US6421276B1 (en) | Method and apparatus for controlling erase operations of a non-volatile memory system | |
US6216180B1 (en) | Method and apparatus for a nonvolatile memory interface for burst read operations | |
US20060023544A1 (en) | Semiconductor device | |
US7545683B2 (en) | Semiconductor memory device | |
JP3777047B2 (ja) | フラッシュメモリ装置の消去方法 | |
JPH07130200A (ja) | 半導体メモリ試験装置 | |
US5239656A (en) | Semiconductor memory device for self-correcting data output errors by taking the logical product of first and second identical data outputs | |
US20030154434A1 (en) | Self testing-and-repairing data buffer and method for operating the same | |
US6975559B2 (en) | Device and method for reading non-volatile memories having at least one pseudo-parallel communication interface | |
EP0681295A1 (en) | Burn-in method for nonvolatile flash - EPROM memory devices | |
JPH0636578A (ja) | Eeprom | |
JP2004103162A (ja) | Nand型フラッシュメモリ | |
US6477673B1 (en) | Structure and method with which to generate data background patterns for testing random-access-memories | |
JPH07122088A (ja) | 不揮発性半導体記憶装置 | |
JP3711691B2 (ja) | マイクロコントローラ | |
JPH05342113A (ja) | 組み込み型システムのramの故障検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |